JPH0366165A - 半導体基板への不純物拡散方法 - Google Patents
半導体基板への不純物拡散方法Info
- Publication number
- JPH0366165A JPH0366165A JP20334989A JP20334989A JPH0366165A JP H0366165 A JPH0366165 A JP H0366165A JP 20334989 A JP20334989 A JP 20334989A JP 20334989 A JP20334989 A JP 20334989A JP H0366165 A JPH0366165 A JP H0366165A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- region
- diffusion
- ion implantation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、短チヤネル効果が期著になる領域の微細ルー
ルで加工される半導体素子、例えば高耐圧ＭＯ３Ｉ−ラ
ンジスタ、メモリセルに用いられる不純物拡散方法に関
する。
ルで加工される半導体素子、例えば高耐圧ＭＯ３Ｉ−ラ
ンジスタ、メモリセルに用いられる不純物拡散方法に関
する。
本発明は、より低温熱処理で深さ方向より水平方向の異
方性をもつ不純物熱拡散を行うために、イオンインプラ
法により形成された不純物領域の底部にその不純物の熱
拡散定数の小さな物質を高エネルギーイオンインプラ法
で深く打ち込むことで不純物拡散ストソバ領域を形成し
た。
方性をもつ不純物熱拡散を行うために、イオンインプラ
法により形成された不純物領域の底部にその不純物の熱
拡散定数の小さな物質を高エネルギーイオンインプラ法
で深く打ち込むことで不純物拡散ストソバ領域を形成し
た。
第２図は従来の方法を用いて作製された、２重拡散領域
をソース、ドレイン領域としなもつ２重拡散ドレイン（
Ｄ Ｄ Ｄ （ＤＯＵＢＬＥ ＤＩＦＦＩＩＳＥＤ Ｄ
ＲＡＩＮ））型ＭＯＳ）ランジスタの断面構造図である
。このトランジスタでは半導体基板１の表面部分にゲー
ト絶縁膜２が形成されている。その上にポリシリコン電
極３を化学気相成長（ＣＶＤ）法により堆積する。さら
にこのポリシリコン電極に、リンをセルファライン的に
イオンインプラ法で半導体基振巾に打ち込む。次にこの
リンインプラ領域のアニールと拡散のために１０００℃
窒素雰囲気中でアニールを行い、ｎ−領域５を形成する
。そして、砒素をインプラし、ｎ＋を６を形成した。
をソース、ドレイン領域としなもつ２重拡散ドレイン（
Ｄ Ｄ Ｄ （ＤＯＵＢＬＥ ＤＩＦＦＩＩＳＥＤ Ｄ
ＲＡＩＮ））型ＭＯＳ）ランジスタの断面構造図である
。このトランジスタでは半導体基板１の表面部分にゲー
ト絶縁膜２が形成されている。その上にポリシリコン電
極３を化学気相成長（ＣＶＤ）法により堆積する。さら
にこのポリシリコン電極に、リンをセルファライン的に
イオンインプラ法で半導体基振巾に打ち込む。次にこの
リンインプラ領域のアニールと拡散のために１０００℃
窒素雰囲気中でアニールを行い、ｎ−領域５を形成する
。そして、砒素をインプラし、ｎ＋を６を形成した。
上記で述べたように、ＤＤＤ型ＭＯ３）ランジスタでは
、ドレイン耐圧向上のために、ｎ−領域の拡散長Ｘｊを
長くしてなだらかな不純物プロファイルにしてドレイン
領域の電界緩和をする必要がある。このｎ−領域の熱拡
散では、通常１０００℃窒素ガス雰囲気中で２０〜３０
分のアニールが行われるが、１０００℃の高温熱処理は
ソース、ドレイン領域の熱拡散が大きいためパンチスル
ー等の短チヤネル効果を引き起こし、微細なトランジス
タを作製するのが非常に困難になる。
、ドレイン耐圧向上のために、ｎ−領域の拡散長Ｘｊを
長くしてなだらかな不純物プロファイルにしてドレイン
領域の電界緩和をする必要がある。このｎ−領域の熱拡
散では、通常１０００℃窒素ガス雰囲気中で２０〜３０
分のアニールが行われるが、１０００℃の高温熱処理は
ソース、ドレイン領域の熱拡散が大きいためパンチスル
ー等の短チヤネル効果を引き起こし、微細なトランジス
タを作製するのが非常に困難になる。
以上の述べた課題を解決するために、本発明では、より
低温熱処理温度で深さ方向より水平方向の異方性をもつ
不純物熱拡散を行うために、イオンインプラ法により形
成された不純物領域の底部にその不純物の熱拡散定数の
小さな物質を高エネルギーイオンインプラ法で深く打ち
込むことで、不純物拡散ストッパ領域を形成した。
低温熱処理温度で深さ方向より水平方向の異方性をもつ
不純物熱拡散を行うために、イオンインプラ法により形
成された不純物領域の底部にその不純物の熱拡散定数の
小さな物質を高エネルギーイオンインプラ法で深く打ち
込むことで、不純物拡散ストッパ領域を形成した。
上記のごとく、イオンインプラ法により形成された不純
物領域の底部にその不純物の熱拡散定数の小さな物質を
高エネルギーイオンインプラ法で深く打や込むことで、
不純物拡散ストソバ領域を形成することにより、深さ方
向より水平方向の熱拡散の早い異方性不純物熱拡散が行
えるので、より低温熱処理温度で、短時間に、不純物熱
拡散を行えるようになった。従って、微細加工に伴う短
チヤネル効果を抑制することが可能になった。
物領域の底部にその不純物の熱拡散定数の小さな物質を
高エネルギーイオンインプラ法で深く打や込むことで、
不純物拡散ストソバ領域を形成することにより、深さ方
向より水平方向の熱拡散の早い異方性不純物熱拡散が行
えるので、より低温熱処理温度で、短時間に、不純物熱
拡散を行えるようになった。従って、微細加工に伴う短
チヤネル効果を抑制することが可能になった。
以下に、本発明の実施例を図面に基づいて詳細に説明す
る。第１図は本発明の不純物拡散方法を用いて作製され
たＤＤＤ型ＭＯ３）ランジスクの断面構造図である。こ
のトランジスタでは半導体基板１の表面部分にゲート絶
縁膜２が形成されている。その上にポリシリコン電極３
をＣＶＤ法により堆積する。次にこのポリシリコン電極
にリンをセルファライン的にイオンインプラ法で半導体
基板中に打ち込む（後にｎ −％ｌ域５になる）。ここ
で高エネルギーイオンインプラ法でリンの熱拡散定数の
小さな、例えば酸素もしくは窒素等のイオン種を半導体
基板の深い部分に打ち込み、不純物拡散ストソバ領域４
を形成する。さらにリンインプラ領域のアニールと拡散
のために窒素雰囲気中でアニールを行い、ｎ−６１域５
を形成する。
る。第１図は本発明の不純物拡散方法を用いて作製され
たＤＤＤ型ＭＯ３）ランジスクの断面構造図である。こ
のトランジスタでは半導体基板１の表面部分にゲート絶
縁膜２が形成されている。その上にポリシリコン電極３
をＣＶＤ法により堆積する。次にこのポリシリコン電極
にリンをセルファライン的にイオンインプラ法で半導体
基板中に打ち込む（後にｎ −％ｌ域５になる）。ここ
で高エネルギーイオンインプラ法でリンの熱拡散定数の
小さな、例えば酸素もしくは窒素等のイオン種を半導体
基板の深い部分に打ち込み、不純物拡散ストソバ領域４
を形成する。さらにリンインプラ領域のアニールと拡散
のために窒素雰囲気中でアニールを行い、ｎ−６１域５
を形成する。
しかし、先に形成した不純物拡散ストッパ領域のため、
深さ方向より水平方向の異方性をもつ不純物熱拡散が行
えるので、より低温熱処理温度で、短時間に、不純物熱
拡散を行えるようになった。
深さ方向より水平方向の異方性をもつ不純物熱拡散が行
えるので、より低温熱処理温度で、短時間に、不純物熱
拡散を行えるようになった。
従って、微細加工に伴う短チヤネル効果を抑制すること
が可能になる。そして、砒素をインプラし、ｎ″領域６
を形成した。
が可能になる。そして、砒素をインプラし、ｎ″領域６
を形成した。
本発明の半導体基板への不純物の拡散方法は、以上説明
したようにイオンインプラ法により形成された不純物領
域の底部にその不純物の熱拡散定数の小さな物質を高エ
ネルギーイオンインプラ法で深く打ち込むことで、不純
物拡散ストソバ領域を形成することにより、深さ方向よ
り水平方向の熱拡散の早い異方性不純物拡散が行えるの
で、より低温の熱処理温度で、短時間に不純物熱拡散を
行えるようになった。従って、微細加工に伴う短チヤネ
ル効果を抑制することが可能になった。
したようにイオンインプラ法により形成された不純物領
域の底部にその不純物の熱拡散定数の小さな物質を高エ
ネルギーイオンインプラ法で深く打ち込むことで、不純
物拡散ストソバ領域を形成することにより、深さ方向よ
り水平方向の熱拡散の早い異方性不純物拡散が行えるの
で、より低温の熱処理温度で、短時間に不純物熱拡散を
行えるようになった。従って、微細加工に伴う短チヤネ
ル効果を抑制することが可能になった。
第１図は本発明の半導体基板への不純物拡散方法を用い
て作製されたＤＤＤ型ＭＯ３）ランジスタの断面構造図
、第２図は従来の半導体基板への不純物拡散方法を用い
て作製されたＤＤＤ型ＭＯＳトランジスタの断面構造図
である。 半導体基板 ゲート絶縁膜 ポリシリコン電極 不純物拡散ストソバ領域 ｎ−領域 ６ ・ｎ°領領 域 上
て作製されたＤＤＤ型ＭＯ３）ランジスタの断面構造図
、第２図は従来の半導体基板への不純物拡散方法を用い
て作製されたＤＤＤ型ＭＯＳトランジスタの断面構造図
である。 半導体基板 ゲート絶縁膜 ポリシリコン電極 不純物拡散ストソバ領域 ｎ−領域 ６ ・ｎ°領領 域 上
Claims (1)
- 半導体基板表面近傍に不純物をイオンインプラ法を用い
て打ち込み、熱拡散することで拡散領域を形成する半導
体素子において、前記不純物がイオンインプラ法により
打ち込まれた不純物領域の底部に、前記不純物の熱拡散
定数の小さい物質を高エネルギーイオンインプラ法によ
り深く打ち込むことで不純物拡散ストッパ領域を形成し
、その後の不純物熱拡散を行うとき、深さ方向よりも水
平方向の熱拡散を大きくさせた異方性不純物熱拡散の効
果により、低温処理を可能にした不純物拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20334989A JPH0366165A (ja) | 1989-08-04 | 1989-08-04 | 半導体基板への不純物拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20334989A JPH0366165A (ja) | 1989-08-04 | 1989-08-04 | 半導体基板への不純物拡散方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366165A true JPH0366165A (ja) | 1991-03-20 |
Family
ID=16472560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20334989A Pending JPH0366165A (ja) | 1989-08-04 | 1989-08-04 | 半導体基板への不純物拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366165A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129607A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 半導体装置の製造方法 |
| US5514902A (en) * | 1993-09-16 | 1996-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having MOS transistor |
| US5943589A (en) * | 1997-01-30 | 1999-08-24 | Nec Corporation | Method of fabricating semiconductor device with a trench isolation |
| US6153910A (en) * | 1994-06-22 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with nitrogen implanted channel region |
| US6225663B1 (en) | 1996-06-14 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having SOI structure and method of fabricating the same |
| JP2005340851A (ja) * | 2005-06-27 | 2005-12-08 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2008140817A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-08-04 JP JP20334989A patent/JPH0366165A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129607A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 半導体装置の製造方法 |
| US5514902A (en) * | 1993-09-16 | 1996-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having MOS transistor |
| US6475887B1 (en) | 1993-09-16 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| US6153910A (en) * | 1994-06-22 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with nitrogen implanted channel region |
| US6380036B1 (en) | 1994-06-22 | 2002-04-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US6225663B1 (en) | 1996-06-14 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having SOI structure and method of fabricating the same |
| US6509211B2 (en) | 1996-06-14 | 2003-01-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having SOI structure and method of fabricating the same |
| US5943589A (en) * | 1997-01-30 | 1999-08-24 | Nec Corporation | Method of fabricating semiconductor device with a trench isolation |
| JP2005340851A (ja) * | 2005-06-27 | 2005-12-08 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2008140817A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7141455B2 (en) | Method to manufacture LDMOS transistors with improved threshold voltage control | |
| KR950034842A (ko) | 저 접합 누설 금속산화물 반도체 전계효과 트랜지스터 | |
| US6221719B1 (en) | Process for the manufacturing of a DMOS-technology transistor providing for a single thermal process for the formation of source and body regions | |
| KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| US20030082922A1 (en) | Method of fabricating integrated circuit having shallow junction | |
| JPH0366165A (ja) | 半導体基板への不純物拡散方法 | |
| JPH0272634A (ja) | 半導体装置 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH0346238A (ja) | 半導体装置の製造方法 | |
| JPH0715997B2 (ja) | 半導体装置の製造方法 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| KR960035912A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPS62241376A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100237024B1 (ko) | 반도체 소자의 접합 영역 형성 방법 | |
| JPS6356916A (ja) | 半導体装置の製造方法 | |
| JPS6245179A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| KR930009477B1 (ko) | 반도체의 불순물영역 형성방법 | |
| KR950021261A (ko) | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 | |
| JPH03201485A (ja) | 縦形二重拡散ｍｏｓトランジスタの製造方法 | |
| JPS61239669A (ja) | 半導体集積回路 | |
| KR970053071A (ko) | 모스펫의 제조방법 | |
| JPS63226920A (ja) | 半導体装置の製造方法 |