JPH0366213A - Microwave oscillator - Google Patents

Microwave oscillator

Info

Publication number
JPH0366213A
JPH0366213A JP20315589A JP20315589A JPH0366213A JP H0366213 A JPH0366213 A JP H0366213A JP 20315589 A JP20315589 A JP 20315589A JP 20315589 A JP20315589 A JP 20315589A JP H0366213 A JPH0366213 A JP H0366213A
Authority
JP
Japan
Prior art keywords
terminal
fet
parallel circuit
frequency
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20315589A
Other languages
Japanese (ja)
Other versions
JPH088449B2 (en
Inventor
Kenji Ito
健治 伊東
Akio Iida
明夫 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1203155A priority Critical patent/JPH088449B2/en
Publication of JPH0366213A publication Critical patent/JPH0366213A/en
Publication of JPH088449B2 publication Critical patent/JPH088449B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

PURPOSE:To suppress spurious oscillation by connecting a FET to ground through a parallel circuit comprising a series resonance element and a sustenance element. CONSTITUTION:A parallel circuit 16 is connected to a drain terminal 6. A drain terminal 6 of a FET 3 is connected to ground similarly as a conventional constitution at a frequency fOSC by selecting an electric length of a 2nd microstrip line 9 to be nearly 90 deg. to obtain a required oscillation wave. On the other hand, the susceptance B' of a 3rd microstrip line 15 is set to be B+B'=0 at a resonance frequency fX in the undesired mode of a dielectric resonator 2, where B is the susceptance of the 2nd microstrip line 9. Thus, a voltage across the parallel circuit 16 is increased and acts like a negative feedback voltage with respect to an input voltage to a gate terminal 4 to cancel the reflection gain of the FET 3.

Description

【発明の詳細な説明】 し産業上の利用分野] この発明は所望の周波数以外でのスプリアス発振を抑え
るマイクロ波発振器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a microwave oscillator that suppresses spurious oscillations at frequencies other than desired frequencies.

[従来の技術] ここでは3端子半導体素子としてドレイン接地したFE
Tを用い、共振回路として誘電体共振器を用いたマイク
ロ波発振器を例にとり説明を実施する。第5図は例えば
電子通信学会論文誌Vo1.J69−B No、11(
1986年11月) 、1415ページから1421ペ
ージに記載された従来の構成のマイクロ波発振器の一構
成例であり、同図(a)は斜視図、同図(b)は等価回
路である。第5図において、(■)は誘電体基板、(2
)は誘電体共振器、(3)はFET、(4)はFET(
3)のゲー■一端子、(5)はFET(3)のソース端
子、(6)はFET(3)のドレイン端子、(7〉は誘
電体共振器(2)を装荷した第一のマイクロス1−リッ
プ線路、(8〉は終端抵抗、(9〉は先端が開放端の第
二のマイクロストリップ線路、(10)は出力整合回路
、(11)は出力端子、(12)はチョークインダクタ
、(13)は電源端子、(1,4)はバイアス回路であ
る。
[Prior art] Here, an FE with a grounded drain is used as a three-terminal semiconductor device.
Explanation will be given by taking as an example a microwave oscillator using T and a dielectric resonator as a resonant circuit. FIG. 5 shows, for example, the Journal of the Institute of Electronics and Communication Engineers Vol. J69-B No. 11 (
This is an example of the configuration of a microwave oscillator having a conventional configuration as described in pages 1415 to 1421 of the following publication (November 1986), in which figure (a) is a perspective view and figure (b) is an equivalent circuit. In FIG. 5, (■) is a dielectric substrate, (2
) is a dielectric resonator, (3) is a FET, (4) is a FET (
3) is the gate terminal, (5) is the source terminal of FET (3), (6) is the drain terminal of FET (3), (7> is the first micro terminal loaded with dielectric resonator (2) 1-slip line, (8> is a terminating resistor, (9> is a second microstrip line with an open end, (10) is an output matching circuit, (11) is an output terminal, (12) is a choke inductor , (13) are power supply terminals, and (1, 4) are bias circuits.

次に動作を説明する。一般にドレイン接地したFETは
、内部帰還量が多く、また同相の増幅回路として動作す
るため、発振用の半導体素子として多用されている。第
5図に示した従来の構成によるマイクロ波発振器では、
ドレイン端子(6〉に所要の発振周波数(以下、f″O
SCと略記する〉で約90度の電気長を有する第二のマ
イクロストリップ線路(9)を接続することにより、周
波数f  近傍のマイクロ波帯において、FET(3)
SC のドレイン端子(6〉を接地している。このとき、正の
電源電圧を電源端子(t3)に加え、直流電流をチョー
クインダクタ(12)、FET(3)、出力整合回路(
10〉、そしてバイアス回路(14)の順に流し、FE
T(3)を動作させている。さらに、ゲート端子(4)
からみたFET(3)が、周波数f  において反射利
得を有するように、SC ソース端子(5)に適当な出力整合回路(10)を接続
している。そして、周波数f  で共振しSC 大きな反射を生じる誘電体共振器(2〉を、発振条件を
満たずよう長さが設定された第一のマイクロストリップ
線路(7〉を介しグー1〜端子(/I〉に接続すること
により、このマイクロ波発振器は周波数f  で発振が
生じる。このとき発振波はSC 出力端子(11〉に出力される。
Next, the operation will be explained. In general, an FET with a grounded drain has a large amount of internal feedback and operates as an in-phase amplifier circuit, so it is often used as a semiconductor element for oscillation. In the microwave oscillator with the conventional configuration shown in Fig. 5,
The required oscillation frequency (hereinafter f″O
By connecting the second microstrip line (9) with an electrical length of approximately 90 degrees at the angle of 90°, the FET (3)
The drain terminal (6〉) of SC is grounded.At this time, a positive power supply voltage is applied to the power supply terminal (t3), and a DC current is applied to the choke inductor (12), FET (3), and output matching circuit (
10>, and then the bias circuit (14), and then the FE
T(3) is operating. Furthermore, gate terminal (4)
A suitable output matching circuit (10) is connected to the SC source terminal (5) so that the FET (3) seen from the source has a reflection gain at the frequency f. Then, the dielectric resonator (2), which resonates at the frequency f and causes a large reflection SC, is connected to the terminal (/ By connecting to the SC output terminal (11), this microwave oscillator oscillates at a frequency f.At this time, the oscillation wave is output to the SC output terminal (11).

[発明が解決しようとする課題] このような従来の構成によるマイクロ波発振器では、ド
レイン端子(6〉を、第二のマイクロストリップ線路(
9)に接続することにより、周波数f  近傍で低イン
ピーダンスで接地している。
[Problems to be Solved by the Invention] In a microwave oscillator with such a conventional configuration, the drain terminal (6>) is connected to the second microstrip line (
9), it is grounded with low impedance near the frequency f.

SC 従って、周波数f  近傍では、ゲート端子(4)SC からみたI?ET(3)は反身l利得を有する。一方、
誘電体共振器(2〉はf  でTEol、モードのSC 共振が生じるように設計されるが、同時に他の不要なモ
ードによる共振も周波数f。、C近傍に生じる。そのた
め、従来の構成によるマイクロ波発振器では、第6図に
示すように周波数r。、。のほか、f  近傍の不要な
モードによる共振周波数fヶSC で発振条件を満たしやすく、スプリアス発振を生じやす
い問題点があった。
SC Therefore, near the frequency f, I? as seen from the gate terminal (4) SC? ET(3) has anti-body gain. on the other hand,
The dielectric resonator (2) is designed so that SC resonance of TEol, mode occurs at f, but at the same time resonance due to other unnecessary modes also occurs near the frequency f. In the wave oscillator, as shown in FIG. 6, in addition to the frequencies r., . . . , the oscillation condition is easily satisfied at the resonance frequency f SC due to an unnecessary mode in the vicinity of f, and there is a problem in that spurious oscillation is likely to occur.

この発明は上記のような問題点を解消するためになされ
たもので、スプリアス発振が生じないマイクロ波発振器
を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and aims to provide a microwave oscillator that does not generate spurious oscillations.

[課題を解決するための手段] この発明にかかるマイクロ波発振器は、FET(3)を
、直列共振素子とサセプタンス素子とからなる並列回路
で接地したものである。
[Means for Solving the Problems] A microwave oscillator according to the present invention has an FET (3) grounded by a parallel circuit consisting of a series resonant element and a susceptance element.

し作用] この発明におけるマイクロ波発振器では、FET(3〉
を、直列共振素子とサセプタンス素子からなる並列回路
で接地している。この直列共振素子は周波数f  で直
列共振するよう定数が設定SC され、また周波数f で並列回路全体が並列共振するよ
うサセプタンス素子の定数が設定されている。従って、
FET(3)は、周波数f  ではSC 並列回路が低インピーダンスになるので従来の構成と同
様に動作し、周波数r では並列回路が高インピーダン
スになる。そのため周波数f においては、並列回路の
両端の電圧が、グー1へ端子(4)への入力電圧に対し
負帰還電圧として働くため、グーI〜端子(4〉からみ
たFET(3)の反射利得は打ち消される。この並列回
路の効果で、周波数f において誘電体共振器(2)の
不要なモードによる共振があっても、ゲート端子(4〉
からみたFET(3)の反射利得が低減されているため
、スプリアス発振は生じない。
Function] In the microwave oscillator according to the present invention, FET (3>
is grounded by a parallel circuit consisting of a series resonant element and a susceptance element. The constant SC of this series resonant element is set so that it resonates in series at a frequency f 2 , and the constant of the susceptance element is set so that the entire parallel circuit resonates in parallel at a frequency f 2 . Therefore,
FET (3) operates similarly to the conventional configuration since at frequency f the SC parallel circuit has a low impedance, and at frequency r the parallel circuit has a high impedance. Therefore, at frequency f, the voltage across the parallel circuit acts as a negative feedback voltage with respect to the input voltage to terminal (4) to terminal (4), so the reflection gain of FET (3) seen from terminal (4) Due to the effect of this parallel circuit, even if there is resonance due to an unnecessary mode of the dielectric resonator (2) at the frequency f, the gate terminal (4)
Since the reflection gain of the FET (3) seen from above is reduced, no spurious oscillation occurs.

[実施例] 以下、この発明の一実施例を図について説明する。ここ
では並列回路として、先端が開放端であり、電気長がそ
れぞれ異なる2つのマイクロストリップ線路の並列回路
を例にとり説明する。第1図は本発明によるマイクロ波
発振器であり、同図(a)は斜視図、同図(b)は等価
回路である。第1図において、(15)は先端が開放端
の第三のマイクロストリップ線路、(16〉は並列接続
された第二および第三のマイクロストリップ線路(9)
(15)からなる並列回路である。 次に動作を説明す
る。第1図に示した本発明の構成によるマイクロ波発振
器では、ドレイン端子(6)に並列回路(16)が接続
されている。周波数f。、。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. Here, as a parallel circuit, a parallel circuit of two microstrip lines each having an open end and different electrical lengths will be described as an example. FIG. 1 shows a microwave oscillator according to the present invention; FIG. 1(a) is a perspective view, and FIG. 1(b) is an equivalent circuit. In Figure 1, (15) is the third microstrip line with an open end, and (16> is the second and third microstrip line (9) connected in parallel).
This is a parallel circuit consisting of (15). Next, the operation will be explained. In the microwave oscillator according to the configuration of the present invention shown in FIG. 1, a parallel circuit (16) is connected to the drain terminal (6). Frequency f. ,.

では、第二のマイクロストリップ線路(9〉の電気長を
約90度に設定することにより、FET(3〉のドレイ
ン端子〈6〉を従来の構成と同様に接地でき、所要の発
振波が得られる。一方、誘電体共振器〈2〉の不要なモ
ードによる共振周波数f では、第二のマ・イクロスト
リップ線路(9〉のサセプタンスBは容量性(f>f)
あるx      osc いは誘導性(f<f)になる。周波数fxX     
 O3C において、この第二のマイクロストリップ線路(9)の
サセプタンスBに対し次式を満足するように第三のマイ
クロストリップ線路(1,5)のザセブタンスB°を設
定する。
Now, by setting the electrical length of the second microstrip line (9) to approximately 90 degrees, the drain terminal (6) of the FET (3) can be grounded as in the conventional configuration, and the desired oscillation wave can be obtained. On the other hand, at the resonant frequency f due to the unnecessary mode of the dielectric resonator <2>, the susceptance B of the second microstrip line (9>) is capacitive (f > f).
Some x osc or it becomes inductive (f<f). Frequency fxX
In O3C, the septance B° of the third microstrip line (1, 5) is set so as to satisfy the following equation with respect to the susceptance B of the second microstrip line (9).

B+B’二O(1) この第1式を満足する周波数では、並列回路(16)は
並列共振し、高インピーダンスになる。そのため周波数
f においては、並列回路(↑6)の両端の電圧が高く
なり、この電圧がター1へ端子(4)への入力電圧に対
し負帰還電圧として働くため、ゲート端子(4)からみ
たF”ET(3)の反射利得は打ち消される。そのため
、本発明の構成によるマイクロ波発振器では、第2図に
実線で示すように周波数f  では発振条件を満足する
が、周SC 波数r では反射利得が低減されているため発振× 条件を満足せず、従ってスプリアス発振は生じない。
B+B'2O(1) At a frequency that satisfies this first equation, the parallel circuit (16) resonates in parallel and becomes high impedance. Therefore, at frequency f, the voltage across the parallel circuit (↑6) increases, and this voltage acts as a negative feedback voltage with respect to the input voltage to terminal (4) to terminal (4), so that The reflection gain of F"ET (3) is canceled out. Therefore, the microwave oscillator configured according to the present invention satisfies the oscillation condition at frequency f as shown by the solid line in FIG. Since the gain is reduced, the oscillation × condition is not satisfied, so spurious oscillation does not occur.

なお、上記実施例では並列回路(16)として、長さが
異なる2つのマイクロスI・リップ線路の並列回路を示
したが、長さが異なる3つ以上のマイクロストリップ線
路の並列回路でも良い。第3図は並列回路として長さが
異なる3つのマイクロストリップ線路を用いた場合の実
施例である。第3図において、(■7)は先端が開放端
の第四のマイクロストリップ線路である。この場合、f
os。
In the above embodiment, the parallel circuit (16) is a parallel circuit of two microstrip lines of different lengths, but a parallel circuit of three or more microstrip lines of different lengths may be used. FIG. 3 shows an example in which three microstrip lines of different lengths are used as a parallel circuit. In FIG. 3, (7) is the fourth microstrip line with an open end. In this case, f
os.

近傍の誘電体共振器(2)の不要なモードによる共振周
波数が2つある場合有効である(それぞれの共振周波数
をfxl、fx2と略記)。この場合、周波数f  で
第二のマイクロストリップ線路をSC 約90度に設定し、第三のマイクロストリップ線路のサ
セプタンスB−と第四のマイクロストリップ線路(17
)のサセプタンスB”とを、周波数fつ1とfx2にお
いて、 B+B’+B”二〇         (2)を満足す
るよう第三および第四のマイクロストリップ線路(15
)(19>の電気長を設定すればよい。この場合も、周
波数fxl、fx2ではゲート端子(4)からみたFE
T(3)の反射利得は低減されるので、これらの周波数
でのスプリアス発振は生じない。
This is effective when there are two resonance frequencies due to unnecessary modes of the nearby dielectric resonator (2) (the respective resonance frequencies are abbreviated as fxl and fx2). In this case, the second microstrip line is set to approximately 90 degrees SC at the frequency f, and the susceptance B- of the third microstrip line and the fourth microstrip line (17
) at frequencies f1 and fx2, the third and fourth microstrip lines (15
) (19>).In this case, at frequencies fxl and fx2, the FE seen from the gate terminal (4)
Since the reflection gain of T(3) is reduced, no spurious oscillations occur at these frequencies.

また、上記実施例では並列回路(16)として、マイク
ロストリップ線路を用いたが、マイクD波発振器に用い
る線路の形態に応じて、コプレナ線路あるいはスロット
線路を用いても良い。また、並列回路(↑6)として、
集中定数回路を用いても良い。第4図は並列回路(16
)として全て集中定数回路を用いた場合の実施例である
。笛4図において、(18)はコンデンサC1とインダ
クタLとからなる直列共振回路、(19)はコンデンサ
C2である。この場合も、f  近傍の誘電SC 体共振器(2)の不要なモードによる共振周波数をf 
とすると、次式を満足するようC1,C2Lの値を設定
すれば良い。
Further, in the above embodiment, a microstrip line is used as the parallel circuit (16), but a coplanar line or a slot line may be used depending on the form of the line used for the microphone D-wave oscillator. Also, as a parallel circuit (↑6),
A lumped constant circuit may also be used. Figure 4 shows a parallel circuit (16
) is an example in which all lumped constant circuits are used. In Figure 4, (18) is a series resonant circuit consisting of capacitor C1 and inductor L, and (19) is capacitor C2. In this case as well, the resonant frequency due to the unnecessary mode of the dielectric SC body resonator (2) near f is
Then, the values of C1 and C2L should be set so as to satisfy the following equation.

2πr  −(C1・L)′。5    (3)5C ((2πfC□ )−1 +2πf  C2 この場合も、周波数fx 2πfL)−1 O(4) ではゲルト端子(4〉が らみたFET(3)の反射利得は低減されるので、これ
らの周波数でのスプリアス発振は生じず、同様の効果を
奏する。
2πr −(C1·L)′. 5 (3) 5C ((2πfC□ )-1 +2πf C2 In this case as well, the frequency fx 2πfL)-1 O(4) Since the reflection gain of FET (3) related to the Gerd terminal (4) is reduced, these Spurious oscillation at the frequency does not occur, and the same effect is achieved.

また、上記実施例では3端子半導体素子としてFET(
3)で説明したが、その他、バイポーラトランジスタ等
のトランジスタでもよく、同様の効果を奏する。
In addition, in the above embodiment, an FET (
Although explained in 3), other transistors such as bipolar transistors may also be used, and similar effects can be achieved.

また、上記実施例では共振回路として誘電体共振器(2
〉で説明したが、その他、YIG共振器、SAW共振器
、あるいは可変容量ダイオードを用いた共振回路であっ
てもよく、同様の効果を奏する。
In addition, in the above embodiment, a dielectric resonator (2
Although described above, a resonant circuit using a YIG resonator, a SAW resonator, or a variable capacitance diode may be used, and the same effect can be achieved.

[発明の効果1 以上のようにこの発明によれば、FETの接地を、所要
の発振周波数で低インピーダンスになり、かつ誘電体共
振器の不要モードによる共振周波数で高インピーダンス
になるような並列回路で行うことにより、スプリアス発
振を抑えることができる。
[Effect of the invention 1 As described above, according to the present invention, the FET is grounded in a parallel circuit that has low impedance at the required oscillation frequency and high impedance at the resonant frequency caused by the unnecessary mode of the dielectric resonator. By doing this, spurious oscillation can be suppressed.

【図面の簡単な説明】[Brief explanation of drawings]

0 第1図は本発明の一実施例によるマイクロ波発振器の斜
視図と等価回路、第2図は本発明の一実施例によるマイ
クロ波発振器のゲート端子からみたFETの利得と発振
スペクトル図、第3図、第4図は本発明の他の実施例に
よる並列回路の等価回路、第5図は従来の構成に上るマ
イクロ波発振器の斜視図と等価回路、第6図は従来の構
成によるマイクロ波発振器のゲート端子からみたFET
の利得と発振スペクトル図である。 図中(1〉は誘電体塞板、(2)は透電体共振器、(3
〉はFET、(7〉、(9〉、(15)、および(17
〉はマイクロストリ・ソプ線路、(8)は終端抵抗、(
10)は出力整合回路、(工1)は出力端子、(■2)
はチョークインダクタ、(13〉は電源端子、(14)
はバイアス回路、(16〉は並列回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
0 FIG. 1 is a perspective view and an equivalent circuit of a microwave oscillator according to an embodiment of the present invention, FIG. 3 and 4 are equivalent circuits of parallel circuits according to other embodiments of the present invention, FIG. 5 is a perspective view and equivalent circuit of a microwave oscillator with a conventional configuration, and FIG. 6 is a microwave oscillator with a conventional configuration. FET seen from the oscillator gate terminal
FIG. 3 is a gain and oscillation spectrum diagram of FIG. In the figure, (1) is a dielectric blocking plate, (2) is a transparent resonator, and (3
〉 is FET, (7〉, (9〉, (15), and (17
〉 is a micro strip line, (8) is a terminating resistor, (
10) is the output matching circuit, (1) is the output terminal, (■2)
is the choke inductor, (13> is the power supply terminal, (14)
is a bias circuit, and (16> is a parallel circuit. In the figures, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 入力端子と出力端子と共通端子を有する3端子半導体素
子と、前記3端子半導体素子の入力端子に接続された共
振回路と、前記3端子半導体素子の出力端子に接続され
た整合回路とを備えたマイクロ波発振器において、前記
3端子半導体素子の共通端子と接地導体との間に、直列
共振回路と所定のサセプタンスを有する素子とからなる
並列回路を接続したことを特徴とするマイクロ波発振器
A three-terminal semiconductor element having an input terminal, an output terminal, and a common terminal, a resonant circuit connected to the input terminal of the three-terminal semiconductor element, and a matching circuit connected to the output terminal of the three-terminal semiconductor element. A microwave oscillator, characterized in that a parallel circuit consisting of a series resonant circuit and an element having a predetermined susceptance is connected between a common terminal of the three-terminal semiconductor element and a ground conductor.
JP1203155A 1989-08-04 1989-08-04 Microwave oscillator Expired - Lifetime JPH088449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1203155A JPH088449B2 (en) 1989-08-04 1989-08-04 Microwave oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1203155A JPH088449B2 (en) 1989-08-04 1989-08-04 Microwave oscillator

Publications (2)

Publication Number Publication Date
JPH0366213A true JPH0366213A (en) 1991-03-20
JPH088449B2 JPH088449B2 (en) 1996-01-29

Family

ID=16469343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1203155A Expired - Lifetime JPH088449B2 (en) 1989-08-04 1989-08-04 Microwave oscillator

Country Status (1)

Country Link
JP (1) JPH088449B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586412U (en) * 1981-07-06 1983-01-17 富士通株式会社 Microwave oscillator
JPS58101515U (en) * 1981-12-28 1983-07-11 パイオニア株式会社 Variable frequency SHF oscillator
JPS59224904A (en) * 1983-06-03 1984-12-17 Murata Mfg Co Ltd Oscillating circuit
JPH01190010A (en) * 1988-01-25 1989-07-31 Matsushita Electric Ind Co Ltd Microwave oscillator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586412U (en) * 1981-07-06 1983-01-17 富士通株式会社 Microwave oscillator
JPS58101515U (en) * 1981-12-28 1983-07-11 パイオニア株式会社 Variable frequency SHF oscillator
JPS59224904A (en) * 1983-06-03 1984-12-17 Murata Mfg Co Ltd Oscillating circuit
JPH01190010A (en) * 1988-01-25 1989-07-31 Matsushita Electric Ind Co Ltd Microwave oscillator

Also Published As

Publication number Publication date
JPH088449B2 (en) 1996-01-29

Similar Documents

Publication Publication Date Title
CA1101085A (en) Integrated microwave oscillator
US4435688A (en) FET Microwave oscillator being frequency stabilized by capacitive reactance micro-strip stub line
US6259332B1 (en) Microwave oscillator for obtaining the low phase noise characteristic
US4547750A (en) FET Oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof
US6239663B1 (en) High-frequency oscillator using FETs and transmission lines
EP0090414B1 (en) Transistorized microwave oscillator of oscillation frequency multiplying type
US10476436B2 (en) Resonant unit, voltage controlled oscillator (VCO) implementing the same, and push-push oscillator implementing a pair of VCOs
JPS62252206A (en) Frequency multiplying voltage control oscillator
KR20010106454A (en) Microwave amplifier
US5204641A (en) Conducting plane resonator stabilized oscillator
JPH0366213A (en) Microwave oscillator
US6172577B1 (en) Oscillator and oscillation apparatus using the oscillator
JPS62296604A (en) Push-push type dielectric resonating oscillator
JPH0628819Y2 (en) Microwave oscillator composed of microstrip line
JPH0535923B2 (en)
JP2001352204A (en) Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same
JPH1093348A (en) Voltage controlled oscillator
JP2001237658A (en) High frequency amplifier
JP3907969B2 (en) Voltage controlled oscillator
JPH0983246A (en) Dielectric resonance oscillator
JPH04312004A (en) Microwave voltage controlled oscillator
JPS6024001Y2 (en) microwave integrated circuit
JPH05211409A (en) Voltage controlled oscillator and tuning circuit
JP3645950B2 (en) Microwave oscillator
JP2002185251A (en) Push-push oscillator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 14