JPH0366213A - マイクロ波発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ この発明は所望の周波数以外でのスプリアス発振を抑え
るマイクロ波発振器に関するものである。

［従来の技術］ ここでは３端子半導体素子としてドレイン接地したＦＥ
Ｔを用い、共振回路として誘電体共振器を用いたマイク
ロ波発振器を例にとり説明を実施する。第５図は例えば
電子通信学会論文誌Ｖｏ１．Ｊ６９−Ｂ　Ｎｏ、１１（
１９８６年１１月）　、１４１５ページから１４２１ペ
ージに記載された従来の構成のマイクロ波発振器の一構
成例であり、同図（ａ）は斜視図、同図（ｂ）は等価回
路である。第５図において、（■）は誘電体基板、（２
）は誘電体共振器、（３）はＦＥＴ、（４）はＦＥＴ（
３）のゲー■一端子、（５）はＦＥＴ（３）のソース端
子、（６）はＦＥＴ（３）のドレイン端子、（７〉は誘
電体共振器（２）を装荷した第一のマイクロス１−リッ
プ線路、（８〉は終端抵抗、（９〉は先端が開放端の第
二のマイクロストリップ線路、（１０）は出力整合回路
、（１１）は出力端子、（１２）はチョークインダクタ
、（１３）は電源端子、（１，４）はバイアス回路であ
る。

次に動作を説明する。一般にドレイン接地したＦＥＴは
、内部帰還量が多く、また同相の増幅回路として動作す
るため、発振用の半導体素子として多用されている。第
５図に示した従来の構成によるマイクロ波発振器では、
ドレイン端子（６〉に所要の発振周波数（以下、ｆ″Ｏ
ＳＣと略記する〉で約９０度の電気長を有する第二のマ
イクロストリップ線路（９）を接続することにより、周
波数ｆ　　近傍のマイクロ波帯において、ＦＥＴ（３）
ＳＣ のドレイン端子（６〉を接地している。このとき、正の
電源電圧を電源端子（ｔ３）に加え、直流電流をチョー
クインダクタ（１２）、ＦＥＴ（３）、出力整合回路（
１０〉、そしてバイアス回路（１４）の順に流し、ＦＥ
Ｔ（３）を動作させている。さらに、ゲート端子（４）
からみたＦＥＴ（３）が、周波数ｆ　　において反射利
得を有するように、ＳＣ ソース端子（５）に適当な出力整合回路（１０）を接続
している。そして、周波数ｆ　　で共振しＳＣ 大きな反射を生じる誘電体共振器（２〉を、発振条件を
満たずよう長さが設定された第一のマイクロストリップ
線路（７〉を介しグー１〜端子（／Ｉ〉に接続すること
により、このマイクロ波発振器は周波数ｆ　　で発振が
生じる。このとき発振波はＳＣ 出力端子（１１〉に出力される。

［発明が解決しようとする課題］ このような従来の構成によるマイクロ波発振器では、ド
レイン端子（６〉を、第二のマイクロストリップ線路（
９）に接続することにより、周波数ｆ　　近傍で低イン
ピーダンスで接地している。

ＳＣ 従って、周波数ｆ　　近傍では、ゲート端子（４）ＳＣ からみたＩ？ＥＴ（３）は反身ｌ利得を有する。一方、
誘電体共振器（２〉はｆ　　でＴＥｏｌ、モードのＳＣ 共振が生じるように設計されるが、同時に他の不要なモ
ードによる共振も周波数ｆ。、Ｃ近傍に生じる。そのた
め、従来の構成によるマイクロ波発振器では、第６図に
示すように周波数ｒ。、。のほか、ｆ　　近傍の不要な
モードによる共振周波数ｆヶＳＣ で発振条件を満たしやすく、スプリアス発振を生じやす
い問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、スプリアス発振が生じないマイクロ波発振器
を得ることを目的とする。

［課題を解決するための手段］ この発明にかかるマイクロ波発振器は、ＦＥＴ（３）を
、直列共振素子とサセプタンス素子とからなる並列回路
で接地したものである。

し作用］ この発明におけるマイクロ波発振器では、ＦＥＴ（３〉
を、直列共振素子とサセプタンス素子からなる並列回路
で接地している。この直列共振素子は周波数ｆ　　で直
列共振するよう定数が設定ＳＣ され、また周波数ｆ　で並列回路全体が並列共振するよ
うサセプタンス素子の定数が設定されている。従って、
ＦＥＴ（３）は、周波数ｆ　　ではＳＣ 並列回路が低インピーダンスになるので従来の構成と同
様に動作し、周波数ｒ　では並列回路が高インピーダン
スになる。そのため周波数ｆ　においては、並列回路の
両端の電圧が、グー１へ端子（４）への入力電圧に対し
負帰還電圧として働くため、グーＩ〜端子（４〉からみ
たＦＥＴ（３）の反射利得は打ち消される。この並列回
路の効果で、周波数ｆ　において誘電体共振器（２）の
不要なモードによる共振があっても、ゲート端子（４〉
からみたＦＥＴ（３）の反射利得が低減されているため
、スプリアス発振は生じない。

［実施例］ 以下、この発明の一実施例を図について説明する。ここ
では並列回路として、先端が開放端であり、電気長がそ
れぞれ異なる２つのマイクロストリップ線路の並列回路
を例にとり説明する。第１図は本発明によるマイクロ波
発振器であり、同図（ａ）は斜視図、同図（ｂ）は等価
回路である。第１図において、（１５）は先端が開放端
の第三のマイクロストリップ線路、（１６〉は並列接続
された第二および第三のマイクロストリップ線路（９）
（１５）からなる並列回路である。　次に動作を説明す
る。第１図に示した本発明の構成によるマイクロ波発振
器では、ドレイン端子（６）に並列回路（１６）が接続
されている。周波数ｆ。、。

では、第二のマイクロストリップ線路（９〉の電気長を
約９０度に設定することにより、ＦＥＴ（３〉のドレイ
ン端子〈６〉を従来の構成と同様に接地でき、所要の発
振波が得られる。一方、誘電体共振器〈２〉の不要なモ
ードによる共振周波数ｆ　では、第二のマ・イクロスト
リップ線路（９〉のサセプタンスＢは容量性（ｆ＞ｆ）
あるｘ　　　　　　ｏｓｃ いは誘導性（ｆ＜ｆ）になる。周波数ｆｘＸ　　　　　
　Ｏ３Ｃ において、この第二のマイクロストリップ線路（９）の
サセプタンスＢに対し次式を満足するように第三のマイ
クロストリップ線路（１，５）のザセブタンスＢ°を設
定する。

Ｂ＋Ｂ’二Ｏ（１） この第１式を満足する周波数では、並列回路（１６）は
並列共振し、高インピーダンスになる。そのため周波数
ｆ　においては、並列回路（↑６）の両端の電圧が高く
なり、この電圧がター１へ端子（４）への入力電圧に対
し負帰還電圧として働くため、ゲート端子（４）からみ
たＦ”ＥＴ（３）の反射利得は打ち消される。そのため
、本発明の構成によるマイクロ波発振器では、第２図に
実線で示すように周波数ｆ　　では発振条件を満足する
が、周ＳＣ 波数ｒ　では反射利得が低減されているため発振× 条件を満足せず、従ってスプリアス発振は生じない。

なお、上記実施例では並列回路（１６）として、長さが
異なる２つのマイクロスＩ・リップ線路の並列回路を示
したが、長さが異なる３つ以上のマイクロストリップ線
路の並列回路でも良い。第３図は並列回路として長さが
異なる３つのマイクロストリップ線路を用いた場合の実
施例である。第３図において、（■７）は先端が開放端
の第四のマイクロストリップ線路である。この場合、ｆ
ｏｓ。

近傍の誘電体共振器（２）の不要なモードによる共振周
波数が２つある場合有効である（それぞれの共振周波数
をｆｘｌ、ｆｘ２と略記）。この場合、周波数ｆ　　で
第二のマイクロストリップ線路をＳＣ 約９０度に設定し、第三のマイクロストリップ線路のサ
セプタンスＢ−と第四のマイクロストリップ線路（１７
）のサセプタンスＢ”とを、周波数ｆつ１とｆｘ２にお
いて、 Ｂ＋Ｂ’＋Ｂ”二〇　　　　　　　　　（２）を満足す
るよう第三および第四のマイクロストリップ線路（１５
）（１９＞の電気長を設定すればよい。この場合も、周
波数ｆｘｌ、ｆｘ２ではゲート端子（４）からみたＦＥ
Ｔ（３）の反射利得は低減されるので、これらの周波数
でのスプリアス発振は生じない。

また、上記実施例では並列回路（１６）として、マイク
ロストリップ線路を用いたが、マイクＤ波発振器に用い
る線路の形態に応じて、コプレナ線路あるいはスロット
線路を用いても良い。また、並列回路（↑６）として、
集中定数回路を用いても良い。第４図は並列回路（１６
）として全て集中定数回路を用いた場合の実施例である
。笛４図において、（１８）はコンデンサＣ１とインダ
クタＬとからなる直列共振回路、（１９）はコンデンサ
Ｃ２である。この場合も、ｆ　　近傍の誘電ＳＣ 体共振器（２）の不要なモードによる共振周波数をｆ　
とすると、次式を満足するようＣ１，Ｃ２Ｌの値を設定
すれば良い。

２πｒ　　−（Ｃ１・Ｌ）′。５　　　　（３）５Ｃ （（２πｆＣ□　）−１ ＋２πｆ　　Ｃ２ この場合も、周波数ｆｘ ２πｆＬ）−１ Ｏ（４） ではゲルト端子（４〉が らみたＦＥＴ（３）の反射利得は低減されるので、これ
らの周波数でのスプリアス発振は生じず、同様の効果を
奏する。

また、上記実施例では３端子半導体素子としてＦＥＴ（
３）で説明したが、その他、バイポーラトランジスタ等
のトランジスタでもよく、同様の効果を奏する。

また、上記実施例では共振回路として誘電体共振器（２
〉で説明したが、その他、ＹＩＧ共振器、ＳＡＷ共振器
、あるいは可変容量ダイオードを用いた共振回路であっ
てもよく、同様の効果を奏する。

［発明の効果１ 以上のようにこの発明によれば、ＦＥＴの接地を、所要
の発振周波数で低インピーダンスになり、かつ誘電体共
振器の不要モードによる共振周波数で高インピーダンス
になるような並列回路で行うことにより、スプリアス発
振を抑えることができる。

【図面の簡単な説明】

０ 第１図は本発明の一実施例によるマイクロ波発振器の斜
視図と等価回路、第２図は本発明の一実施例によるマイ
クロ波発振器のゲート端子からみたＦＥＴの利得と発振
スペクトル図、第３図、第４図は本発明の他の実施例に
よる並列回路の等価回路、第５図は従来の構成に上るマ
イクロ波発振器の斜視図と等価回路、第６図は従来の構
成によるマイクロ波発振器のゲート端子からみたＦＥＴ
の利得と発振スペクトル図である。 図中（１〉は誘電体塞板、（２）は透電体共振器、（３
〉はＦＥＴ、（７〉、（９〉、（１５）、および（１７
〉はマイクロストリ・ソプ線路、（８）は終端抵抗、（
１０）は出力整合回路、（工１）は出力端子、（■２）
はチョークインダクタ、（１３〉は電源端子、（１４）
はバイアス回路、（１６〉は並列回路である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 入力端子と出力端子と共通端子を有する３端子半導体素
   子と、前記３端子半導体素子の入力端子に接続された共
   振回路と、前記３端子半導体素子の出力端子に接続され
   た整合回路とを備えたマイクロ波発振器において、前記
   ３端子半導体素子の共通端子と接地導体との間に、直列
   共振回路と所定のサセプタンスを有する素子とからなる
   並列回路を接続したことを特徴とするマイクロ波発振器
   。