JPH036655A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH036655A JPH036655A JP14065789A JP14065789A JPH036655A JP H036655 A JPH036655 A JP H036655A JP 14065789 A JP14065789 A JP 14065789A JP 14065789 A JP14065789 A JP 14065789A JP H036655 A JPH036655 A JP H036655A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- display
- request
- multiprocessor system
- display request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、マルチプロセッサシステムに係り、特に、各
プロセッサを個別に診断する機能を有するマルチプロセ
ッサシステムに関するものである。
プロセッサを個別に診断する機能を有するマルチプロセ
ッサシステムに関するものである。
［従来の技術］
電子計算機システムの一つとして、２個以上のプロセッ
サあるいはマイクロコントローラが、Ｉｌｏ、 記憶
装置等の資源を共用したり、あるいは何等かの方法で情
報を交換しながら、全体として一つのシステムとしての
機能を果たすようにするマルチプロセッサシステムが知
られている。
サあるいはマイクロコントローラが、Ｉｌｏ、 記憶
装置等の資源を共用したり、あるいは何等かの方法で情
報を交換しながら、全体として一つのシステムとしての
機能を果たすようにするマルチプロセッサシステムが知
られている。
そして、マルチプロセッサシステムとしても、資源共用
型マルチプロセッサシステム、分散処理型マルチプロセ
ッサシステム、あるいは資源共用型と分散処理型を複合
させたシステム等種々の形式が知られている。
型マルチプロセッサシステム、分散処理型マルチプロセ
ッサシステム、あるいは資源共用型と分散処理型を複合
させたシステム等種々の形式が知られている。
第３図は資源共用型マルチプロセッサシステムの概略構
成を示す図であるが、複数のマイクロプロセッサ２０Ｉ
、・・・・・・、２０．がいくつかの共用資源２２Ｉ、
・・・・・・、２２ｏを共同で使用するように構成され
ている。共用資源としては、図に示されているように、
ハードディスクドライブ、イーサネット（Ｅｔｈｅｒｎ
ｅｔ ）インターフェース等をあげることができる。そ
して、各プロセッサ２０Ｉ、・・・・・・、２０゜は、
システムバスあるいは高速データ伝送ネットワークで構
成される共用資源インターフェース２１を介して共用資
源２２Ｉ、・・・・・・、２２．にアクセスすることで
独立して仕事を行うことができ、必ずしも互いに情報を
交換し合う必要はない。
成を示す図であるが、複数のマイクロプロセッサ２０Ｉ
、・・・・・・、２０．がいくつかの共用資源２２Ｉ、
・・・・・・、２２ｏを共同で使用するように構成され
ている。共用資源としては、図に示されているように、
ハードディスクドライブ、イーサネット（Ｅｔｈｅｒｎ
ｅｔ ）インターフェース等をあげることができる。そ
して、各プロセッサ２０Ｉ、・・・・・・、２０゜は、
システムバスあるいは高速データ伝送ネットワークで構
成される共用資源インターフェース２１を介して共用資
源２２Ｉ、・・・・・・、２２．にアクセスすることで
独立して仕事を行うことができ、必ずしも互いに情報を
交換し合う必要はない。
また、分散処理型マルチプロセッサシステムは、概略、
第４図に示すような構成であり、主プロセツサシステム
２５と複数のプロセッササブシステム２６１．・・・・
・・、２Ｂ、ｌがマルチプロセッサインターフェース２
７を介して接続された構成となされており、上記の資源
共用型マルチプロセッサシステムでは各プロセッサは独
立して仕事を処理できるのに対して、分散処理型マルチ
プロセッサシステムでは各プロセッサが互いに情報を交
換しながら一つのシステムとしての仕事を分担して処理
するようになされている。なお、マルチプロセッサイン
ターフェース２７はシステムバスあるいは高速の通信イ
ンターフェース等で構成することができる。また、プロ
セッササブシステム２６１．・・・・・・、２６ｏはプ
ログラムメモリ、データメモリ、■１０等を含んだ完全
なマルチプロセッサシステムでもよいし、プロセッサ部
のみでもよいものである。
第４図に示すような構成であり、主プロセツサシステム
２５と複数のプロセッササブシステム２６１．・・・・
・・、２Ｂ、ｌがマルチプロセッサインターフェース２
７を介して接続された構成となされており、上記の資源
共用型マルチプロセッサシステムでは各プロセッサは独
立して仕事を処理できるのに対して、分散処理型マルチ
プロセッサシステムでは各プロセッサが互いに情報を交
換しながら一つのシステムとしての仕事を分担して処理
するようになされている。なお、マルチプロセッサイン
ターフェース２７はシステムバスあるいは高速の通信イ
ンターフェース等で構成することができる。また、プロ
セッササブシステム２６１．・・・・・・、２６ｏはプ
ログラムメモリ、データメモリ、■１０等を含んだ完全
なマルチプロセッサシステムでもよいし、プロセッサ部
のみでもよいものである。
［発明が解決しようとする課題］
以上のようなマルチプロセッサシステムを採用した電子
計算機システムにおいて、障害が発生した場合には、ど
のプロセッサで障害が発生しているかを特定しなければ
ならないが、障害発生箇所を特定することは難しく、従
来は基板を順次交換しながら障害箇所を探査する以外に
なく、非常に手間がかかるものであった。
計算機システムにおいて、障害が発生した場合には、ど
のプロセッサで障害が発生しているかを特定しなければ
ならないが、障害発生箇所を特定することは難しく、従
来は基板を順次交換しながら障害箇所を探査する以外に
なく、非常に手間がかかるものであった。
本発明は、上記の課題を解決するものであって、容易に
障害の発生箇所を特定することができるマルチプロセッ
サシステムを提供することを目的とするものである。
障害の発生箇所を特定することができるマルチプロセッ
サシステムを提供することを目的とするものである。
［課題を解決するための手段］
上記の目的を達成するために、本発明のマルチプロセッ
サシステムは、複数のプロセッサが独立してまたは共同
して処理を行うマルチプロセッサシステムにおいて、各
プロセッサは所定の時間間隔で順次表示要求を伝送する
ようになされていることを特徴とする。
サシステムは、複数のプロセッサが独立してまたは共同
して処理を行うマルチプロセッサシステムにおいて、各
プロセッサは所定の時間間隔で順次表示要求を伝送する
ようになされていることを特徴とする。
［作用および発明の効果］
本発明は、マルチプロセッサシステムを＋Ｓ成する各プ
ロセッサが所定の時間間隔で、順次所定の表示要求を出
力するので、表示手段には、全てのプロセッサが正常に
動作している場合にはある所定の表示がなされ、あるプ
ロセッサに障害が発生している場合にはそれに応じた表
示がなされるので、表示手段の表示を観察するだけでど
のプロセッサに障害が発生しているかを特定することが
できる。
ロセッサが所定の時間間隔で、順次所定の表示要求を出
力するので、表示手段には、全てのプロセッサが正常に
動作している場合にはある所定の表示がなされ、あるプ
ロセッサに障害が発生している場合にはそれに応じた表
示がなされるので、表示手段の表示を観察するだけでど
のプロセッサに障害が発生しているかを特定することが
できる。
［実施例コ
以下、図面を参照しつつ実施例を説明する。
第１図は、本発明の１実施例の構成を示す図であり、図
中、１は第１のプロセッサ、２は第２のプロセッサ、３
は表示コントローラ、４は表示手段、５．６．７はそれ
ぞれ信号線を示す。
中、１は第１のプロセッサ、２は第２のプロセッサ、３
は表示コントローラ、４は表示手段、５．６．７はそれ
ぞれ信号線を示す。
第１図において、第１のプロセッサ１および第２のプロ
セッサ２はマルチプロセッサシステムを構成するプロセ
ッサであり、当該マルチプロセッサシステムは、資源共
用型でもよく、分散処理型でもよく、またその他の形式
であってもよい。
セッサ２はマルチプロセッサシステムを構成するプロセ
ッサであり、当該マルチプロセッサシステムは、資源共
用型でもよく、分散処理型でもよく、またその他の形式
であってもよい。
第１のプロセッサ１は所定の仕事を行うが、その動作中
、予め定められた所定の時間間隔、例えば１秒、で信号
線５に第１の形態の所定の表示要求（以下、この表示要
求を表示要求人と称す）を出力し、第２のプロセッサ２
に通知する。第２のプロセッサ２も同様に所定の仕事を
行うが、その動作中、予め定められた所定の時間、例え
ば１０秒、以内に第１のプロセッサ１からの表示要求Ａ
を受信した場合には、当該表示要求Ａを、信号線６を介
して表示コントローラ３に通知し、上記所定の時間内に
第１のプロセッサ１から表示要求Ａを受信しない場合に
は、信号線６に第２の形態の所定の表示要求（以下、こ
の表示要求を表示要求Ｂと称す）を出力し、表示コント
ローラ３に通知する。従って、第１のプロセッサ１およ
び第２のプロセッサ２が共に正常に動作している場合は
、表示コントローラ３は表示要求Ａを受信するが、第１
のプロセッサ１に何等かの障害が発生して機能しなくな
った場合には表示要求Ａは出力されないから、表示コン
トローラ３は表示要求Ｂを受信することになる。
、予め定められた所定の時間間隔、例えば１秒、で信号
線５に第１の形態の所定の表示要求（以下、この表示要
求を表示要求人と称す）を出力し、第２のプロセッサ２
に通知する。第２のプロセッサ２も同様に所定の仕事を
行うが、その動作中、予め定められた所定の時間、例え
ば１０秒、以内に第１のプロセッサ１からの表示要求Ａ
を受信した場合には、当該表示要求Ａを、信号線６を介
して表示コントローラ３に通知し、上記所定の時間内に
第１のプロセッサ１から表示要求Ａを受信しない場合に
は、信号線６に第２の形態の所定の表示要求（以下、こ
の表示要求を表示要求Ｂと称す）を出力し、表示コント
ローラ３に通知する。従って、第１のプロセッサ１およ
び第２のプロセッサ２が共に正常に動作している場合は
、表示コントローラ３は表示要求Ａを受信するが、第１
のプロセッサ１に何等かの障害が発生して機能しなくな
った場合には表示要求Ａは出力されないから、表示コン
トローラ３は表示要求Ｂを受信することになる。
表示コントローラ３は、予め定められた所定の時間、例
えば３０秒、以内に第２のプロセッサ２から表示要求Ａ
または表示要求Ｂを受信した場合には、当該表示要求Ａ
または表示要求Ｂを信号線７に出力するが、上記所定の
時間内に第２のプロセッサ２から表示余念Ａも表示要求
Ｂも受信しない場合には、所定の形態の表示要求（以下
、この表示要求を表示要求Ｃと称す）を信号線７に出力
し、表示手段４に通知する。従って、表示手段４は、第
１のプロセッサ１、第２のプロセッサ２および表示コン
トローラ３が共に正常な場合には表示要求Ａを受信し、
第１のプロセッサ１のみが障害を発生している場合には
表示要求Ｂを受信し、少なくとも第２のプロセッサ２に
障害が発生している場合には表示要求Ｃを受信し、少な
くとも表示コントローラ３に障害が発生している場合に
は何等の表示要求も受信しないことになる。
えば３０秒、以内に第２のプロセッサ２から表示要求Ａ
または表示要求Ｂを受信した場合には、当該表示要求Ａ
または表示要求Ｂを信号線７に出力するが、上記所定の
時間内に第２のプロセッサ２から表示余念Ａも表示要求
Ｂも受信しない場合には、所定の形態の表示要求（以下
、この表示要求を表示要求Ｃと称す）を信号線７に出力
し、表示手段４に通知する。従って、表示手段４は、第
１のプロセッサ１、第２のプロセッサ２および表示コン
トローラ３が共に正常な場合には表示要求Ａを受信し、
第１のプロセッサ１のみが障害を発生している場合には
表示要求Ｂを受信し、少なくとも第２のプロセッサ２に
障害が発生している場合には表示要求Ｃを受信し、少な
くとも表示コントローラ３に障害が発生している場合に
は何等の表示要求も受信しないことになる。
表示手段４は、適当な表示装置を用いることができるが
、表示要求Ａ、 ＢまたはＣを区別して表示できるも
のであればよいので、コストをも考慮して、この実施例
では、第２図（ａ）に示すような、日字形をした７セグ
メントの表示装置を使用するものとする。
、表示要求Ａ、 ＢまたはＣを区別して表示できるも
のであればよいので、コストをも考慮して、この実施例
では、第２図（ａ）に示すような、日字形をした７セグ
メントの表示装置を使用するものとする。
表示手段４は、また、受信した表示要求Ａ、 Ｂ。
Ｃから各セグメントのオン／オフ信号を生成するデコー
ダを有しており、例えば、表示要求Ａを受信した場合に
は、第２図（ｂ）に示すようにｒＡＪ字形の表示を行い
、表示要求Ｂを受信した場合には第２図（Ｃ）に示すよ
うにｒＢＪ字形の表示を行い、表示要求Ｃを受信した場
合には第２図（ｄ）に示すように「Ｃ」字形の表示を行
うようになされている。また、表示手段４が何等の表示
要求も受信しない場合には、第２図（ａ）に示すように
全てのセグメントがオフとなされる。
ダを有しており、例えば、表示要求Ａを受信した場合に
は、第２図（ｂ）に示すようにｒＡＪ字形の表示を行い
、表示要求Ｂを受信した場合には第２図（Ｃ）に示すよ
うにｒＢＪ字形の表示を行い、表示要求Ｃを受信した場
合には第２図（ｄ）に示すように「Ｃ」字形の表示を行
うようになされている。また、表示手段４が何等の表示
要求も受信しない場合には、第２図（ａ）に示すように
全てのセグメントがオフとなされる。
以上のような構成であるので、表示手段４が第２図（ａ
）のように何等の表示もしていない場合には表示コント
ローラ３に障害が発生していることを知ることができ、
第２図（ｂ）の表示がなされている場合には、第１のプ
ロセッサ１、第２のプロセッサ２および表示コントロー
ラ３の全てが正常に動作していることが分かり、第２図
（Ｃ）の表示がなされている場合には第１のプロセッサ
エに障害が発生していることが分かり、第２図（ｄ）の
表示がなされている場合には第２のプロセッサ２に障害
が発生していることが分かる。従って、監視者は表示手
段４の表示状態を観察するだけで障害の発生箇所を特定
することができる。また、第１図に示す構成は、ソフト
ウェア的には、各プロセッサに表示要求を生成するため
のプログラムおよび前段のプロセッサからの表示要求を
監視するプログラムを搭載するだけでよく、また、ハー
ドウェア的にはプロセッサの間に適当な通信回線を設置
するだけでよいので、コストもかからないものである。
）のように何等の表示もしていない場合には表示コント
ローラ３に障害が発生していることを知ることができ、
第２図（ｂ）の表示がなされている場合には、第１のプ
ロセッサ１、第２のプロセッサ２および表示コントロー
ラ３の全てが正常に動作していることが分かり、第２図
（Ｃ）の表示がなされている場合には第１のプロセッサ
エに障害が発生していることが分かり、第２図（ｄ）の
表示がなされている場合には第２のプロセッサ２に障害
が発生していることが分かる。従って、監視者は表示手
段４の表示状態を観察するだけで障害の発生箇所を特定
することができる。また、第１図に示す構成は、ソフト
ウェア的には、各プロセッサに表示要求を生成するため
のプログラムおよび前段のプロセッサからの表示要求を
監視するプログラムを搭載するだけでよく、また、ハー
ドウェア的にはプロセッサの間に適当な通信回線を設置
するだけでよいので、コストもかからないものである。
以上、本発明の１実施例を説明したが、本発明は上記実
施例に限定されるものではなく、種々の変形が可能であ
る。例えば、表示手段は７セグメントの表示装置とした
が、ＣＲＴ、 液晶表示装置等の周知の表示装置を使
用することができ、特に、文字表示を行える表示装置を
使用した場合には、例えば、 「全て正常です。」、「
第１のプロセッサに障害が発生しています。」等の表示
を行うことができるので、分かりやすい表示を行うこと
が可能である。また、７セグメントの表示装置を使用し
た場合でも、その表示態様は第２図に示したものに限ら
ず、任意に定めることができることはいうまでもない。
施例に限定されるものではなく、種々の変形が可能であ
る。例えば、表示手段は７セグメントの表示装置とした
が、ＣＲＴ、 液晶表示装置等の周知の表示装置を使
用することができ、特に、文字表示を行える表示装置を
使用した場合には、例えば、 「全て正常です。」、「
第１のプロセッサに障害が発生しています。」等の表示
を行うことができるので、分かりやすい表示を行うこと
が可能である。また、７セグメントの表示装置を使用し
た場合でも、その表示態様は第２図に示したものに限ら
ず、任意に定めることができることはいうまでもない。
また、第１図に示すマルチプロセッサシステムではプロ
セッサは２台しか使用されていないが、３台以上のプロ
セッサを接続することができることは当業者に明かであ
ろう。
セッサは２台しか使用されていないが、３台以上のプロ
セッサを接続することができることは当業者に明かであ
ろう。
第１図は本発明の１実施例の構成を示す図、第２図は表
示手段における表示態様の例を示す図、第３図は資源共
用型マルチプロセッサシステムを示す図、第４図は分散
処理型マルチプロセッサシステムを示す図である。 １・・・第１のプロセッサ、 ２・・・第２のプロセッサ、 ３・・・表示コントローラ、 ７・・・信号線。 ４・・・表示手段、 ５． ６、 出
示手段における表示態様の例を示す図、第３図は資源共
用型マルチプロセッサシステムを示す図、第４図は分散
処理型マルチプロセッサシステムを示す図である。 １・・・第１のプロセッサ、 ２・・・第２のプロセッサ、 ３・・・表示コントローラ、 ７・・・信号線。 ４・・・表示手段、 ５． ６、 出
Claims (2)
- （１）複数のプロセッサが独立してまたは共同して処理
を行うマルチプロセッサシステムにおいて、各プロセッ
サは所定の時間間隔で順次表示要求を伝送するようにな
されていることを特徴とするマルチプロセッサシステム
。 - （２）各プロセッサは通信回線で接続され、前段のプロ
セッサから所定の時間内に表示要求を受信した場合には
その表示要求を、受信しない場合には自己の表示要求を
次段のプロセッサに伝送することを特徴とする請求項１
記載のマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14065789A JPH036655A (ja) | 1989-06-02 | 1989-06-02 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14065789A JPH036655A (ja) | 1989-06-02 | 1989-06-02 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036655A true JPH036655A (ja) | 1991-01-14 |
Family
ID=15273740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14065789A Pending JPH036655A (ja) | 1989-06-02 | 1989-06-02 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036655A (ja) |
-
1989
- 1989-06-02 JP JP14065789A patent/JPH036655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255367A (en) | Fault tolerant, synchronized twin computer system with error checking of I/O communication | |
| US4916704A (en) | Interface of non-fault tolerant components to fault tolerant system | |
| US5099485A (en) | Fault tolerant computer systems with fault isolation and repair | |
| US4894828A (en) | Multiple sup swap mechanism | |
| US4634110A (en) | Fault detection and redundancy management system | |
| EP0306209B1 (en) | Dual rail processors with error checking at single rail interfaces | |
| US5249187A (en) | Dual rail processors with error checking on I/O reads | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| US5765034A (en) | Fencing system for standard interfaces for storage devices | |
| CN1148215A (zh) | 分散系统和多处理机系统 | |
| JPH036655A (ja) | マルチプロセッサシステム | |
| US7243257B2 (en) | Computer system for preventing inter-node fault propagation | |
| US5398233A (en) | Method of resetting coupled modules and system using the method | |
| JPS6112580B2 (ja) | ||
| JP2600614B2 (ja) | 障害情報収集可能な交換システム | |
| EP0510679A2 (en) | Fault information gathering system for peripheral controllers in a computer system | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JP3318926B2 (ja) | 時刻同期方式 | |
| JPH04219831A (ja) | コンピュータ間共用装置の診断方式 | |
| JP2876676B2 (ja) | プロセッサ間通信制御方法 | |
| JP2729184B2 (ja) | 複数のデータ処理装置を用いた制御装置における出力同期方法 | |
| JPS5870670A (ja) | 二重系の交換機の障害情報転送方式 | |
| GB2217551A (en) | Electronic system for packet switching | |
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JPH02129729A (ja) | データ処理装置 |