JPH036672B2 - - Google Patents
Info
- Publication number
- JPH036672B2 JPH036672B2 JP62095846A JP9584687A JPH036672B2 JP H036672 B2 JPH036672 B2 JP H036672B2 JP 62095846 A JP62095846 A JP 62095846A JP 9584687 A JP9584687 A JP 9584687A JP H036672 B2 JPH036672 B2 JP H036672B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity density
- gate
- conductivity type
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
- H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は、半導体デバイスの微細化高速化の極
限にあるデバイスであり、制御電極の静電誘導効
果によりカソード前面の電位分布を制御しトンネ
ル注入電流を制御するサイリスタに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thyristor, which is a device at the limit of miniaturization and speeding up of semiconductor devices, and which controls the potential distribution in front of the cathode by the electrostatic induction effect of the control electrode and controls the tunnel injection current. .
従来、キヤリアの注入量制御を動作原理とする
サイリスタには、pnpn構造のサイリスタと静電
誘導サイリスタ(以下SIサイリスタと称す)があ
る。pnpn型サイリスタでは、制御電極であるベ
ース電極の電圧でベースの電位をベース抵抗を介
して制御し、カソードから流れ込む少数キヤリア
の量を制御している。一方、SIサイリスタでは、
電流の流れるチヤンネル領域は殆んどもしくは完
全に空乏化し、制御電極であるゲート電極の電圧
でチヤンネル電位を容量結合で制御し、カソード
領域からのキヤリアの注入量を制御している。い
ずれのサイリスタにおいても、電位障壁を熱エネ
ルギにより越えて流れる電流を制御しているわけ
である。従つて、それほど多くはないが、電位障
壁とカソードの間に、キヤリアの蓄積効果が存在
し、超高速動作時の速度制限の一つの要因になつ
ていた。 Conventionally, thyristors whose operating principle is carrier injection amount control include thyristors with a pnpn structure and electrostatic induction thyristors (hereinafter referred to as SI thyristors). In a pnpn type thyristor, the voltage of the base electrode, which is the control electrode, controls the potential of the base via the base resistor, thereby controlling the amount of minority carriers flowing from the cathode. On the other hand, in the SI thyristor,
The channel region through which current flows is almost or completely depleted, and the channel potential is controlled by capacitive coupling with the voltage of the gate electrode, which is a control electrode, thereby controlling the amount of carriers injected from the cathode region. In any thyristor, the current flowing across the potential barrier is controlled by thermal energy. Therefore, although not so much, there is a carrier accumulation effect between the potential barrier and the cathode, which is one of the factors that limits the speed during ultra-high-speed operation.
本発明の目的は、こうしたキヤリアの蓄積効果
を殆んど完全に除去し、極めて高速で動作するサ
イリスタを提供することである。 The object of the invention is to provide a thyristor which almost completely eliminates these carrier accumulation effects and which operates at extremely high speeds.
以下図面を参照しながら本発明を詳細に説明す
る。 The present invention will be described in detail below with reference to the drawings.
まずp+n接合ダイオードに逆バイアスを加えた
場合のトンネル電流について述べる。直接遷移型
トンネル電流密度の式は次式で与えられる。 First, we will discuss the tunnel current when reverse bias is applied to a p + n junction diode. The expression for direct transition type tunnel current density is given by the following equation.
ただし、q:単位電荷、m*:有効質量、h=
h/2π:プランク定数を2πで除したもの、εg:バ
ンドキヤツプ、Va:印加電圧、及びEはp+n接合
の最大電界で、
E={2qND(Va+Vbi)/εs}1/2 ……(2)
で与えられる。ここで、ND:n領域の不純物密
度、εs:半導体の誘電率、Vbi:p+n接合の拡
散電位である。式(1)、(2)で与えられるp+n接合
の逆方向トンネル電流密度の逆方向印加電圧Va
依存性を第1図に示す。 However, q: unit charge, m * : effective mass, h=
h/2π: Planck's constant divided by 2π, ε g : band cap, V a : applied voltage, and E is the maximum electric field of the p + n junction, E = {2qN D (V a +V bi )/ε s } 1/2 ...(2) is given. Here, N D is the impurity density in the n region, ε s is the dielectric constant of the semiconductor, and V bi is the diffusion potential of the p+n junction. The reverse applied voltage V a of the reverse tunnel current density of the p+n junction given by equations (1) and (2)
The dependence is shown in Figure 1.
第1図は、半導体材料をGaAsとして計算した
結果である。従つて、εq=1.43eV、εs=10.9εpで
ある。εpは真空の誘電率である。 FIG. 1 shows the results of calculations using GaAs as the semiconductor material. Therefore, ε q =1.43eV, ε s =10.9ε p . ε p is the permittivity of vacuum.
m*=(1/me*+1/mlh*)-1
であり、m*=0.068mp、mlh*=0.12mpである。
mpは自由電子の質量である。第1図には、電流
密度が実線で、電界強度が点線で示されている。
Nは、n領域の不純物密度である。Nが大きくな
るにつれ空乏層幅が狭くなり、電界Eが大きくな
るから、電流密度は大きくなる。例えば、N=3
×1018cm-3では電圧1Vで3×103A/cm2の電流密
度が得られる。 m * =(1/me * +1/mlh * ) -1 , m * =0.068m p , mlh * =0.12m p .
m p is the mass of the free electron. In FIG. 1, the current density is shown as a solid line and the electric field strength is shown as a dotted line.
N is the impurity density in the n region. As N becomes larger, the depletion layer width becomes narrower and the electric field E becomes larger, so that the current density becomes larger. For example, N=3
At ×10 18 cm -3 , a current density of 3 × 10 3 A/cm 2 can be obtained at a voltage of 1V.
第1図のように得られるトンネル電流を、制御
電極であるゲートとアノード電圧で制御する構造
にしたものが本発明のサイリスタである。 The thyristor of the present invention has a structure in which the tunnel current obtained as shown in FIG. 1 is controlled by the gate and anode voltages, which are control electrodes.
第2図に本発明のサイリスタの断面構造を示
す。p++領域11はカソード領域、p+領域14はアノ
ード領域、p+領域21はゲート領域、21′はゲート
電極で電流通路となるn+領域12とn領域13の電
位分布を制御している。16は絶縁物、11′はカ
ソード電極、14′はアノード電極である。各領域
の不純物密度は、ゲート・ゲート間隔にもよる
が、p++カソード領域11:5×1019〜1×1021cm
-3、n+12:5×1017〜1×1019cm-3、n13:1×
1014〜1×1017cm-3、p+14:1×1018〜5×1020cm
-3、p+21:1018〜5×1020cm-3である。n+12、n13
各領域の不純物密度は、ゲート・ゲート間隔が短
いほど、またカソード・アノード間隔が短いほど
高くする。ゲート・ゲート間隔は例えば2μm以
下から1000Å程度、カソード・アノード間隔は例
えば、超高速用は1000Åから2〜3μm程度でも
つと厚くしてもよい。ゲートに逆方向電圧を印加
して、遮断状態を実現し、ゲート零電位もしくは
順方向に振り込むことによつて導通状態を実現す
る。アノードに正電圧を印加した状態のカソー
ド・アノード方向の電位分布を第3図に示す。a
はゲートにも正電圧を加えて導通状態になつたと
きの電位分布、bはゲートを零電位(カソードも
同電位)あるいは負電位としたときの遮断状態で
の電位分布である。aでは、ゲートに正電圧が加
わつているためソース前面の電位の勾配が急峻に
なつており、bではゲート電圧により、よりゆる
やかになつている。この勾配から決まる電界Eが
aでは大きいからトンネル電流が流れ、bではE
が小さいからトンネル電流が流れない。第3図に
示すように電流通路となるチヤンネルの電位分布
がゲート・カソード間、ゲート・アノード間容量
結合すなわち静電誘導効果により制御され、カソ
ードからのトンネル電流が制御されることから、
本発明のサイリスタハ、静電誘導トンネルサイリ
スタ(Static Induced Tunnel Thyristor:
SITT)と呼ばれる。トンネル電流を多く流そう
とすればn+12領域の不純物密度は高い方がよく、
またその厚さは薄い方がよい。例えば厚さは0.2μ
mから0.03μmといつたようにである。n+12領域
の厚さが薄くなつたときには、ゲート・ゲート間
隔も狭くする必要がある。チヤンネル全面をより
有効に制御して電流を流すようにするためであ
る。例えば、1μmから0.1μmといつたようにであ
る。 FIG. 2 shows the cross-sectional structure of the thyristor of the present invention. P ++ region 11 is a cathode region, p + region 14 is an anode region, p + region 21 is a gate region, and 21' is a gate electrode, which controls the potential distribution of n + region 12 and n region 13, which serve as current paths. There is. 16 is an insulator, 11' is a cathode electrode, and 14' is an anode electrode. The impurity density of each region depends on the gate-to-gate spacing, but p ++ cathode region 11: 5 × 10 19 to 1 × 10 21 cm
-3 , n + 12: 5 × 10 17 ~ 1 × 10 19 cm -3 , n13: 1 ×
10 14 ~ 1 x 10 17 cm -3 , p + 14: 1 x 10 18 - 5 x 10 20 cm
-3 , p + 21: 10 18 to 5×10 20 cm -3 . n + 12, n13
The impurity density in each region is made higher as the gate-to-gate interval is shorter and as the cathode-anode interval is shorter. The gate-to-gate spacing may be, for example, from 2 μm or less to about 1000 Å, and the cathode-anode spacing may be thicker, for example, from 1000 Å to about 2 to 3 μm for ultrahigh speed applications. A cut-off state is achieved by applying a reverse voltage to the gate, and a conductive state is achieved by applying a zero potential to the gate or forward voltage. FIG. 3 shows the potential distribution in the cathode-anode direction with a positive voltage applied to the anode. a
is the potential distribution when a positive voltage is also applied to the gate to make it conductive, and b is the potential distribution when the gate is at zero potential (the cathode is at the same potential) or negative potential when it is cut off. In case a, a positive voltage is applied to the gate, so the potential gradient in front of the source becomes steep, and in case b, it becomes more gradual due to the gate voltage. The electric field E determined by this gradient is large at a, so a tunnel current flows, and at b, E
is small, so no tunnel current flows. As shown in Figure 3, the potential distribution of the channel, which is a current path, is controlled by capacitive coupling between the gate and cathode and between the gate and anode, that is, the electrostatic induction effect, and the tunnel current from the cathode is controlled.
Thyristor of the present invention, Static Induced Tunnel Thyristor:
SITT). If you want a large amount of tunnel current to flow, the higher the impurity density in the n + 12 region, the better.
Also, the thinner the thickness, the better. For example, the thickness is 0.2μ
It is 0.03 μm from m. When the thickness of the n + 12 region becomes thinner, the gate-to-gate spacing also needs to be narrowed. This is to more effectively control the entire surface of the channel to allow current to flow. For example, from 1 μm to 0.1 μm.
ゲートは接合ゲート型だけでなく、絶縁ゲー
ト、シヨツトキゲートでも本発明のサイリスタは
構成できる。 The thyristor of the present invention can be constructed not only of a junction gate type but also of an insulated gate and a shot gate type.
これまで、カソード領域・アノード領域が同導
電型の高不純物密度領域で構成された構造のサイ
リスタで説明してきたが、カソード・アノードが
逆導電型の高不純物密度流域で構成される場合に
も、本発明の趣旨を生かしたサイリスタは形成で
きる。 So far, we have explained a thyristor with a structure in which the cathode region and anode region are composed of high impurity density regions of the same conductivity type, but when the cathode region and anode region are composed of high impurity density regions of opposite conductivity type, A thyristor that takes advantage of the spirit of the present invention can be formed.
これまでは、トンネル注入を制御するゲート電
極は基本的に1つのものを説明してきた。もちろ
ん、分割されたゲートも含まれてはいる。トンネ
ル注入制御ゲート電極を複数個設けて、制御電圧
を加えるゲートを選ぶことによつて機能を持つた
動作を行なわせることができる。 So far, we have basically explained one gate electrode that controls tunnel injection. Of course, it also includes divided gates. By providing a plurality of tunnel injection control gate electrodes and selecting the gate to which a control voltage is applied, a functional operation can be performed.
カソードからトンネル注入された電子が、アノ
ードまでの走行領域をドリフトで走行する場合
と、殆んど散乱を受けずに次第に加速されながら
走行する場合とがある。この両者が現れるのは、
電子が散乱を受ける平均自由行程と走行空間の距
離の関係で決まる。走行空間距離が自由行程にに
くらべて十分長ければ、ドリフト走行になる。そ
うでなければ初速度と電界により次第に加速され
る走行となる。SiにくらべてGaAsの自由行程は
数倍以上長いと言われている。したがつて、
GaAsの方が後者の電子の運動が現れ易い。 There are cases in which electrons tunnel-injected from the cathode travel in the travel region up to the anode by drifting, and cases in which they travel while being gradually accelerated with almost no scattering. Both of these appear
It is determined by the relationship between the mean free path through which electrons are scattered and the distance in the traveling space. If the traveling space distance is sufficiently long compared to the free path, the vehicle will drift. Otherwise, the vehicle will travel gradually at higher speeds due to the initial velocity and electric field. It is said that the free path of GaAs is several times longer than that of Si. Therefore,
The latter electron movement is more likely to appear in GaAs.
電子が散乱をあまり受けずに走行するようにな
ると電子の走行速度は速くなり、走行時間から決
まる上限周波数は極めて高くなる。 When electrons travel with less scattering, their traveling speed increases, and the upper limit frequency determined from the traveling time becomes extremely high.
これまでの実施例では、トンネル注入を起すカ
ソードとカソードに直接隣接する領域の不純物密
度は空間的に一様であるように述べてきたが、必
ずしも一様である必要はない。トンネル注入を最
も強く起したい所の不純物密度を高くしてトンネ
ル注入効率を高くすることもできる。 In the embodiments so far, it has been described that the impurity density in the cathode where tunnel injection occurs and the region directly adjacent to the cathode is spatially uniform; however, it is not necessarily necessary that the impurity density be uniform. It is also possible to increase the tunnel injection efficiency by increasing the impurity density where the strongest tunnel injection is desired.
本発明の半導体デバイスがここで述べた実施例
に限定されないことはもちろんである。導電型を
反転した構造でもよいことはもちろんである。い
ずれにしても、カソードからキヤリアをトンネル
注入で注入させ、その注入量をゲート電圧及びア
ノード電圧の静電誘導効果で制御する構造の半導
体デバイスであればよい。トンネル注入を効率よ
く起すには、不純物密度は高い方がよい。しかも
その領域を空乏化して容量結合で電位分布制御し
ようというのであるから、本発明の半導体デバイ
スは、本質的に微細化されたデバイスである。個
別デバイスはもとより超高密度超高速集積回路に
最適である。デバイスの寸法が小さくなればなる
ほど有効である。しかも、高不純物密度領域から
直接トンネルでキヤリアを注入させているから、
カソード近傍のキヤリアの蓄積効果が極めて少な
く高速動作に極めて適する。 It goes without saying that the semiconductor device of the present invention is not limited to the embodiments described here. Of course, a structure in which the conductivity type is reversed may also be used. In any case, any semiconductor device may be used as long as it has a structure in which carriers are injected from the cathode by tunnel injection and the amount of injection is controlled by the electrostatic induction effect of the gate voltage and the anode voltage. In order to efficiently cause tunnel injection, the impurity density should be high. Moreover, the semiconductor device of the present invention is essentially a miniaturized device because this region is depleted and the potential distribution is controlled by capacitive coupling. It is ideal for not only individual devices but also ultra-high-density, ultra-high-speed integrated circuits. The smaller the dimensions of the device, the more effective it is. Moreover, since carriers are directly injected through tunnels from the high impurity density region,
The effect of carrier accumulation near the cathode is extremely small, making it extremely suitable for high-speed operation.
ここでは、カソード領域を高不純物密度領域で
形成した例を示したが、カソードを金属やシリサ
イドにして、シヨツトキ接合にして、シヨツトキ
接合前面の電位勾配を急峻にしてトンネル注入を
起こせることももちろんである。 Here, we have shown an example in which the cathode region is formed in a high impurity density region, but of course it is also possible to make the cathode a metal or silicide, create a shot junction, and create a steep potential gradient in front of the shot junction to cause tunnel injection. be.
本発明の半導体デバイスは、従来公知の製造技
術で作ることができる。 The semiconductor device of the present invention can be manufactured using conventionally known manufacturing techniques.
第1図は半導体材料をGaAsとして計算した結
果、第2図は本発明の実施例を示す断面図、第3
図はカソード・アノード方向の電位分布で、aは
導通状態、bは遮断状態である。
Figure 1 shows the results of calculations using GaAs as the semiconductor material, Figure 2 is a cross-sectional view showing an embodiment of the present invention, and Figure 3
The figure shows the potential distribution in the cathode-anode direction, where a indicates a conductive state and b indicates a blocked state.
Claims (1)
型半導体の一主表面にチヤンネルとなる低不純物
密度及び高不純物密度の第2導電型の反対導電型
の第1導電型半導体、前記チヤンネルの高不純物
密度の第1導電型半導体領域に接してカソード領
域となる高不純物密度の第2導電型の半導体領域
を設け、カソード領域よりチヤンネルの低不純物
密度領域まで凸形に切り込んだ両側壁に制御領域
を設け、前記カソード領域と前記チヤンネルの高
不純物密度領域で生起するトンネル注入電流を制
御するトンネル注入制御サイリスタ。 2 前記制御電極を絶縁型ゲートとしたことを特
徴とする前記特許請求の範囲第1項記載のトンネ
ル注入制御サイリスタ。 3 前記制御電極を接合型ゲートとしたことを特
徴とする前記特許請求の範囲第1項記載のトンネ
ル注入制御サイリスタ。 4 前記制御電極をシヨツトキーゲートとしたこ
とを特徴とする前記特許請求の範囲第1項記載の
トンネル注入制御サイリスタ。 5 前記制御電極を複数個設けたことを特徴とす
る前記特許請求の範囲第1項乃至第4項のいずれ
か一項に記載のトンネル注入制御サイリスタ。[Scope of Claims] 1. A first conductivity type semiconductor having a low impurity density and a high impurity density and having a conductivity type opposite to the second conductivity type and serving as a channel on one main surface of a second conductivity type semiconductor having a high impurity density and serving as an anode region. , a semiconductor region of a second conductivity type with a high impurity density is provided as a cathode region in contact with a semiconductor region of a first conductivity type with a high impurity density of the channel, and a semiconductor region of a second conductivity type with a high impurity density is cut in a convex shape from the cathode region to a low impurity density region of the channel. A tunnel injection control thyristor that includes control regions on both side walls and controls tunnel injection current generated in the cathode region and the high impurity density region of the channel. 2. The tunnel injection control thyristor according to claim 1, wherein the control electrode is an insulated gate. 3. The tunnel injection control thyristor according to claim 1, wherein the control electrode is a junction type gate. 4. The tunnel injection control thyristor according to claim 1, wherein the control electrode is a shot key gate. 5. The tunnel injection control thyristor according to any one of claims 1 to 4, characterized in that a plurality of the control electrodes are provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095846A JPS62252970A (en) | 1987-04-18 | 1987-04-18 | tunnel injection control thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095846A JPS62252970A (en) | 1987-04-18 | 1987-04-18 | tunnel injection control thyristor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55151849A Division JPS5775464A (en) | 1980-10-28 | 1980-10-28 | Semiconductor device controlled by tunnel injection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62252970A JPS62252970A (en) | 1987-11-04 |
| JPH036672B2 true JPH036672B2 (en) | 1991-01-30 |
Family
ID=14148738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095846A Granted JPS62252970A (en) | 1987-04-18 | 1987-04-18 | tunnel injection control thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62252970A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5357769A (en) * | 1976-11-04 | 1978-05-25 | Mitsubishi Electric Corp | Electrostatic induction transistor |
-
1987
- 1987-04-18 JP JP62095846A patent/JPS62252970A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62252970A (en) | 1987-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135508B2 (en) | ||
| US20250393228A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10985268B2 (en) | Semiconductor device | |
| JP2001308327A (en) | Insulated gate type semiconductor device | |
| JPH036672B2 (en) | ||
| CN110931555B (en) | Semiconductor device | |
| JPH0454394B2 (en) | ||
| JP3977518B2 (en) | Static induction semiconductor device | |
| JPH046111B2 (en) | ||
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPH1168107A (en) | MOS control type power semiconductor element | |
| JP2604175B2 (en) | High-speed switching thyristor | |
| JP2549916B2 (en) | Tunnel injection type transit time effect three-terminal semiconductor device | |
| JPS639386B2 (en) | ||
| JP2559237B2 (en) | Semiconductor switching element | |
| JP2004006602A (en) | Semiconductor device | |
| JP3171911B2 (en) | Power semiconductor device | |
| JP3288878B2 (en) | Semiconductor device | |
| JP2589062B2 (en) | Thermionic emission type electrostatic induction thyristor | |
| JP2604176B2 (en) | Semiconductor switching element | |
| JP2026500559A (en) | Semiconductor devices and methods for producing semiconductor devices - Patents.com | |
| JP2511501B2 (en) | Field effect electrostatic induction thyristor | |
| JPS6194363A (en) | semiconductor equipment | |
| JPS62247567A (en) | Electrostatic induction thyristor | |
| JP2729620B2 (en) | Semiconductor switching element |