JPH0366857B2 - - Google Patents
Info
- Publication number
- JPH0366857B2 JPH0366857B2 JP17183081A JP17183081A JPH0366857B2 JP H0366857 B2 JPH0366857 B2 JP H0366857B2 JP 17183081 A JP17183081 A JP 17183081A JP 17183081 A JP17183081 A JP 17183081A JP H0366857 B2 JPH0366857 B2 JP H0366857B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- microprocessor
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/142—Compensating direct current components occurring during the demodulation and which are caused by mistuning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
この発明は、配電線を利用した信号伝送に使用
される信号受信回路に関するものである。
される信号受信回路に関するものである。
配電線を利用した伝送システムとしては、たと
えば第１図のようなものがある。第１図におい
て、１は配電用変電所に設置された主変圧器であ
り、この主変圧器１からの電力は高圧配電線２か
ら柱上変圧器４を経て低圧に降圧され、低圧配電
線５を通して需要家７に供給される。また、信号
の送受信は配電用変電所に設置された中央装置３
と上記、柱上変圧器４の近傍に設置された中継装
置６および上記需要家７の近傍に設置された端末
装置８の間で行なわれる。
えば第１図のようなものがある。第１図におい
て、１は配電用変電所に設置された主変圧器であ
り、この主変圧器１からの電力は高圧配電線２か
ら柱上変圧器４を経て低圧に降圧され、低圧配電
線５を通して需要家７に供給される。また、信号
の送受信は配電用変電所に設置された中央装置３
と上記、柱上変圧器４の近傍に設置された中継装
置６および上記需要家７の近傍に設置された端末
装置８の間で行なわれる。
このような信号伝送システムにおいて、中継装
置６より中央装置３に周波数偏移信号（以下FS
信号と称する）を送信する場合、中央装置３の信
号受信回路の一例としては第２図に示すようなも
のがある。
置６より中央装置３に周波数偏移信号（以下FS
信号と称する）を送信する場合、中央装置３の信
号受信回路の一例としては第２図に示すようなも
のがある。
第２図において、９は上記高圧配電線２上に設
けられたフイーダ変流器（以下フイーダCTと称
す）。１０は上記フイーダCT９の出力を後段回路
の適正信号電圧に変換するための入力回路、１１
は上記FS信号帯域のみを通す帯域通過フイルタ
（以下、BPFと称す）、１２は増幅器、１３はFS
信号を復調する公知のFS復調回路である。
けられたフイーダ変流器（以下フイーダCTと称
す）。１０は上記フイーダCT９の出力を後段回路
の適正信号電圧に変換するための入力回路、１１
は上記FS信号帯域のみを通す帯域通過フイルタ
（以下、BPFと称す）、１２は増幅器、１３はFS
信号を復調する公知のFS復調回路である。
次に、その動作について説明する。中継装置６
より柱上変圧器４の低圧側に注入されたFS信号
は、柱上変圧器４を介して高圧配電線２へ伝達さ
れ、配電用変電所のフイーダCT９により検出さ
れる。このフイーダCT９で検出された信号は、
入力回路部１０により電子回路に適合した信号に
変換された後、BPF１１により商用電源周波数
50または60Hzの基本波及び高調波である雑音が除
去され、そして上記BPF１１からの出力は増幅
器１２で増幅された後、FS復調回路１３によつ
て復調される。
より柱上変圧器４の低圧側に注入されたFS信号
は、柱上変圧器４を介して高圧配電線２へ伝達さ
れ、配電用変電所のフイーダCT９により検出さ
れる。このフイーダCT９で検出された信号は、
入力回路部１０により電子回路に適合した信号に
変換された後、BPF１１により商用電源周波数
50または60Hzの基本波及び高調波である雑音が除
去され、そして上記BPF１１からの出力は増幅
器１２で増幅された後、FS復調回路１３によつ
て復調される。
上記のような配電線を信号信送路として使用す
る信号伝送システムにおいては配電線路の特性に
より中継装置６で注入された信号の大きさと、中
央装置３で受信された信号の大きさの比、すなわ
ち信号伝送比が周波数によつて大きく異なること
がある。つまり、FS信号の信号波の周波数をfL，
fHとすると、信号注入側でのfLとfHの信号の大き
さが等しくても、受信側でのfLとfHの大きさが大
きく異なるという現象が生じる。したがつて第２
図に示すような従来の信号受信回路では、BPF
１１の入力信号としてのfLとfHの振幅の大きさに
アンバランスが生じると、BPF１１の出力では
振幅の大きな周波数成分の継続時間は長くなり、
振幅の小さな周波数成分の継続時間が短くなる。
このFS信号を復調すると信号の時間幅が発信元
の波形と異なり、復調歪みが生じ、このために符
号誤りを発生するという欠点があつた。
る信号伝送システムにおいては配電線路の特性に
より中継装置６で注入された信号の大きさと、中
央装置３で受信された信号の大きさの比、すなわ
ち信号伝送比が周波数によつて大きく異なること
がある。つまり、FS信号の信号波の周波数をfL，
fHとすると、信号注入側でのfLとfHの信号の大き
さが等しくても、受信側でのfLとfHの大きさが大
きく異なるという現象が生じる。したがつて第２
図に示すような従来の信号受信回路では、BPF
１１の入力信号としてのfLとfHの振幅の大きさに
アンバランスが生じると、BPF１１の出力では
振幅の大きな周波数成分の継続時間は長くなり、
振幅の小さな周波数成分の継続時間が短くなる。
このFS信号を復調すると信号の時間幅が発信元
の波形と異なり、復調歪みが生じ、このために符
号誤りを発生するという欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、受信信号のアンバ
ランスを補正し復調歪のない出力を得ることので
きる信号受信回路を提供することを目的としてい
る。
去するためになされたもので、受信信号のアンバ
ランスを補正し復調歪のない出力を得ることので
きる信号受信回路を提供することを目的としてい
る。
以下、この発明の一実施例を第３図に沿つて説
明する。第３図において、１４はBPF１１およ
び増幅器１２の段間に挿入された受信信号のアン
バランスを補正する補正回路、１５は上記BPF
１１の交流出力を直流に変換するAC／DC変換回
路、１６は上記AC／DC変換回路１５の出力によ
り受信信号の有無を判断する信号検出回路、１７
は上記AC／DC変換回路１５の出力をデジタル化
するアナログ、デジタル変換回路（以下Ａ／Ｄ変
換回路と称する）、１８はアンバランス補正の制
御を行うマイクロプロセツサである。
明する。第３図において、１４はBPF１１およ
び増幅器１２の段間に挿入された受信信号のアン
バランスを補正する補正回路、１５は上記BPF
１１の交流出力を直流に変換するAC／DC変換回
路、１６は上記AC／DC変換回路１５の出力によ
り受信信号の有無を判断する信号検出回路、１７
は上記AC／DC変換回路１５の出力をデジタル化
するアナログ、デジタル変換回路（以下Ａ／Ｄ変
換回路と称する）、１８はアンバランス補正の制
御を行うマイクロプロセツサである。
次に、その動作について説明をする。中継装置
６からのFSデータ信号は第４図に示すようにデ
ータ信号Ａの前にfHおよびfLからなる一定時限の
アンバランスレベル検出用の検出信号Ｂが付加さ
れているので、中継装置６から信号が送信される
と中央装置３はデータ信号に先立つて上記検出信
号Ｂを受信する。この検出信号ＢはまずBPF１
１により雑音成分を除去され、AC／DC変換回路
１５に入力される。そして、AC／DC変換回路１
５は交流であつた検出信号を入力に比例した直流
に変換し、信号検出回路１６に出力する。この信
号検出回路１６は上記AC／DC変換回路１５の出
力が一定値以上になつた時、出力を発生するよう
に設定され、この設定値は中継装置６からの受信
信号レベルよりも低目に設定されている。このた
め、中継装置６から信号が送信されていない待機
状態においては上記信号検出回路１６は出力を発
生しない。このようにして中継装置６からの検出
信号が受信されると、上記信号検出回路１６は出
力を発生し、その出力はマイクロプロセツサ１８
に起動信号として伝達されることになり、この起
動信号によりマイクロプロセツサ１８はアンバラ
ンス補正動作することになる。その動作は次のよ
うにして行なわれる。つまり、上記信号検出回路
１６による起動信号が発生するとマイクロプロセ
ツサ１８は上記Ａ／Ｄ変換回路１７により第４図
に示す検出信号ＢのfH信号の大きさを計測し、且
つ記憶する。続いて第４図に示す検出信号ＢのfL
信号が受信されるとFS復調回路１３の出力が反
転する。この反転信号はマイクロプロセツサ１８
に伝達され、マイクロプロセツサ１８はfL信号の
大きさをfH信号のときと同様の方法で計測し、且
つ記憶する。マイクロプロセツサ１８は記憶した
fH，fL両信号の比を、演算し、この演算結果に応
じてアンバランス補正回路１４に制御出力を発生
する。アンバランス補正回路１４は第５図ａの様
に構成されており、１４ａ〜１４ｄはそれぞれ第
５図ｂの様な特性をもつたフイルタにより構成さ
れている。また１４ｅは上記マイクロプロセツサ
１８により制御される切換スイツチで、常時は図
示状態に位置しておつて、上記マイクロプロセツ
サ１８からの制御出力によつて制御出力に応じた
位置に切換る。例えばfH：fLの比が１：３になつ
たとき、上記マイクロプロセツサ１８はフイルタ
１４ａを選択する出力を発生する。これにより
１：３のアンバランスしたFS信号Ａは１：１の
バランスした信号となつて、増幅器１２を介して
FS復調回路１３に印加され、正常な復調を行う。
そして、FS信号がすべて終了すると、信号検出
回路１６の出力は無出力となり、マイクロプロセ
ツサ１８は切換スイツチ１４ｅをもとの位置にも
どすことになる。
６からのFSデータ信号は第４図に示すようにデ
ータ信号Ａの前にfHおよびfLからなる一定時限の
アンバランスレベル検出用の検出信号Ｂが付加さ
れているので、中継装置６から信号が送信される
と中央装置３はデータ信号に先立つて上記検出信
号Ｂを受信する。この検出信号ＢはまずBPF１
１により雑音成分を除去され、AC／DC変換回路
１５に入力される。そして、AC／DC変換回路１
５は交流であつた検出信号を入力に比例した直流
に変換し、信号検出回路１６に出力する。この信
号検出回路１６は上記AC／DC変換回路１５の出
力が一定値以上になつた時、出力を発生するよう
に設定され、この設定値は中継装置６からの受信
信号レベルよりも低目に設定されている。このた
め、中継装置６から信号が送信されていない待機
状態においては上記信号検出回路１６は出力を発
生しない。このようにして中継装置６からの検出
信号が受信されると、上記信号検出回路１６は出
力を発生し、その出力はマイクロプロセツサ１８
に起動信号として伝達されることになり、この起
動信号によりマイクロプロセツサ１８はアンバラ
ンス補正動作することになる。その動作は次のよ
うにして行なわれる。つまり、上記信号検出回路
１６による起動信号が発生するとマイクロプロセ
ツサ１８は上記Ａ／Ｄ変換回路１７により第４図
に示す検出信号ＢのfH信号の大きさを計測し、且
つ記憶する。続いて第４図に示す検出信号ＢのfL
信号が受信されるとFS復調回路１３の出力が反
転する。この反転信号はマイクロプロセツサ１８
に伝達され、マイクロプロセツサ１８はfL信号の
大きさをfH信号のときと同様の方法で計測し、且
つ記憶する。マイクロプロセツサ１８は記憶した
fH，fL両信号の比を、演算し、この演算結果に応
じてアンバランス補正回路１４に制御出力を発生
する。アンバランス補正回路１４は第５図ａの様
に構成されており、１４ａ〜１４ｄはそれぞれ第
５図ｂの様な特性をもつたフイルタにより構成さ
れている。また１４ｅは上記マイクロプロセツサ
１８により制御される切換スイツチで、常時は図
示状態に位置しておつて、上記マイクロプロセツ
サ１８からの制御出力によつて制御出力に応じた
位置に切換る。例えばfH：fLの比が１：３になつ
たとき、上記マイクロプロセツサ１８はフイルタ
１４ａを選択する出力を発生する。これにより
１：３のアンバランスしたFS信号Ａは１：１の
バランスした信号となつて、増幅器１２を介して
FS復調回路１３に印加され、正常な復調を行う。
そして、FS信号がすべて終了すると、信号検出
回路１６の出力は無出力となり、マイクロプロセ
ツサ１８は切換スイツチ１４ｅをもとの位置にも
どすことになる。
なお、上記実施例では検出信号の測定をＡ／Ｄ
変換回路１７及びマイクロプロセツサ１８を使用
したが、積分回路と乗算回路の構成などの様に、
信号レベルの測定と演算ができる回路でも良い。
また第５図におけるアンバランス補正用フイルタ
１４ａ〜１４ｄはfL：fHが１：２，１：３，２：
１，３：１になつているが、これは配電線路の状
況によつて１：４，１：５…１：ｎまで増しても
良く、しかも１：2.5などの細かい制御のできる
ものを設けても良い。更にまた、第５図に示す補
正回路はフイルタを並列に並べ切換える方式であ
るが、フイルタ回路を構成する抵抗やコンデンサ
の値を直接切換えてもよい。そしてまた上記実施
例では、中継装置６から中央装置３へ信号を送信
する場合について示したが、配電線を利用した伝
送システム内においてFS信号を利用する時は、
どの様な場合でもこの信号受信回路は使用できる
ものである。
変換回路１７及びマイクロプロセツサ１８を使用
したが、積分回路と乗算回路の構成などの様に、
信号レベルの測定と演算ができる回路でも良い。
また第５図におけるアンバランス補正用フイルタ
１４ａ〜１４ｄはfL：fHが１：２，１：３，２：
１，３：１になつているが、これは配電線路の状
況によつて１：４，１：５…１：ｎまで増しても
良く、しかも１：2.5などの細かい制御のできる
ものを設けても良い。更にまた、第５図に示す補
正回路はフイルタを並列に並べ切換える方式であ
るが、フイルタ回路を構成する抵抗やコンデンサ
の値を直接切換えてもよい。そしてまた上記実施
例では、中継装置６から中央装置３へ信号を送信
する場合について示したが、配電線を利用した伝
送システム内においてFS信号を利用する時は、
どの様な場合でもこの信号受信回路は使用できる
ものである。
以上のように、この発明によればFSデータ信
号の前段に設けられた２周波による検出信号のレ
ベルを測定し、その比によつて逆特性出力のフイ
ルタを選択してFSデータ信号のアンバランスを
補正し、正常な復調信号を得るものであり、復調
における符号誤り率を大幅に減少できる効果を奏
し得るものである。
号の前段に設けられた２周波による検出信号のレ
ベルを測定し、その比によつて逆特性出力のフイ
ルタを選択してFSデータ信号のアンバランスを
補正し、正常な復調信号を得るものであり、復調
における符号誤り率を大幅に減少できる効果を奏
し得るものである。
第１図は配電線を利用した従来の伝送システム
の一例を示すブロツク図、第２図は従来の伝送シ
ステムにおける信号受信回路を示すブロツク図、
第３図はこの発明における信号受信回路の一実施
例を示すブロツク図、第４図はこの発明において
使用される信号フオーマツトを示す説明図、第５
図はこの発明の信号受信回路におけるアンバラン
ス補正回路を示すブロツク図である。 図中、Ａ……データ信号、Ｂ……検出信号、１
１……帯域通過フイルタ、１３……FS復調回路、
１４……アンバランス補正回路、１５……AC／
DC変換回路、１６……信号検出回路、１７……
Ａ／Ｄ変換回路、１８……マイクロプロセツサ。
なお、図中、同一符号は同一、又は相当部分を示
す。
の一例を示すブロツク図、第２図は従来の伝送シ
ステムにおける信号受信回路を示すブロツク図、
第３図はこの発明における信号受信回路の一実施
例を示すブロツク図、第４図はこの発明において
使用される信号フオーマツトを示す説明図、第５
図はこの発明の信号受信回路におけるアンバラン
ス補正回路を示すブロツク図である。 図中、Ａ……データ信号、Ｂ……検出信号、１
１……帯域通過フイルタ、１３……FS復調回路、
１４……アンバランス補正回路、１５……AC／
DC変換回路、１６……信号検出回路、１７……
Ａ／Ｄ変換回路、１８……マイクロプロセツサ。
なお、図中、同一符号は同一、又は相当部分を示
す。
Claims (1)
- 【特許請求の範囲】 １ FS信号の両信号周波数からなる一定時限の
検出信号をデータ信号の前段に付加したFSデー
タ信号を受信するものにおいて、上記検出信号の
レベルを測定する測定回路と、この測定回路の測
定結果に基づいて両信号の比を演算する演算回路
と、この演算結果により上記FSデータ信号を一
定レベルに補正する補正回路とを備えたことを特
徴とする信号受信回路。 ２ 上記補正回路に増幅器を介して接続された
FS復調回路を備えたことを特徴とする特許請求
の範囲第１項記載の信号受信回路。 ３ 上記補正回路は逆特性フイルタで構成したこ
とを特徴とする特許請求の範囲第１項若しくは第
２項記載の信号受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17183081A JPS5873247A (ja) | 1981-10-27 | 1981-10-27 | 信号受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17183081A JPS5873247A (ja) | 1981-10-27 | 1981-10-27 | 信号受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5873247A JPS5873247A (ja) | 1983-05-02 |
| JPH0366857B2 true JPH0366857B2 (ja) | 1991-10-18 |
Family
ID=15930527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17183081A Granted JPS5873247A (ja) | 1981-10-27 | 1981-10-27 | 信号受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873247A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208835A (en) * | 1990-09-24 | 1993-05-04 | In-Situ, Inc. | Automatic frequency control system and method for frequency-shift-key data transmission systems |
| WO2007026413A1 (ja) * | 2005-08-31 | 2007-03-08 | Mitsubishi Denki Kabushiki Kaisha | 電力線搬送通信モデム |
-
1981
- 1981-10-27 JP JP17183081A patent/JPS5873247A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5873247A (ja) | 1983-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4305132A (en) | Method to eliminate the noise at known frequency | |
| US4063164A (en) | Method and apparatus for detection of short circuits by phase monitoring traveling wave signals | |
| US3963963A (en) | Ground-fault detection system | |
| JPS57154919A (en) | Detecting system for high frequency faulty power level | |
| JPH0366857B2 (ja) | ||
| EP0111507A1 (fr) | Batteur fouets | |
| JPS6216683Y2 (ja) | ||
| CA1175107A (en) | Device for detecting faulty phases in a multi-phase electrical network | |
| US5729477A (en) | Method and apparatus for eliminating a disturbing component from a periodic signal, and application to an electronic capacitor voltage transformer | |
| JP2583758B2 (ja) | マルチパス妨害検出回路 | |
| JPS5510884A (en) | Method of detecting looseness of winding for electric apparatus | |
| US4103750A (en) | Method of and circuit for forming signals for damping control of an electrical measured-value indicator | |
| US5629647A (en) | Audio amplifier switching noise measuring method and device | |
| JP2823423B2 (ja) | 交流電流中の非対称成分による直流電流の測定装置 | |
| SU1532889A1 (ru) | Устройство дл измерени модул ций и ослаблени | |
| JPS6232684B2 (ja) | ||
| JP3194635B2 (ja) | 電路の絶縁又は接地抵抗監視装置及び信号印加方法 | |
| JP2727019B2 (ja) | ネットワークアナライザ | |
| JPH0668503B2 (ja) | 交流機の電流検出方式 | |
| JPS6116756Y2 (ja) | ||
| JP2543699B2 (ja) | 対地インピ―ダンスを補償した警報信号伝送方法 | |
| JP2768684B2 (ja) | Ｆｍステレオ受信機 | |
| JPH02177731A (ja) | 配電線搬送電流信号用受信装置 | |
| JP2600799B2 (ja) | 交流電動機の磁束検出装置 | |
| JPH01227528A (ja) | Ｆｍ受信機におけるパルス性雑音除去装置 |