JPH036693B2 - - Google Patents
Info
- Publication number
- JPH036693B2 JPH036693B2 JP59002982A JP298284A JPH036693B2 JP H036693 B2 JPH036693 B2 JP H036693B2 JP 59002982 A JP59002982 A JP 59002982A JP 298284 A JP298284 A JP 298284A JP H036693 B2 JPH036693 B2 JP H036693B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel
- circuit
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は相補型MIS電界効果型トランジスタ
（以下Ｃ−MISFETと略す。）によつて構成され、
入力電圧変動によるオフセツト電圧の発生を防ぐ
電圧比較回路に関するものである。
（以下Ｃ−MISFETと略す。）によつて構成され、
入力電圧変動によるオフセツト電圧の発生を防ぐ
電圧比較回路に関するものである。
従来例としてＣ−MISFETにより構成される
電圧比較回路の一例を第１図ａとｂに示す。第１
図ａはMISFET１〜４により構成される電圧比
較部と、MISFET６と７により構成されるイン
バータ部とに分けられる。入力電圧端子１０に電
圧V1、他の入力端子１１，１２電圧V2を入力す
る。一方の入力電圧V1の値V1(1)、V1(2)、V1(3)に
対して他の一方の入力電圧V2を可変にしたとき、
電圧比較部の出力反転特性を第２図に示す。入力
電圧V1の値がV1(1)→V1(2)→V1(3)と高くなるのに
ともない、出力反転電圧Voutの急峻な部分の電
圧幅は狭まつていく。これにともない次段インバ
ータのしきい値電圧VTHIが最適に設計されている
場合のしきい値電圧VTHIの値をVTHI(1)、入力電圧
V1の値がV1(3)のときにおいてミスマツチをおこ
す場合のしきい値電圧VTHIの値がVTH(2)である。
VTHI(2)の場合、オフセツト電圧がV2＝V1(3)にお
いて急に増加し回路動作不良をおこす。
電圧比較回路の一例を第１図ａとｂに示す。第１
図ａはMISFET１〜４により構成される電圧比
較部と、MISFET６と７により構成されるイン
バータ部とに分けられる。入力電圧端子１０に電
圧V1、他の入力端子１１，１２電圧V2を入力す
る。一方の入力電圧V1の値V1(1)、V1(2)、V1(3)に
対して他の一方の入力電圧V2を可変にしたとき、
電圧比較部の出力反転特性を第２図に示す。入力
電圧V1の値がV1(1)→V1(2)→V1(3)と高くなるのに
ともない、出力反転電圧Voutの急峻な部分の電
圧幅は狭まつていく。これにともない次段インバ
ータのしきい値電圧VTHIが最適に設計されている
場合のしきい値電圧VTHIの値をVTHI(1)、入力電圧
V1の値がV1(3)のときにおいてミスマツチをおこ
す場合のしきい値電圧VTHIの値がVTH(2)である。
VTHI(2)の場合、オフセツト電圧がV2＝V1(3)にお
いて急に増加し回路動作不良をおこす。
通常のCMISインバータを増幅段に用いた従来
の回路においては回路の温特、入力電圧によつて
はミスマツチをおこしやすいという欠点があつ
た。なお、第１図ａにおいて電圧比較部はＰチヤ
ネルMISFET１，２とＮチヤネルMISFET３，
４により構成されており、出力インバータ部はＰ
チヤネルMISFET６とＮ形MISFET７により構
成されている。電源端子１３，１４と入力端子１
０，１１、出力端子１２から成つている。第１図
ｂは定電流駆動の電圧比較回路で定電圧回路１５
と定電流制御用MISFET５を供えている。
の回路においては回路の温特、入力電圧によつて
はミスマツチをおこしやすいという欠点があつ
た。なお、第１図ａにおいて電圧比較部はＰチヤ
ネルMISFET１，２とＮチヤネルMISFET３，
４により構成されており、出力インバータ部はＰ
チヤネルMISFET６とＮ形MISFET７により構
成されている。電源端子１３，１４と入力端子１
０，１１、出力端子１２から成つている。第１図
ｂは定電流駆動の電圧比較回路で定電圧回路１５
と定電流制御用MISFET５を供えている。
本発明は上記のような欠点をとり除くために成
されたものであり、設計が容易で且つ入力電圧範
囲が広く、オフセツト電圧の低いＣ−MIG電圧
比較回路を提供するものである。
されたものであり、設計が容易で且つ入力電圧範
囲が広く、オフセツト電圧の低いＣ−MIG電圧
比較回路を提供するものである。
以下、図面を用いて本発明を詳述する。
第３図の本発明の第１の実施例の回路図を示
す。電圧比較部の出力電圧端子３２が次段増幅部
のＰチヤネルMISFET２５のゲートに接続して
あり、ＮチヤネルMISFET２６のゲートは、第
１の入力端子２９と接続してある。Ｎチヤネル
MISFET２６のゲートが、第１の入力端子２９
と接続されているため、MISトランジスタ２５と
２６とから成る次段インバータの反転のしきい値
電圧は第１の入力電圧にともなつて変動する。
す。電圧比較部の出力電圧端子３２が次段増幅部
のＰチヤネルMISFET２５のゲートに接続して
あり、ＮチヤネルMISFET２６のゲートは、第
１の入力端子２９と接続してある。Ｎチヤネル
MISFET２６のゲートが、第１の入力端子２９
と接続されているため、MISトランジスタ２５と
２６とから成る次段インバータの反転のしきい値
電圧は第１の入力電圧にともなつて変動する。
この様子を第５図と第６図に示す。第５図は、
ＮチヤネルMISFET２６の電流電圧特性ａとＰ
チヤネルMISFET２５の電流電圧特性ｂを示し
ている。第６図はMISFET２１，２２，２３と
２４から成るコンパレータ部の出力反転特性と
MISFET２５と２６から成る後段インバータの
反転動作点VTHI(A)、VTHI(B)、VTHI(C)を示してい
る。MISFET２５のゲートがコンパレータ部の
出力電圧でバイアスされていて、一方Ｐチヤネル
MISFET２６のゲートはコンパレータの入力２
９の電圧でバイアスされており、従つて後段イン
バータの反転の閾値は常にコンパレータ部の反転
特性の最も急峻に変化する電圧に一致し、第６図
のコンパレータの反転特性に示す如く、入力電圧
値V2に対し後段インバータの反転の閾値電圧は
VTHI(A)、VTHI(B)、VTHI(C)のように変化していく。
このようにインバータの反転動作点が入力電圧と
共に変化して、インバータの動作点が最適の動作
点に移動していくことが、本発明の最大の特長で
ある。
ＮチヤネルMISFET２６の電流電圧特性ａとＰ
チヤネルMISFET２５の電流電圧特性ｂを示し
ている。第６図はMISFET２１，２２，２３と
２４から成るコンパレータ部の出力反転特性と
MISFET２５と２６から成る後段インバータの
反転動作点VTHI(A)、VTHI(B)、VTHI(C)を示してい
る。MISFET２５のゲートがコンパレータ部の
出力電圧でバイアスされていて、一方Ｐチヤネル
MISFET２６のゲートはコンパレータの入力２
９の電圧でバイアスされており、従つて後段イン
バータの反転の閾値は常にコンパレータ部の反転
特性の最も急峻に変化する電圧に一致し、第６図
のコンパレータの反転特性に示す如く、入力電圧
値V2に対し後段インバータの反転の閾値電圧は
VTHI(A)、VTHI(B)、VTHI(C)のように変化していく。
このようにインバータの反転動作点が入力電圧と
共に変化して、インバータの動作点が最適の動作
点に移動していくことが、本発明の最大の特長で
ある。
Ｐ形MISFET２５は電圧比較部３２の出力電
圧変動にともなつてオン、オフし、従つて、電圧
比較部３２の出力反転特性の最も急峻な電圧値に
常に次段インバータの閾値電圧がマツチングして
いるのでミスマツチングがなく広い入力電圧値に
わたつてオフセツトの変動がなく、且つオフセツ
ト電圧値の小さい、電圧比較回路として最適の特
性が得られる。第１の実施例では、Ｐチヤネル
MISFET２１，２３，２５とＮチヤネル
MISFET２２，２４，２６から構成されており、
入力電圧端子２９，３０と出力電圧端子３１を有
している。
圧変動にともなつてオン、オフし、従つて、電圧
比較部３２の出力反転特性の最も急峻な電圧値に
常に次段インバータの閾値電圧がマツチングして
いるのでミスマツチングがなく広い入力電圧値に
わたつてオフセツトの変動がなく、且つオフセツ
ト電圧値の小さい、電圧比較回路として最適の特
性が得られる。第１の実施例では、Ｐチヤネル
MISFET２１，２３，２５とＮチヤネル
MISFET２２，２４，２６から構成されており、
入力電圧端子２９，３０と出力電圧端子３１を有
している。
本発明の第２の実施例を第４図に示す。この例
は定電流駆動を施した電圧比較回路であり、定電
圧回路４８と回路に定電流を供給している
MISFET４５を有している。次段インバータの
ＮチヤネルMISFET４６は、Ｐチヤネル
MISFET４５に対しＫ値が1/2のMISFETであ
り、第１の電流他I1と第２の電流値I2と第３の電
流値I3は等しく製造されている。このことは第３
図の実施例においても同様である。また、各電流
値を一定にするためには、これらの電圧比較回路
を構成するＰチヤネルMISFETの閾値電圧はい
ずれも等しく、同様にＮチヤネルMISFETの閾
値電圧も等しく設計されていなければならない。
は定電流駆動を施した電圧比較回路であり、定電
圧回路４８と回路に定電流を供給している
MISFET４５を有している。次段インバータの
ＮチヤネルMISFET４６は、Ｐチヤネル
MISFET４５に対しＫ値が1/2のMISFETであ
り、第１の電流他I1と第２の電流値I2と第３の電
流値I3は等しく製造されている。このことは第３
図の実施例においても同様である。また、各電流
値を一定にするためには、これらの電圧比較回路
を構成するＰチヤネルMISFETの閾値電圧はい
ずれも等しく、同様にＮチヤネルMISFETの閾
値電圧も等しく設計されていなければならない。
更に、第７図に本発明の第３の実施例を示す。
第１と、第２の例ではＮチヤネルMISFETを
入力電圧で駆動するタイプを示したが第３の例は
ＰチヤネルにMISFETを駆動している。電圧比
較部はＰチヤネルMISFET６０，６２，６４と、
ＮチヤネルMISFET６１，６３から成る。終段
インバータ部はＰチヤネルMISFET６５，６７
とＮチヤネルMISFET６６から成る。また定電
圧をＰチヤネルMISFETに供給する定電圧回路
をＰチヤネルMISFET６９とＮチヤネル
MISFET６８で作つている。その他入力電圧端
子７０，７１と、電源端子７３，７２とから成
る。
入力電圧で駆動するタイプを示したが第３の例は
ＰチヤネルにMISFETを駆動している。電圧比
較部はＰチヤネルMISFET６０，６２，６４と、
ＮチヤネルMISFET６１，６３から成る。終段
インバータ部はＰチヤネルMISFET６５，６７
とＮチヤネルMISFET６６から成る。また定電
圧をＰチヤネルMISFETに供給する定電圧回路
をＰチヤネルMISFET６９とＮチヤネル
MISFET６８で作つている。その他入力電圧端
子７０，７１と、電源端子７３，７２とから成
る。
以上詳述したように、本発明のCMIS電圧比較
回路によれば電圧比較部の出力反転特性の最も急
峻な電圧範囲内に常に次段のインバータのしきい
値電圧とマツチングするので入力電圧変動にとも
なうオフセツト電圧の変動がなく且つオフセツト
電圧は低くおさえられ、設計も容易で有用な電圧
比較回路を提供するものである。
回路によれば電圧比較部の出力反転特性の最も急
峻な電圧範囲内に常に次段のインバータのしきい
値電圧とマツチングするので入力電圧変動にとも
なうオフセツト電圧の変動がなく且つオフセツト
電圧は低くおさえられ、設計も容易で有用な電圧
比較回路を提供するものである。
第１図ａ及び、第１図ｂは従来の電圧比較回路
の回路図、第２図は従来の電圧比較回路の出力反
転特性を示グラフ、第３図は本発明による電圧比
較回路の第１実施例の回路図、第４図は本発明の
電圧比較回路の第２実施例の回路図、第５図は本
発明の終段インバータの電流電圧特性を示すグラ
フ、第６図は本発明の終段インバータの反転のし
きい値電圧を示すグラフ、第７図は本発明の第３
の実施例を示す回路図である。 ２１，２３……電圧比較部Ｐチヤネル
MISFET、２２，２４……電圧比較部Ｎチヤネ
ルMISFET、２５……インバータ部Ｐチヤネル
MISFET、２６……インバータ部Ｎチヤネル
MISFET、２９，３０……入力電圧端子、３１
……出力電圧端子、２７……Voo端子、２８……
Vss端子。
の回路図、第２図は従来の電圧比較回路の出力反
転特性を示グラフ、第３図は本発明による電圧比
較回路の第１実施例の回路図、第４図は本発明の
電圧比較回路の第２実施例の回路図、第５図は本
発明の終段インバータの電流電圧特性を示すグラ
フ、第６図は本発明の終段インバータの反転のし
きい値電圧を示すグラフ、第７図は本発明の第３
の実施例を示す回路図である。 ２１，２３……電圧比較部Ｐチヤネル
MISFET、２２，２４……電圧比較部Ｎチヤネ
ルMISFET、２５……インバータ部Ｐチヤネル
MISFET、２６……インバータ部Ｎチヤネル
MISFET、２９，３０……入力電圧端子、３１
……出力電圧端子、２７……Voo端子、２８……
Vss端子。
Claims (1)
- １ 第１導電型の第１のMIS電界効果型トランジ
スタのドレインと第２導電型の第２のMIS電界効
果型トランジスタのドレインとを直列に接続した
回路と、第１導電型の第３のMIS電界効果型トラ
ンジスタのドレインと第２導電型の第４のMIS電
界効果型トランジスタのドレインとを直列に接続
した回路と、第１導電型第５のMIS電界効果型ト
ランジスタのドレインと第２導電型の第６のMIS
電界効果型トランジスタのドレインとを直列に接
続した回路とを電源に対して並列に接続し、前記
第１と第２のMIS電界効果型トランジスタの接続
点と前記第１と第３のMIS電界効果型トランジス
タのゲート電極を接続し、前記第３と第４のMIS
電界効果型トランジスタの接続点と前記第５の電
界効果型トランジスタのゲート電極とを接続し、
前記第２と第６の電界効果型トランジスタのゲー
トとゲートとを接続したことを特徴とする電圧比
較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002982A JPS60146521A (ja) | 1984-01-11 | 1984-01-11 | 電圧比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002982A JPS60146521A (ja) | 1984-01-11 | 1984-01-11 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60146521A JPS60146521A (ja) | 1985-08-02 |
| JPH036693B2 true JPH036693B2 (ja) | 1991-01-30 |
Family
ID=11544576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59002982A Granted JPS60146521A (ja) | 1984-01-11 | 1984-01-11 | 電圧比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146521A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690238B2 (ja) * | 1985-04-10 | 1994-11-14 | ソニー株式会社 | Ｃ―ｍｏｓ発振回路 |
| JP2009071653A (ja) * | 2007-09-14 | 2009-04-02 | Yamaha Corp | コンパレータ |
| CN104158517B (zh) * | 2014-08-26 | 2016-08-31 | 深圳市华星光电技术有限公司 | 比较器 |
-
1984
- 1984-01-11 JP JP59002982A patent/JPS60146521A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60146521A (ja) | 1985-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225846B1 (en) | Body voltage controlled semiconductor integrated circuit | |
| EP0168198B1 (en) | Cmos operational amplifier | |
| JP2509596B2 (ja) | 中間電位生成回路 | |
| KR100405747B1 (ko) | 반도체 집적회로 | |
| EP0205104B1 (en) | Intermediate potential generation circuit | |
| JP4713280B2 (ja) | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 | |
| US4947064A (en) | Semiconductor device having a time delay function | |
| KR950000434B1 (ko) | 전류미러회로 | |
| JP3983220B2 (ja) | アナログスイッチ | |
| US4518880A (en) | MOS Switch circuit with consistent low on resistance | |
| US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
| KR930020850A (ko) | 레벨 변환회로 | |
| JP4704860B2 (ja) | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 | |
| JP2591981B2 (ja) | アナログ電圧比較器 | |
| JPH036693B2 (ja) | ||
| EP0520070A4 (en) | Low standby current intermediate dc voltage generator | |
| JPH07298607A (ja) | 半導体昇圧回路 | |
| US20050017770A1 (en) | Chopper comparator circuit | |
| JPS59186411A (ja) | 可変利得増幅回路 | |
| JPH0344692B2 (ja) | ||
| JP3077664B2 (ja) | 入力回路 | |
| JP3047828B2 (ja) | コンパレータ回路 | |
| US20250202488A1 (en) | Inverter and bootstrap inverter having improved output characteristics | |
| KR940007182Y1 (ko) | 엔모오스 인버터 회로 | |
| JP3024155B2 (ja) | インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |