JPH0652774B2 - 薄膜キャパシタ - Google Patents
薄膜キャパシタInfo
- Publication number
- JPH0652774B2 JPH0652774B2 JP2246878A JP24687890A JPH0652774B2 JP H0652774 B2 JPH0652774 B2 JP H0652774B2 JP 2246878 A JP2246878 A JP 2246878A JP 24687890 A JP24687890 A JP 24687890A JP H0652774 B2 JPH0652774 B2 JP H0652774B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- thin film
- electrode
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン電極上に形成された薄膜キャパシタの
構造に関し、特にシリコン電極上に第１及び第２の材料
からなる導電層が形成され、その上に誘電体薄膜及び上
部電極が順に積層形成された構造を有する薄膜キャパシ
タに関する。
構造に関し、特にシリコン電極上に第１及び第２の材料
からなる導電層が形成され、その上に誘電体薄膜及び上
部電極が順に積層形成された構造を有する薄膜キャパシ
タに関する。
従来、この種の薄膜キャパシタとしては、シリコン電極
上に直接にスパッタ法により誘電体膜，上部電極を順に
積層形成した構造（特願平1-217918号）、又はシリコン
電極上にTa,Tiなどの少なくとも１種類の高融点金属か
らなる第１層及びPt,Pdの少なくとも１種の材料からな
る第２層とから構成される導電層上に誘電体膜、上部電
極を順に積層形成した構造（特願平1-238484号）のもの
がある。
上に直接にスパッタ法により誘電体膜，上部電極を順に
積層形成した構造（特願平1-217918号）、又はシリコン
電極上にTa,Tiなどの少なくとも１種類の高融点金属か
らなる第１層及びPt,Pdの少なくとも１種の材料からな
る第２層とから構成される導電層上に誘電体膜、上部電
極を順に積層形成した構造（特願平1-238484号）のもの
がある。
〔発明が解決しようとする課題〕 上述した従来の構造の薄膜キャパシタにおいて、シリコ
ン電極上に直接にスパッタ法により誘電体を形成した場
合には、シリコン電極表面が誘電体を形成するときに酸
化され誘電率の高い誘電体を形成してもシリコン電極と
誘電体との界面に存在する低誘電率の二酸化シリコンの
ために薄膜キャパシタ全体の容量を大きくすることが制
限されるという欠点がある。また、シリコン電極に第１
及び第２の材料からなる導電層を形成し、その上に誘電
体、上部電極を順に積層形成した構造の場合には、誘電
体膜の堆積時及び熱処理時にシリコン電極からシリコン
が第１の導電層を拡散して第２の導電層に達し、第２の
導電層の材料とシリサイドを形成し、さらに誘電体との
界面に低誘電率の酸化物を形成することとなり、薄膜キ
ャパシタ全体の容量を大きくするためには、シリコン電
極からのシリコンが第２の導電層へ拡散するのを制御す
る必要があり、第２の導電層の厚みを十分に厚くし、ま
た誘電体膜の堆積及び熱処理温度の上限を制限しなけれ
ばならないが、導電層を厚くすると薄膜キャパシタ素子
製作プロセスにおいて導電層の加工性が悪くなり、また
誘電体膜の堆積及び熱処理温度の上限を制限すると誘電
体膜自身の誘電率を大きくすることが困難になるという
欠点がある。
ン電極上に直接にスパッタ法により誘電体を形成した場
合には、シリコン電極表面が誘電体を形成するときに酸
化され誘電率の高い誘電体を形成してもシリコン電極と
誘電体との界面に存在する低誘電率の二酸化シリコンの
ために薄膜キャパシタ全体の容量を大きくすることが制
限されるという欠点がある。また、シリコン電極に第１
及び第２の材料からなる導電層を形成し、その上に誘電
体、上部電極を順に積層形成した構造の場合には、誘電
体膜の堆積時及び熱処理時にシリコン電極からシリコン
が第１の導電層を拡散して第２の導電層に達し、第２の
導電層の材料とシリサイドを形成し、さらに誘電体との
界面に低誘電率の酸化物を形成することとなり、薄膜キ
ャパシタ全体の容量を大きくするためには、シリコン電
極からのシリコンが第２の導電層へ拡散するのを制御す
る必要があり、第２の導電層の厚みを十分に厚くし、ま
た誘電体膜の堆積及び熱処理温度の上限を制限しなけれ
ばならないが、導電層を厚くすると薄膜キャパシタ素子
製作プロセスにおいて導電層の加工性が悪くなり、また
誘電体膜の堆積及び熱処理温度の上限を制限すると誘電
体膜自身の誘電率を大きくすることが困難になるという
欠点がある。
本発明の目的はシリコン電極からのシリコンの導電層と
誘電体膜の界面への拡散を防止した薄膜キャパシタを提
供することにある。
誘電体膜の界面への拡散を防止した薄膜キャパシタを提
供することにある。
前記目的を達成するため、本発明に係る薄膜キャパシタ
においては、導電層と、誘電体と、上部電極とを有する
薄膜キャパシタであって、 導電層と上部電極とは、誘電体を間に介装して積層形成
されたものであり、 導電層は、シリコン電極上に形成された第１層と、該第
１層上に形成された第２層とから構成されたものであ
り、 第１層は、Ｂ，Ｐ，As，Ｎ，Arの少なくとも１種の元素
をイオン注入したTa,Tiの少なくとも１種の材料からな
るものであり、 第２層は、Pt,Pdの少なくとも１種の材料からなるもの
である。
においては、導電層と、誘電体と、上部電極とを有する
薄膜キャパシタであって、 導電層と上部電極とは、誘電体を間に介装して積層形成
されたものであり、 導電層は、シリコン電極上に形成された第１層と、該第
１層上に形成された第２層とから構成されたものであ
り、 第１層は、Ｂ，Ｐ，As，Ｎ，Arの少なくとも１種の元素
をイオン注入したTa,Tiの少なくとも１種の材料からな
るものであり、 第２層は、Pt,Pdの少なくとも１種の材料からなるもの
である。
シリコン電極上に形成される第１の導電層がＢ，Ｐ，A
s，Ｎ，Arの少なくとも１種の元素をイオン注入したTa,
Tiなどの少なくとも１種類の高融点金属からなり、第１
の導電層上に形成される第２の導電層がPt,Pdの少なく
とも１種類の材料からなり、この第１及び第２の導電層
の組からなる導電層上に誘電体膜、上部電極が順に積層
形成されている。したがって、シリコン電極からのシリ
コンが第２の導電層に拡散されることが制限され、シリ
サイドの形成が防止されることとなる。
s，Ｎ，Arの少なくとも１種の元素をイオン注入したTa,
Tiなどの少なくとも１種類の高融点金属からなり、第１
の導電層上に形成される第２の導電層がPt,Pdの少なく
とも１種類の材料からなり、この第１及び第２の導電層
の組からなる導電層上に誘電体膜、上部電極が順に積層
形成されている。したがって、シリコン電極からのシリ
コンが第２の導電層に拡散されることが制限され、シリ
サイドの形成が防止されることとなる。
〔実施例〕 次に、本発明について図面を参照して説明する。
（実施例１） 第１図は、本発明の実施例１を示す縦断面図であって、
誘電体としてSrTiO3を使用した薄膜キャパシタを示すも
のである。
誘電体としてSrTiO3を使用した薄膜キャパシタを示すも
のである。
図において、１はＰ型シリコン基板、２はＮ型拡散層、
３はＰをイオン注入したTi層、４はPt層、５はSrTiO
3層、６はAl電極である。作製プロセスは公知の半導体
集積回路作製プロセスを使用した。Ｐ型シリコン基板１
上に薄膜キャパシタの下部電極となるＮ型拡散層２を作
製し、Ｎ型拡散層２上にTi層３をスパッタ法により10〜
100nm堆積し、Ti層３に、Ｐをエネルギー40〜100keV、
ドーズ量1011〜1016cm-2でイオン注入する。その後、ス
パッタ法によりTi層３上にPt層４を10〜100nm堆積し、
さらにPt層４上にSrTiO3層５を基板温度400℃で100〜30
0nm堆積し、その後酸素中で450℃、２時間の熱処理を行
い、光リソグラフィー及びプラズマエッチング技術によ
りSrTiO3層５・Pt層４・Ti層３を第１図の形状に加工す
る。最後に、上部電極としてAl電極６を1.0μｍ堆積
し、光リソグラフィー及びプラズマエッチングによりAl
電極６を加工して第１図に示す構造の薄膜キャパシタを
作製した。
３はＰをイオン注入したTi層、４はPt層、５はSrTiO
3層、６はAl電極である。作製プロセスは公知の半導体
集積回路作製プロセスを使用した。Ｐ型シリコン基板１
上に薄膜キャパシタの下部電極となるＮ型拡散層２を作
製し、Ｎ型拡散層２上にTi層３をスパッタ法により10〜
100nm堆積し、Ti層３に、Ｐをエネルギー40〜100keV、
ドーズ量1011〜1016cm-2でイオン注入する。その後、ス
パッタ法によりTi層３上にPt層４を10〜100nm堆積し、
さらにPt層４上にSrTiO3層５を基板温度400℃で100〜30
0nm堆積し、その後酸素中で450℃、２時間の熱処理を行
い、光リソグラフィー及びプラズマエッチング技術によ
りSrTiO3層５・Pt層４・Ti層３を第１図の形状に加工す
る。最後に、上部電極としてAl電極６を1.0μｍ堆積
し、光リソグラフィー及びプラズマエッチングによりAl
電極６を加工して第１図に示す構造の薄膜キャパシタを
作製した。
本発明の薄膜キャパシタでは、Ti層３にイオン注入して
いないものに比べて耐熱性が50℃以上改善され、より高
温の熱処理にも耐えることができるため、誘電体の誘電
率を大きくすることができる。また、実施例では、Ｐを
イオン注入しているが、注入エネルギーを選ぶことによ
り、Ｂ，As，Ｎ，Arイオンを注入しても同様の効果があ
る。
いないものに比べて耐熱性が50℃以上改善され、より高
温の熱処理にも耐えることができるため、誘電体の誘電
率を大きくすることができる。また、実施例では、Ｐを
イオン注入しているが、注入エネルギーを選ぶことによ
り、Ｂ，As，Ｎ，Arイオンを注入しても同様の効果があ
る。
（実施例２） 第２図は本発明の実施例２を示す縦断面図である。
図において、11はＰ型シリコン基板、12はＮ型拡散層、
13はＰ型拡散層、14及び15はＢをイオン注入したTa及び
Ti層、16はPt層、17は誘電体となるSrTiO3層、18は上部
電極となるAl電極である。
13はＰ型拡散層、14及び15はＢをイオン注入したTa及び
Ti層、16はPt層、17は誘電体となるSrTiO3層、18は上部
電極となるAl電極である。
作製プロセスは実施例１と同様であるが、イオン注入は
Ta層14及びTi層15を堆積した後、Ｂをエネルギー20〜40
keV、ドーズ量1011〜1016cm-2でイオン注入した。ま
た、Ta層14の厚さは10〜100nm、Ti層15の厚さは10〜100
nm、SrTiO3層17の厚さは100〜300nm、Al電極18は1.0μｍ
である。
Ta層14及びTi層15を堆積した後、Ｂをエネルギー20〜40
keV、ドーズ量1011〜1016cm-2でイオン注入した。ま
た、Ta層14の厚さは10〜100nm、Ti層15の厚さは10〜100
nm、SrTiO3層17の厚さは100〜300nm、Al電極18は1.0μｍ
である。
以上説明したように本発明は、シリコン電極上に形成さ
れる導電層が第１層と第１層上に形成される第２層とか
ら構成され、第１層がＢ，Ｐ，As，Ｎ，Arの少なくとも
１種の元素をイオン注入されたTa,Tiの少なくとも１種
の材料からなり、第２層がPt,Pdの少なくとも１種の材
料からなる構造であるため、シリコン電極からのシリコ
ンの第２層の拡散を制限し、第２層の材料とシリサイド
を形成することを防ぐことにより、導電層の第１層の膜
厚をあまり厚くすることなく、耐熱性の改善をすること
ができ、誘電体の誘電率を大きくすることができる効果
がある。
れる導電層が第１層と第１層上に形成される第２層とか
ら構成され、第１層がＢ，Ｐ，As，Ｎ，Arの少なくとも
１種の元素をイオン注入されたTa,Tiの少なくとも１種
の材料からなり、第２層がPt,Pdの少なくとも１種の材
料からなる構造であるため、シリコン電極からのシリコ
ンの第２層の拡散を制限し、第２層の材料とシリサイド
を形成することを防ぐことにより、導電層の第１層の膜
厚をあまり厚くすることなく、耐熱性の改善をすること
ができ、誘電体の誘電率を大きくすることができる効果
がある。
第１図は、本発明の実施例１を示す縦断面図、第２図は
本発明の実施例２を示す縦断面図である。 1,11…Ｐ型シリコン基板、2,12…Ｎ型拡散層 ３…Ti層（Ｐイオン注入済み）、4,16…Pt層 5,17…SrTiO3層、6,18…Al電極 13…Ｐ型拡散層、14…Ta層（Ｂイオン注入済み） 15…Ti層（Ｂイオン注入済み）
本発明の実施例２を示す縦断面図である。 1,11…Ｐ型シリコン基板、2,12…Ｎ型拡散層 ３…Ti層（Ｐイオン注入済み）、4,16…Pt層 5,17…SrTiO3層、6,18…Al電極 13…Ｐ型拡散層、14…Ta層（Ｂイオン注入済み） 15…Ti層（Ｂイオン注入済み）
Claims (1)
- 【請求項１】導電層と、誘電体と、上部電極とを有する
薄膜キャパシタであって、 導電層と上部電極とは、誘電体を間に介装して積層形成
されたものであり、 導電層は、シリコン電極上に形成された第１層と、該第
１層上に形成された第２層とから構成されたものであ
り、 第１層は、Ｂ，Ｐ，As，Ｎ，Arの少なくとも１種の元素
をイオン注入したTa,Tiの少なくとも１種の材料からな
るものであり、 第２層は、Pt,Pdの少なくとも１種の材料からなるもの
であることを特徴とする薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246878A JPH0652774B2 (ja) | 1990-09-17 | 1990-09-17 | 薄膜キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246878A JPH0652774B2 (ja) | 1990-09-17 | 1990-09-17 | 薄膜キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04125958A JPH04125958A (ja) | 1992-04-27 |
| JPH0652774B2 true JPH0652774B2 (ja) | 1994-07-06 |
Family
ID=17155085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2246878A Expired - Lifetime JPH0652774B2 (ja) | 1990-09-17 | 1990-09-17 | 薄膜キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652774B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693595A (en) * | 1995-06-06 | 1997-12-02 | Northrop Grumman Corporation | Integrated thin-film terminations for high temperature superconducting microwave components |
| KR100393197B1 (ko) * | 1996-10-31 | 2003-11-01 | 삼성전자주식회사 | 강유전체캐패시터및그제조방법 |
| CN105070786B (zh) * | 2015-07-28 | 2017-03-08 | 昆明物理研究所 | 一种抗高温氧化的读出电路引出电极及其制备方法 |
-
1990
- 1990-09-17 JP JP2246878A patent/JPH0652774B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04125958A (ja) | 1992-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2573384B2 (ja) | 半導体記憶装置とその製造方法 | |
| JP3717039B2 (ja) | 強誘電体メモリトランジスタおよびその製造方法 | |
| US4959745A (en) | Capacitor and method for producing the same | |
| JPH0465548B2 (ja) | ||
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| JP2788835B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| US5920453A (en) | Completely encapsulated top electrode of a ferroelectric capacitor | |
| JPH0574940B2 (ja) | ||
| US6403441B1 (en) | Method for fabricating storage capacitor using high dielectric constant material | |
| JPH04119666A (ja) | 集積回路の製造方法 | |
| US6333534B1 (en) | Semiconductor device and method of fabricating | |
| JPH0652774B2 (ja) | 薄膜キャパシタ | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| DE19824774A1 (de) | Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil | |
| JPH06125057A (ja) | 強誘電体膜を有する半導体メモリ装置 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPS6262472B2 (ja) | ||
| JPH0367346B2 (ja) | ||
| JPS6044823B2 (ja) | 半導体装置の製造方法 | |
| JPS62142363A (ja) | 半導体記憶装置およびその製造方法 | |
| KR920010201B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH01220856A (ja) | 半導体装置 | |
| JP2721167B2 (ja) | 半導体記憶装置 | |
| JPS62293772A (ja) | 半導体装置 | |
| JPH03148860A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 17 |