JPS60160155A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60160155A JPS60160155A JP59014633A JP1463384A JPS60160155A JP S60160155 A JPS60160155 A JP S60160155A JP 59014633 A JP59014633 A JP 59014633A JP 1463384 A JP1463384 A JP 1463384A JP S60160155 A JPS60160155 A JP S60160155A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- insulating
- capacitance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ｔａｇ’ｓ、Ｔｉ０ｚ などの誘電体膜を用
いた容量の形成方法に関し、特に、膜中ｔ−流れるリー
ク電流が少＜、また絶縁耐圧の高い誘電体薄膜を形成す
る方法に関する。
いた容量の形成方法に関し、特に、膜中ｔ−流れるリー
ク電流が少＜、また絶縁耐圧の高い誘電体薄膜を形成す
る方法に関する。
近年、ＭＯ８型半導体装置が広く用いられ、その集積度
は年々高密度化が計られている。従来。
は年々高密度化が計られている。従来。
高密度化はパターンを微細化することにより行なわれて
きた。しかし、ダイナミック・ランダムアクセスメモリ
（ＤＲＡＭ）の如き半導体装置では、パターンの微細化
は信号に対応した蓄積電荷量の低下を招き、α線などの
放射線によるメモリの誤動作（ソフトエラー）が発生す
るという問題を生ずる。このため、パターンを微細化し
ても蓄積電荷量を低下させない手段を講する必要がある
。従来、電荷を蓄積する容量部分の絶縁膜を薄くシ。
きた。しかし、ダイナミック・ランダムアクセスメモリ
（ＤＲＡＭ）の如き半導体装置では、パターンの微細化
は信号に対応した蓄積電荷量の低下を招き、α線などの
放射線によるメモリの誤動作（ソフトエラー）が発生す
るという問題を生ずる。このため、パターンを微細化し
ても蓄積電荷量を低下させない手段を講する必要がある
。従来、電荷を蓄積する容量部分の絶縁膜を薄くシ。
−量値を低下させないことで対処していた。しかし、膜
が薄くなるとピンホールが増大するため充分な耐圧が得
られず歩留りが低下するなど薄膜化にも限界があった。
が薄くなるとピンホールが増大するため充分な耐圧が得
られず歩留りが低下するなど薄膜化にも限界があった。
通常、容量部分の誘電体材料として、比誘電率３．９の
５ｉ０２が用いられているが、比誘電率の高い材料を用
いれば同じ電極面積でも容量を大きくすることが可能と
なシ、従って、いっそうの微細化が可能となる。このた
め、すでに、Ｔａ２０５゜ＴｉＯ２などの高誘電材料が
検討されてきた。これらの膜を形成する手段は、例えば
Ｔａ、 Ｔｉなどの金属材料を真空中で蒸着した後、酸
素雰囲気中で熱処理する、あ之いは、陽極酸化する、な
どの手段で酸化することにより、もしくはＴａ２０５．
Ｔｉ０ｚなどの物質を真空中でスパッタ蒸着する、ある
いはＣＶＤ法を用いて堆積するなどの手段で形成されて
いる。しかしながら、これらの手段を用いて形成された
膜は、低電圧の印加でリーク電流が多く流れるため、未
だ笑用に耐える段階に至っていない。
５ｉ０２が用いられているが、比誘電率の高い材料を用
いれば同じ電極面積でも容量を大きくすることが可能と
なシ、従って、いっそうの微細化が可能となる。このた
め、すでに、Ｔａ２０５゜ＴｉＯ２などの高誘電材料が
検討されてきた。これらの膜を形成する手段は、例えば
Ｔａ、 Ｔｉなどの金属材料を真空中で蒸着した後、酸
素雰囲気中で熱処理する、あ之いは、陽極酸化する、な
どの手段で酸化することにより、もしくはＴａ２０５．
Ｔｉ０ｚなどの物質を真空中でスパッタ蒸着する、ある
いはＣＶＤ法を用いて堆積するなどの手段で形成されて
いる。しかしながら、これらの手段を用いて形成された
膜は、低電圧の印加でリーク電流が多く流れるため、未
だ笑用に耐える段階に至っていない。
この原因としては、蒸着された金属膜が結晶粒構造をも
っており、酸化により形成された誘電体膜も多結晶構造
になっていると考えられ、結晶粒界を通じてリーク電流
が流れるものと考えられる。
っており、酸化により形成された誘電体膜も多結晶構造
になっていると考えられ、結晶粒界を通じてリーク電流
が流れるものと考えられる。
従って、膜構造を多結晶構造にし々い手段を構すればリ
ーク電流を低減できるのではないかと本発明者は考えた
。
ーク電流を低減できるのではないかと本発明者は考えた
。
本発明は、かかる考察にもとづき従来の方法によって形
成した膜の絶縁耐圧が低くリーク電流が大きいという欠
点を排除した高品質の膜を実現する手段を提供すること
にあシ、その要旨はいったん形成した絶ｌｉｉ＆膜を完
全に非晶質な絶縁膜にする手段を行うことにある。
成した膜の絶縁耐圧が低くリーク電流が大きいという欠
点を排除した高品質の膜を実現する手段を提供すること
にあシ、その要旨はいったん形成した絶ｌｉｉ＆膜を完
全に非晶質な絶縁膜にする手段を行うことにある。
本発明の特徴は、表面の一部に第１の絶縁膜を設けた半
導体基板上に第１の電極膜パターンを設け１次に該第１
の電極膜パターンの表面を含む前記第１の絶縁膜表面に
、もしくは該第１の電極膜パターンの表面あるいは該第
１の電極膜パターンの表面を含む前記第１の絶縁膜の表
面にいったん第２の絶縁膜を設けた後に当該第２の絶縁
膜表面に、又は当賦第２の絶縁膜表面を含む前記第１の
絶縁膜表面に、ｆＪｃ３の絶縁膜上膜け、次に、該第３
の絶縁膜表面に加速せしめたイオンを照射することによ
ル轟該ｌ＠３の絶縁膜を非晶質の絶縁膜となし、続いて
当該非晶、質の絶縁膜を熱処理した後に前記１１！１の
電極膜の一部をおおう領域の当該第３の絶縁膜表面に第
２の電極膜を設けることにより、前記１ｍ！１の電極膜
と第２の電極膜との間に容量を構成する容量の形成方法
にある。
導体基板上に第１の電極膜パターンを設け１次に該第１
の電極膜パターンの表面を含む前記第１の絶縁膜表面に
、もしくは該第１の電極膜パターンの表面あるいは該第
１の電極膜パターンの表面を含む前記第１の絶縁膜の表
面にいったん第２の絶縁膜を設けた後に当該第２の絶縁
膜表面に、又は当賦第２の絶縁膜表面を含む前記第１の
絶縁膜表面に、ｆＪｃ３の絶縁膜上膜け、次に、該第３
の絶縁膜表面に加速せしめたイオンを照射することによ
ル轟該ｌ＠３の絶縁膜を非晶質の絶縁膜となし、続いて
当該非晶、質の絶縁膜を熱処理した後に前記１１！１の
電極膜の一部をおおう領域の当該第３の絶縁膜表面に第
２の電極膜を設けることにより、前記１ｍ！１の電極膜
と第２の電極膜との間に容量を構成する容量の形成方法
にある。
次に本発明の詳細な説明する。
第１図は１本発明を用いて容量を形成する場合の一実施
例を示しており、その製作工程を説明するための断面構
造を示している０図において、１は半導体基板、２およ
び２２は絶縁膜、３は電極、４は不純物領域、５および
５６は絶縁膜、６はイオンの飛来方向、７は電極をそれ
ぞれ示す、半導体基板１としてシリコンを、電極３とし
て多結晶シリコンを絶縁膜５としてＴａ２０５を用いて
容量を作る工程を順を追って説明する。
例を示しており、その製作工程を説明するための断面構
造を示している０図において、１は半導体基板、２およ
び２２は絶縁膜、３は電極、４は不純物領域、５および
５６は絶縁膜、６はイオンの飛来方向、７は電極をそれ
ぞれ示す、半導体基板１としてシリコンを、電極３とし
て多結晶シリコンを絶縁膜５としてＴａ２０５を用いて
容量を作る工程を順を追って説明する。
まず、−導電型を有するシリコン基板ｌの表面に５ｉＵ
２などの絶縁膜２が設けられ、続いて当該絶縁膜２の一
部が選択除去され窓２５が形成される（第１図（ａ）
）。
２などの絶縁膜２が設けられ、続いて当該絶縁膜２の一
部が選択除去され窓２５が形成される（第１図（ａ）
）。
次に、絶縁膜２をマスクとして窓２５からシリコン基板
の表面に不純物が導入され、該基板１と逆の導電型を有
する不純物領域４が形成され、続いて多結晶シリコン膜
３が気相成長法などの手段を用いて形成されるＣｌｒｌ
図（ｂ） ）、該不純物の導入は、熱拡散法を用いても
、あるいはイオン打込法を用いても良くその選択は自由
である。該不純物領域４は電極として用いるため、高濃
度に形成される必要がある。また、多結晶シリコン膜３
は電極として用いるため、不純物を高濃度に含ませる必
要がある。かかる不純物の導入は熱拡散法を用いても、
あるいはイオン打込み法を用いても良く、さらに多結晶
シリコン膜形成時に雰囲気中に含ませても良く、その選
択は自由である。なお、窓２５が形成された後に不純物
領域４を形成せずに多結晶シリコン膜３を形成し、続い
て当該多結晶シリコン膜中に半導体基板１と逆型の不純
物を高濃度に導入し熱処理することにより不純物領域４
を形成しても良く、その選択は自由である。なお、第１
図１ｂ）の構造を形成した後に、多結晶シリコン膜３を
選択的に除去し多結晶パターンとしても良い。
の表面に不純物が導入され、該基板１と逆の導電型を有
する不純物領域４が形成され、続いて多結晶シリコン膜
３が気相成長法などの手段を用いて形成されるＣｌｒｌ
図（ｂ） ）、該不純物の導入は、熱拡散法を用いても
、あるいはイオン打込法を用いても良くその選択は自由
である。該不純物領域４は電極として用いるため、高濃
度に形成される必要がある。また、多結晶シリコン膜３
は電極として用いるため、不純物を高濃度に含ませる必
要がある。かかる不純物の導入は熱拡散法を用いても、
あるいはイオン打込み法を用いても良く、さらに多結晶
シリコン膜形成時に雰囲気中に含ませても良く、その選
択は自由である。なお、窓２５が形成された後に不純物
領域４を形成せずに多結晶シリコン膜３を形成し、続い
て当該多結晶シリコン膜中に半導体基板１と逆型の不純
物を高濃度に導入し熱処理することにより不純物領域４
を形成しても良く、その選択は自由である。なお、第１
図１ｂ）の構造を形成した後に、多結晶シリコン膜３を
選択的に除去し多結晶パターンとしても良い。
次に、前記多結晶シリコン膜３の表面に８ｉ０２などの
絶縁膜２２を形成し、続いて当該絶縁膜２２の表面にＴ
ａ２０５膜５が設けられ、続いて＠ Ａｒ。
絶縁膜２２を形成し、続いて当該絶縁膜２２の表面にＴ
ａ２０５膜５が設けられ、続いて＠ Ａｒ。
０２． Ｔａ、 Ｍｏ、 Ｔｉ、 Ｐｔ、 Ｗなどの物
質もしくはＡｓ５Ｐ、Ｂなどの不純物として働く物質６
が、当該膜５にイ′オン打込みされ、当該膜５が非晶質
の構造を持つ非晶質’ｌ’！２０３膜５６に変えられる
（第１図ｆｃ）Ｌ Ｔａｓ＋Ｏｓ膜５の形成は、例えば
Ｔａｉ真空中でスバ、り蒸着した後に、酸素雰囲気中で
熱処理する。あるいは陽極酸化をするなどの手段で酸化
することによシ、もしくはＴａ２０５’ｉ真空中でスパ
ッタ蒸着する、あるいは気相成長法により堆積するなど
のうちでいずれの手段を用いても選択は自由である。絶
縁膜２２は、多結晶シリコン膜３とＴａ２Ｑｓ膜５との
反応を防止するために設けられるものであり、大きな容
ｔ’を得る上では当該膜２２は薄く形成される必要があ
り、好ましい膜厚は５０〜１００Ａであるｅ ｔｆｒ−
１Ｔａ２０ｓ膜５は大きな容量を得る上から薄くよるの
が望ましく％ １００〜５００Ａの膜厚であることが好
ましい、イオン打込みの好ましい条件は、電圧１０〜５
０ＫｅＶ、打込量１０ 〜１０ ｃｍ である。
質もしくはＡｓ５Ｐ、Ｂなどの不純物として働く物質６
が、当該膜５にイ′オン打込みされ、当該膜５が非晶質
の構造を持つ非晶質’ｌ’！２０３膜５６に変えられる
（第１図ｆｃ）Ｌ Ｔａｓ＋Ｏｓ膜５の形成は、例えば
Ｔａｉ真空中でスバ、り蒸着した後に、酸素雰囲気中で
熱処理する。あるいは陽極酸化をするなどの手段で酸化
することによシ、もしくはＴａ２０５’ｉ真空中でスパ
ッタ蒸着する、あるいは気相成長法により堆積するなど
のうちでいずれの手段を用いても選択は自由である。絶
縁膜２２は、多結晶シリコン膜３とＴａ２Ｑｓ膜５との
反応を防止するために設けられるものであり、大きな容
ｔ’を得る上では当該膜２２は薄く形成される必要があ
り、好ましい膜厚は５０〜１００Ａであるｅ ｔｆｒ−
１Ｔａ２０ｓ膜５は大きな容量を得る上から薄くよるの
が望ましく％ １００〜５００Ａの膜厚であることが好
ましい、イオン打込みの好ましい条件は、電圧１０〜５
０ＫｅＶ、打込量１０ 〜１０ ｃｍ である。
なお、Ｔａ２０５膜５の表面から奥まで全域を充分に非
晶質化するべく、加速電圧を稲々変化させてイオン打込
みしても良い、さらに、当該イオン打込みは、前記Ｔａ
２０５膜５を選択的に除去し、パターンとなした後に行
りても良い。
晶質化するべく、加速電圧を稲々変化させてイオン打込
みしても良い、さらに、当該イオン打込みは、前記Ｔａ
２０５膜５を選択的に除去し、パターンとなした後に行
りても良い。
次に、６００〜８００℃の不活性ガス雰囲気中もしくは
酸素あるいは水分を含む雰囲気中で熱処理を行い、続い
て電極パターン７が形成されることによシ多結晶シリコ
ン膜３、絶縁ｒｍ ２２ 、 Ｔａ２’ｓ膜５６．電極
７との間に容量が形成される（第１図（ｄ）。
酸素あるいは水分を含む雰囲気中で熱処理を行い、続い
て電極パターン７が形成されることによシ多結晶シリコ
ン膜３、絶縁ｒｍ ２２ 、 Ｔａ２’ｓ膜５６．電極
７との間に容量が形成される（第１図（ｄ）。
当該実施例では、多結晶電極膜３と高濃度不純物領域４
とはオーム接触であるため、高濃度不純物領域４と電極
７との間に電圧全印加することで容量として機能させる
ことが出来る特徴を持つ。
とはオーム接触であるため、高濃度不純物領域４と電極
７との間に電圧全印加することで容量として機能させる
ことが出来る特徴を持つ。
上記した実施例では、絶縁膜５としてＴａ２０５膜を形
成することとして説明したが、これは他の絶縁膜例えば
ＭｇＯ，Ｔｉ０ｚ、 Ｍｂ２０ｓ などの絶縁膜を用い
る場合でも、さらにＢａＴｉ０ａ などの強誘電体膜を
用いる場合でも不発明は適用できる。
成することとして説明したが、これは他の絶縁膜例えば
ＭｇＯ，Ｔｉ０ｚ、 Ｍｂ２０ｓ などの絶縁膜を用い
る場合でも、さらにＢａＴｉ０ａ などの強誘電体膜を
用いる場合でも不発明は適用できる。
また、電極３として多結晶シリコン膜を用いることとし
て説明したが、これはＭｏ、 Ｔｉ、 Ｐｔ、 Ｗなど
の金属を用いても、あるいはシリコンとの合金膜（シリ
サイド）を用いても本発明に適用できる拳 また、絶縁膜２２として８ｉ０ｚを用いて説明したが、
これは５ｉａＮ４などの絶縁膜を用いても良く、さらに
、当該絶縁膜２２は電極３と絶縁膜５との反応を防止す
るために用いられるものであシ、電極３と絶縁膜５とが
反応しない物質の組合せ。
て説明したが、これはＭｏ、 Ｔｉ、 Ｐｔ、 Ｗなど
の金属を用いても、あるいはシリコンとの合金膜（シリ
サイド）を用いても本発明に適用できる拳 また、絶縁膜２２として８ｉ０ｚを用いて説明したが、
これは５ｉａＮ４などの絶縁膜を用いても良く、さらに
、当該絶縁膜２２は電極３と絶縁膜５との反応を防止す
るために用いられるものであシ、電極３と絶縁膜５とが
反応しない物質の組合せ。
例えば電極３としてＭｏ５ｉｔ−１絶縁膜５としてＴａ
２０５を用いた場合には設ける必要はない。
２０５を用いた場合には設ける必要はない。
第１図は、本発明の一実施例を説明するための断面図で
ある。 図において、１は半導体基板、２は絶縁膜、３は電極、
４は不純物領域、５は絶縁膜、６はイオンの飛来方向、
７は電極、２５は窓、２２は絶縁膜、５６は非晶質膜、
をそれぞれ示す。 篤 ／ 図
ある。 図において、１は半導体基板、２は絶縁膜、３は電極、
４は不純物領域、５は絶縁膜、６はイオンの飛来方向、
７は電極、２５は窓、２２は絶縁膜、５６は非晶質膜、
をそれぞれ示す。 篤 ／ 図
Claims (1)
- 表面の一部に第１の絶縁膜を設けた半導体基板上に第１
の電極膜パターンを設け５次に該第１の電極膜上に第２
の絶縁膜を設け、該第２の絶縁膜上に第３の絶縁膜を設
け、しかる後、該第３の絶縁膜表面に加速せしめたイオ
ンを照射することによフ該第３の絶縁膜を非晶質の絶縁
膜となし１次に該非晶質の絶縁膜を熱処理した後に該第
３の絶縁膜表面に第２の電極膜を設けることにより、前
記第１の電極膜と第２の一極膜との間に容量を構成する
こと′ｆｒ、特徴とした容量の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014633A JPS60160155A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014633A JPS60160155A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160155A true JPS60160155A (ja) | 1985-08-21 |
| JPH0367346B2 JPH0367346B2 (ja) | 1991-10-22 |
Family
ID=11866596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59014633A Granted JPS60160155A (ja) | 1984-01-30 | 1984-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160155A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128167A (ja) * | 1985-11-29 | 1987-06-10 | Hitachi Ltd | キャパシタの製造方法 |
| US4813626A (en) * | 1986-11-17 | 1989-03-21 | Ryobi Limited | Drag control device in spinning type fishing reel |
| US4943012A (en) * | 1987-02-09 | 1990-07-24 | Ryobi Ltd. | Double bearing fishing reel |
| JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107838A (ja) * | 1983-11-17 | 1985-06-13 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-01-30 JP JP59014633A patent/JPS60160155A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60107838A (ja) * | 1983-11-17 | 1985-06-13 | Nec Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128167A (ja) * | 1985-11-29 | 1987-06-10 | Hitachi Ltd | キャパシタの製造方法 |
| US4813626A (en) * | 1986-11-17 | 1989-03-21 | Ryobi Limited | Drag control device in spinning type fishing reel |
| US4943012A (en) * | 1987-02-09 | 1990-07-24 | Ryobi Ltd. | Double bearing fishing reel |
| JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0367346B2 (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| JPH04279053A (ja) | 高値タンタル酸化物コンデンサ | |
| JPS58220457A (ja) | 誘電体材料の形成方法 | |
| JPH0855967A (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| US4589056A (en) | Tantalum silicide capacitor | |
| JPH0625841A (ja) | 強誘電体膜の形成方法 | |
| JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US5365096A (en) | Thin film capacitive memory device with a high dielectric constant | |
| JP2001024164A (ja) | 半導体デバイスの製造方法。 | |
| JPS60160155A (ja) | 半導体装置の製造方法 | |
| JP2003045990A (ja) | 強誘電体材料を被覆するための、チタンドープトアルミニウム酸化物を用いる方法およびそれを含むデバイス | |
| JPH07263572A (ja) | 半導体メモリ装置の製造方法及び半導体メモリ装置並びにそれを用いた応用システム | |
| JPH05251351A (ja) | 強誘電体薄膜の形成方法 | |
| JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
| KR100406092B1 (ko) | 캐패시터 및 그 제조 방법 | |
| JPS60182155A (ja) | 容量の形成方法 | |
| JPS60107838A (ja) | 半導体装置の製造方法 | |
| JPH0665715A (ja) | 誘電体薄膜形成用下地電極の形成方法 | |
| JPH09153598A (ja) | 誘電体薄膜素子の製造方法及び誘電体薄膜素子 | |
| JPH0587164B2 (ja) | ||
| JPS6028259A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP3155270B2 (ja) | 金属酸化物絶縁膜の作製方法 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 | |
| JP2990824B2 (ja) | 半導体装置の製造方法 |