JPH0367364B2 - - Google Patents
Info
- Publication number
- JPH0367364B2 JPH0367364B2 JP57037479A JP3747982A JPH0367364B2 JP H0367364 B2 JPH0367364 B2 JP H0367364B2 JP 57037479 A JP57037479 A JP 57037479A JP 3747982 A JP3747982 A JP 3747982A JP H0367364 B2 JPH0367364 B2 JP H0367364B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- output
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はフイルタ特性を有する信号経路で発
生する歪を検出して同信号経路の入力側に帰還す
ることにより、信号経路の特性を何ら変化させる
ことなく、同信号経路のフイルタ信号通過周波数
領域での歪を除去するようにした歪除去回路に関
する。
生する歪を検出して同信号経路の入力側に帰還す
ることにより、信号経路の特性を何ら変化させる
ことなく、同信号経路のフイルタ信号通過周波数
領域での歪を除去するようにした歪除去回路に関
する。
増幅回路等で発生する歪を減少させる歪低減化
技術の１つとして、増幅回路の信号経路の各点に
得られる信号を入力側に帰還するようにした多種
帰還技術が知られている。第１図はこのような多
重帰還技術を用いた増幅回路の一例を示すブロツ
ク図である。この図において、１は増幅器であ
り、この増幅器１は歪を発生しない理想的な増幅
器を示す増幅器２と、この増幅器２の出力に増幅
器１で発生する歪を外乱として仮想的に加算する
加算器３とにより同増幅器１の機能が等価的に表
わされている。また、４は増幅器１の入力信号を
加算器５に帰還する利得＋１の帰還路であり、６
は増幅器１の出力信号を前記加算器５に帰還する
利得βの帰還路である。そして加算器５は信号入
力端子７を介して供給された入力信号と、帰還路
４，６を各々介して供給された第１、第２の帰還
信号とを加算して増幅器１に供給し、ここで増幅
された信号が信号出力端子８に供給される。この
場合、入力信号の電圧Vi、増幅器１の出力信号
の電圧をVoとし、また加算器３で加算される歪
成分の電圧をVdとすると、帰還路４から出力さ
れる第１の帰還信号の電圧はVo−Vd／Ａとなり、 また帰還路６から出力される第２の帰還信号の電
圧はβVoとなる。したがつてここで、入力側の加
算器５において入出力条件を求めると、 Vi＋Vo−Vd／Ａ＋βVo＝Vo−Vd／Ａ ……(1) となる。そしてこの(1)式を整理すると、 Vi＝−βVo ……(2) となる。したがつて、この(2)式から明らかなよう
に、帰還路６が歪まなければ、信号出力端子８に
得られる出力信号は歪まないものとなる。
技術の１つとして、増幅回路の信号経路の各点に
得られる信号を入力側に帰還するようにした多種
帰還技術が知られている。第１図はこのような多
重帰還技術を用いた増幅回路の一例を示すブロツ
ク図である。この図において、１は増幅器であ
り、この増幅器１は歪を発生しない理想的な増幅
器を示す増幅器２と、この増幅器２の出力に増幅
器１で発生する歪を外乱として仮想的に加算する
加算器３とにより同増幅器１の機能が等価的に表
わされている。また、４は増幅器１の入力信号を
加算器５に帰還する利得＋１の帰還路であり、６
は増幅器１の出力信号を前記加算器５に帰還する
利得βの帰還路である。そして加算器５は信号入
力端子７を介して供給された入力信号と、帰還路
４，６を各々介して供給された第１、第２の帰還
信号とを加算して増幅器１に供給し、ここで増幅
された信号が信号出力端子８に供給される。この
場合、入力信号の電圧Vi、増幅器１の出力信号
の電圧をVoとし、また加算器３で加算される歪
成分の電圧をVdとすると、帰還路４から出力さ
れる第１の帰還信号の電圧はVo−Vd／Ａとなり、 また帰還路６から出力される第２の帰還信号の電
圧はβVoとなる。したがつてここで、入力側の加
算器５において入出力条件を求めると、 Vi＋Vo−Vd／Ａ＋βVo＝Vo−Vd／Ａ ……(1) となる。そしてこの(1)式を整理すると、 Vi＝−βVo ……(2) となる。したがつて、この(2)式から明らかなよう
に、帰還路６が歪まなければ、信号出力端子８に
得られる出力信号は歪まないものとなる。
ところで、上述したような一般の増幅回路等に
おいては多重帰還技術を用いた歪除去回路が考案
され、実施化されているが、例えばフイルタ特性
を有するＤ級増幅器等の信号系においては、いま
だこのような多重帰還技術を適用した歪除去回路
はなく、このような回路の開発が強く望まれてい
た。
おいては多重帰還技術を用いた歪除去回路が考案
され、実施化されているが、例えばフイルタ特性
を有するＤ級増幅器等の信号系においては、いま
だこのような多重帰還技術を適用した歪除去回路
はなく、このような回路の開発が強く望まれてい
た。
この発明は上記の点に鑑み、フイルタ特性を有
する信号系の特性を何ら変化させることなく、同
信号系の歪を除去することができる歪除去回路を
提供するもので、信号経路に設定された周波数特
性と等価なフイルタ特性を有し、当該信号経路の
入力端の信号電圧を入力とする入力帰還路と、前
記信号経路の出力電圧を入力とする出力負帰還路
と、前記入力帰還路の出力電圧と前記出力負帰還
路の出力電圧とを増幅すべき前記入力信号電圧に
酸化し、前記信号経路の前記入力端へ印加する帰
還演算回路とを設けたことを特徴としている。
する信号系の特性を何ら変化させることなく、同
信号系の歪を除去することができる歪除去回路を
提供するもので、信号経路に設定された周波数特
性と等価なフイルタ特性を有し、当該信号経路の
入力端の信号電圧を入力とする入力帰還路と、前
記信号経路の出力電圧を入力とする出力負帰還路
と、前記入力帰還路の出力電圧と前記出力負帰還
路の出力電圧とを増幅すべき前記入力信号電圧に
酸化し、前記信号経路の前記入力端へ印加する帰
還演算回路とを設けたことを特徴としている。
以下この発明の実施例を図面にしたがつて説明
する。まずここで、この発明による歪除去回路の
動作原理を第２図に示すブロツク図を参照して説
明する。なおこの第２図において第１図の各部と
対応する部分には同一の符号が付してある。この
図において、２ａは増幅器１ａの歪を含まない信
号伝達特性を等価的に表わす増幅器であり、この
増幅器２ａは所定のフイルタ特性を有している。
また、９は増幅部２ａの有するフイルタ特性と等
価なフイルタ特性を有するフイルタ回路である。
そしてこの図に示す歪除去回路においては、フイ
ルタ回路９により増幅器１ａの入力信号が加算器
５（帰還演算回路）に帰還され、また同様に、帰
還路６（出力負帰還路）により増幅器１ａの出力
信号が同増幅器１ａの入力側に帰還されるように
なつている。ここで、増幅部２ａの伝達関数を
AT（ｓ）、フｓルタ回路９（入力帰還路）の伝達
関数をＴ（ｓ）とし、また信号入力端子７を介し
て入力される信号の電圧をVi、信号出力端子８
に得られる出力信号の電圧をVo、加算器３で加
算される歪成分の電圧をVdとすると、フイルタ
回路９に入力される信号の電圧はVo−Vd／AT（ｓ）とな る。したがつて同フイルタ回路９から出力される
第１の帰還信号の電圧はVo−Vd／Ａとなる。また この場合、帰還路６から出力される第２の帰還信
号の電圧はβVoとなる。ここで、加算器５におけ
る入力条件を求めると、 Vi＋βVo＋Vo−Vd／Ａ９Vo−Vd／AT（ｓ） ……(3) となる。そしてこの(3)式をViについて整理すれ
ば、 Vi＝（１／AT（ｓ）−１／Ａ−β）Vo＋（
１／Ａ−１／AT（ｓ））Vd ＝１−Ｔ（ｓ）−AT（ｓ）β／AT（ｓ）
Vo＋Ｔ（ｓ）−１／AT（ｓ）Vd……(4) となる。したがつてVoは、 Vo＝AT（ｓ）／１−Ｔ（ｓ）−AT（ｓ）β
Vi＋１−Ｔ（ｓ）／１−Ｔ（ｓ）−AT（ｓ）βVd……(5
) となる。ここで、帰還路６の利得βと増幅部２ａ
の利得Ａ伝達関数AT（ｓ）の定数部）とが、 β＝−１／Ａ ……(6) なる関数を満たすように、帰還路６の利得βが設
定されていると、(5)式に示すVoは、 Vo＝AT(s)Vi＋〔１−Ｔ(s)〕Vd ……(7) となる。そしてこの場合、(7)式の右辺第２項にあ
るVdは同Vdと、通常１より少である値〔１−Ｔ
（ｓ）〕との積になつていることから、信号出力端
子８に得られる出力信号の歪は、増幅部２ａが発
生する歪より低減されたものとなり、特にＴ（ｓ）
＝１の領域では歪零となる。なおこの場合、(7)式
の左辺第１項にあるAT（ｓ）Viは、信号入力端
子７を介して入力された信号を増幅部２ａのみで
増幅した場合の信号成分を示している。すなわ
ち、増幅部２ａの有するフイルタ特性はそのまま
保存される。
する。まずここで、この発明による歪除去回路の
動作原理を第２図に示すブロツク図を参照して説
明する。なおこの第２図において第１図の各部と
対応する部分には同一の符号が付してある。この
図において、２ａは増幅器１ａの歪を含まない信
号伝達特性を等価的に表わす増幅器であり、この
増幅器２ａは所定のフイルタ特性を有している。
また、９は増幅部２ａの有するフイルタ特性と等
価なフイルタ特性を有するフイルタ回路である。
そしてこの図に示す歪除去回路においては、フイ
ルタ回路９により増幅器１ａの入力信号が加算器
５（帰還演算回路）に帰還され、また同様に、帰
還路６（出力負帰還路）により増幅器１ａの出力
信号が同増幅器１ａの入力側に帰還されるように
なつている。ここで、増幅部２ａの伝達関数を
AT（ｓ）、フｓルタ回路９（入力帰還路）の伝達
関数をＴ（ｓ）とし、また信号入力端子７を介し
て入力される信号の電圧をVi、信号出力端子８
に得られる出力信号の電圧をVo、加算器３で加
算される歪成分の電圧をVdとすると、フイルタ
回路９に入力される信号の電圧はVo−Vd／AT（ｓ）とな る。したがつて同フイルタ回路９から出力される
第１の帰還信号の電圧はVo−Vd／Ａとなる。また この場合、帰還路６から出力される第２の帰還信
号の電圧はβVoとなる。ここで、加算器５におけ
る入力条件を求めると、 Vi＋βVo＋Vo−Vd／Ａ９Vo−Vd／AT（ｓ） ……(3) となる。そしてこの(3)式をViについて整理すれ
ば、 Vi＝（１／AT（ｓ）−１／Ａ−β）Vo＋（
１／Ａ−１／AT（ｓ））Vd ＝１−Ｔ（ｓ）−AT（ｓ）β／AT（ｓ）
Vo＋Ｔ（ｓ）−１／AT（ｓ）Vd……(4) となる。したがつてVoは、 Vo＝AT（ｓ）／１−Ｔ（ｓ）−AT（ｓ）β
Vi＋１−Ｔ（ｓ）／１−Ｔ（ｓ）−AT（ｓ）βVd……(5
) となる。ここで、帰還路６の利得βと増幅部２ａ
の利得Ａ伝達関数AT（ｓ）の定数部）とが、 β＝−１／Ａ ……(6) なる関数を満たすように、帰還路６の利得βが設
定されていると、(5)式に示すVoは、 Vo＝AT(s)Vi＋〔１−Ｔ(s)〕Vd ……(7) となる。そしてこの場合、(7)式の右辺第２項にあ
るVdは同Vdと、通常１より少である値〔１−Ｔ
（ｓ）〕との積になつていることから、信号出力端
子８に得られる出力信号の歪は、増幅部２ａが発
生する歪より低減されたものとなり、特にＴ（ｓ）
＝１の領域では歪零となる。なおこの場合、(7)式
の左辺第１項にあるAT（ｓ）Viは、信号入力端
子７を介して入力された信号を増幅部２ａのみで
増幅した場合の信号成分を示している。すなわ
ち、増幅部２ａの有するフイルタ特性はそのまま
保存される。
以下、上述した原理に基づくこの発明による歪
除去回路の第１の実施例を第３図に示す回路図に
したがつて説明する。第３図において、信号入力
端子３は抵抗１０（値Ｒ）を介して演算増幅器１
１の反転入力端子に接続されている。塩酸増幅器
１１は加算器５（帰還演算回路）を構成するもの
であり、同演算増幅器１１の非反転入力端子は接
地され、かつ出力端子は抵抗１２（値Ｒ）を介し
て同演算増幅器１１の反転入力端子に接続される
共に、フイルタ回路９ａ入力帰還路）の入力端子
および増幅器２ａ−１の入力端子に接続されてい
る。増幅器２ａ−1は利得−Ａを有するもので、
同増幅器２ａ−1の出力端子はフイルタ回路２ａ
−2の入力端子に接続されている。フイルタ回路
２ａ−2は伝達関数がＴ（ｓ）であるフイルタ特性
をもつ回路であり、同フイルタ回路２ａ−2の出
力端子は加算器３に接続されている。加算器３
は、増幅器２ａ−1、フイルタ回路２ａ−2により
構成される増幅器１ａ（信号経路）で発生する歪
（Vd）が同増幅器１ａの出力に含まれていること
を示すために仮想的に設けられたものであり、同
加算器３の出力端子は信号出力端子８に接続され
ている。
除去回路の第１の実施例を第３図に示す回路図に
したがつて説明する。第３図において、信号入力
端子３は抵抗１０（値Ｒ）を介して演算増幅器１
１の反転入力端子に接続されている。塩酸増幅器
１１は加算器５（帰還演算回路）を構成するもの
であり、同演算増幅器１１の非反転入力端子は接
地され、かつ出力端子は抵抗１２（値Ｒ）を介し
て同演算増幅器１１の反転入力端子に接続される
共に、フイルタ回路９ａ入力帰還路）の入力端子
および増幅器２ａ−１の入力端子に接続されてい
る。増幅器２ａ−1は利得−Ａを有するもので、
同増幅器２ａ−1の出力端子はフイルタ回路２ａ
−2の入力端子に接続されている。フイルタ回路
２ａ−2は伝達関数がＴ（ｓ）であるフイルタ特性
をもつ回路であり、同フイルタ回路２ａ−2の出
力端子は加算器３に接続されている。加算器３
は、増幅器２ａ−1、フイルタ回路２ａ−2により
構成される増幅器１ａ（信号経路）で発生する歪
（Vd）が同増幅器１ａの出力に含まれていること
を示すために仮想的に設けられたものであり、同
加算器３の出力端子は信号出力端子８に接続され
ている。
また前記フイルタ回路９ａはフイルタ回路２ａ
−2の伝達関数Ｔ（ｓ）と等価な伝達関数Tf（ｓ）
を有する回路であり、同フイルタ回路９ａの出力
端子は抵抗１３（値Ｒ）を介して演算増幅器１４
の反転入力端子に接続されている。また前記信号
出力端子８は抵抗１５出力負帰還路；値AR）を
介して前記演算増幅器１４の反転入力端子に接続
されている。演算増幅器１４はフイルタ回路９ａ
を介して供給される増幅器１ａの入力信号の帰還
成分信号と抵抗１５を介して供給される増幅器１
ａの出力信号とを加算（演算）するものであり、
同演算増幅器１４の非反転入力端子は接地され、
かつ出力端子は抵抗１６（値Ｒ）を介して同演算
増幅器１４の反転入力端子に接続されると共に、
抵抗１７（値Ｒ）を介して前記演算増幅器１１の
反転入力端子に接続されている。
−2の伝達関数Ｔ（ｓ）と等価な伝達関数Tf（ｓ）
を有する回路であり、同フイルタ回路９ａの出力
端子は抵抗１３（値Ｒ）を介して演算増幅器１４
の反転入力端子に接続されている。また前記信号
出力端子８は抵抗１５出力負帰還路；値AR）を
介して前記演算増幅器１４の反転入力端子に接続
されている。演算増幅器１４はフイルタ回路９ａ
を介して供給される増幅器１ａの入力信号の帰還
成分信号と抵抗１５を介して供給される増幅器１
ａの出力信号とを加算（演算）するものであり、
同演算増幅器１４の非反転入力端子は接地され、
かつ出力端子は抵抗１６（値Ｒ）を介して同演算
増幅器１４の反転入力端子に接続されると共に、
抵抗１７（値Ｒ）を介して前記演算増幅器１１の
反転入力端子に接続されている。
次に以上の構成になる回路の動作を数式を用い
て説明する。まず、信号出力端子８に得られる出
力信号の電圧をVoとすると、増幅器１ａに入力
される信号の電圧は−Vo−Vd／AT（ｓ）となり、またフ イルタ回路９ａから出力される信号の電圧は−
Tf（ｓ）／AT（ｓ）（Vo−Vd）となる。そして、抵抗１
６ の値がＲ、抵抗１３の値がＲ、抵抗１５の値が
ARとなつていることから演算増幅器１４から出
力される信号の電圧はTf（ｓ）／AT（ｓ）（Vo−Vd）− Vo／Ａとなる。したがつて、加算器５における出力 条件を求めると、 −Vi−Tf（ｓ）／AT（ｓ）（Vo−Vd） ＋Vo／Ａ＝−Vo−Vd／AT（ｓ） ……(8) となる。そしてこの(8)式をViについて整理すれ
ば、 Vi＝＋Vo＋Vd／AT（ｓ）〔−Tf（ｓ）＋１〕＋Vo／Ａ ＝Vo／Ａ〔−Tf（ｓ）／Ｔ（ｓ）＋１／Ｔ（ｓ）＋
１〕 −Vd／AT（ｓ）〔１−Tf（ｓ）〕 ……(9) となるから、Voは、 Vo＝AT（ｓ）／１＋Ｔ（ｓ）−Tf（ｓ）Vi＋
１−Tf（ｓ）／１＋Ｔ（ｓ）−Tf（ｓ）Vd……(10) となる。ここで、フイルタ回路２ａ−2の伝達関
数Ｔ（ｓ）とフイルタ回路９ａの伝達関数Tf（ｓ）
とは等しいことから(10)式に示すVoは、 Vo＝AT(s)Vi＋〔１−Ｔ(s)〕Vd ……（11） となる。したがつて、この（11）式から明らかな
ようにフイルタ回路１４の伝達関数Ｔ（ｓ）がＴ
（ｓ）＝１の領域において、出力信号の電圧Voは、 Vo＝AT（ｓ）Vi ……（12） と、歪みをを含まないものとなる。またこの場
合、Ｔ（ｓ）＝１の領域においては演算増幅器１４
から出力される信号の電圧は−Vd／Ａと極めて小さ な電圧となることから、演算増幅器１４を含む帰
還回路のダイナミツクレンジを小さくすることが
できる。
て説明する。まず、信号出力端子８に得られる出
力信号の電圧をVoとすると、増幅器１ａに入力
される信号の電圧は−Vo−Vd／AT（ｓ）となり、またフ イルタ回路９ａから出力される信号の電圧は−
Tf（ｓ）／AT（ｓ）（Vo−Vd）となる。そして、抵抗１
６ の値がＲ、抵抗１３の値がＲ、抵抗１５の値が
ARとなつていることから演算増幅器１４から出
力される信号の電圧はTf（ｓ）／AT（ｓ）（Vo−Vd）− Vo／Ａとなる。したがつて、加算器５における出力 条件を求めると、 −Vi−Tf（ｓ）／AT（ｓ）（Vo−Vd） ＋Vo／Ａ＝−Vo−Vd／AT（ｓ） ……(8) となる。そしてこの(8)式をViについて整理すれ
ば、 Vi＝＋Vo＋Vd／AT（ｓ）〔−Tf（ｓ）＋１〕＋Vo／Ａ ＝Vo／Ａ〔−Tf（ｓ）／Ｔ（ｓ）＋１／Ｔ（ｓ）＋
１〕 −Vd／AT（ｓ）〔１−Tf（ｓ）〕 ……(9) となるから、Voは、 Vo＝AT（ｓ）／１＋Ｔ（ｓ）−Tf（ｓ）Vi＋
１−Tf（ｓ）／１＋Ｔ（ｓ）−Tf（ｓ）Vd……(10) となる。ここで、フイルタ回路２ａ−2の伝達関
数Ｔ（ｓ）とフイルタ回路９ａの伝達関数Tf（ｓ）
とは等しいことから(10)式に示すVoは、 Vo＝AT(s)Vi＋〔１−Ｔ(s)〕Vd ……（11） となる。したがつて、この（11）式から明らかな
ようにフイルタ回路１４の伝達関数Ｔ（ｓ）がＴ
（ｓ）＝１の領域において、出力信号の電圧Voは、 Vo＝AT（ｓ）Vi ……（12） と、歪みをを含まないものとなる。またこの場
合、Ｔ（ｓ）＝１の領域においては演算増幅器１４
から出力される信号の電圧は−Vd／Ａと極めて小さ な電圧となることから、演算増幅器１４を含む帰
還回路のダイナミツクレンジを小さくすることが
できる。
なお(10)式から解るように、フイルタ回路２ａ−
２の伝達関数Ｔ（ｓ）とフイルタ回路９ａの伝達関
数Tf（ｓ）とが完全に一致していない場合におい
ても、Ｔ（ｓ）−Tf（ｓ）＝−１にならない限り回
路系は安定である。すなわち両フイルタ回路９
ａ，２ａ−2が高次フイルタであり、かつこれら
両フイルタ回路９ａ，２ａ−2の次数が大きく異
なつていない限り（一方のフイルタ回路の位相回
転が遅く、他方のフイルタの位相回転が早くない
限り）、前述したＴ（ｓ）−Tf（ｓ）＝−１の状態は
ほとんど生じ得ず、従つて通常は全く問題なく増
幅器１ａで発生する歪を減少させることができ
る。
２の伝達関数Ｔ（ｓ）とフイルタ回路９ａの伝達関
数Tf（ｓ）とが完全に一致していない場合におい
ても、Ｔ（ｓ）−Tf（ｓ）＝−１にならない限り回
路系は安定である。すなわち両フイルタ回路９
ａ，２ａ−2が高次フイルタであり、かつこれら
両フイルタ回路９ａ，２ａ−2の次数が大きく異
なつていない限り（一方のフイルタ回路の位相回
転が遅く、他方のフイルタの位相回転が早くない
限り）、前述したＴ（ｓ）−Tf（ｓ）＝−１の状態は
ほとんど生じ得ず、従つて通常は全く問題なく増
幅器１ａで発生する歪を減少させることができ
る。
また（11）式から明らかなように、両フイルタ
回路９ａ，２ａ−2が、例えばローパスフイルタ
特性１／１＋STを持つフイルタである場合には、出 力信号の電圧Voは、 Vo＝Ａ／１＋STVi＋（１−Ａ／１＋ST）Vd ……（13） となることから、この場合、ST＝−１とならな
い限り、すなわちフイルタ回路９ａ，２ａ−2が
フイルタ特性を失なわない限り、出力信号に含ま
れる歪を減少させることができる。
回路９ａ，２ａ−2が、例えばローパスフイルタ
特性１／１＋STを持つフイルタである場合には、出 力信号の電圧Voは、 Vo＝Ａ／１＋STVi＋（１−Ａ／１＋ST）Vd ……（13） となることから、この場合、ST＝−１とならな
い限り、すなわちフイルタ回路９ａ，２ａ−2が
フイルタ特性を失なわない限り、出力信号に含ま
れる歪を減少させることができる。
次に、第４図はこの発明による歪除去回路の第
２の実施例を示す回路図である。この図におい
て、加算器５ｂにおける演算増幅器１１は非反転
入力端子が信号入力端子７に接続されると共に、
反転入力端子が抵抗１７を介して演算増幅器１４
の出力端子に接続され、かつこの演算増幅器１１
の出力端子と反転入力端子との間には抵抗１２が
介挿されている。また、信号出力端子８と接地点
との間には抵抗１８（値（2A−１）ｒ）、抵抗１
９（値ｒ）が順次直列に介挿され、これらの抵抗
１８，１９の接続点は演算増幅器１４の非反転入
力端子に接続されている。そして演算増幅器１４
の反転入力端子は抵抗１３を介してフイルタ回路
９ａの出力端子に接続され、同演算増幅器１４の
出力端子は抵抗１６を介して前記反転入力端子に
接続されている。またここでは、増幅器２ａ−1
の利得はＡ、フイルタ回路９ａの伝達関数はＴ
（ｓ）となつている。
２の実施例を示す回路図である。この図におい
て、加算器５ｂにおける演算増幅器１１は非反転
入力端子が信号入力端子７に接続されると共に、
反転入力端子が抵抗１７を介して演算増幅器１４
の出力端子に接続され、かつこの演算増幅器１１
の出力端子と反転入力端子との間には抵抗１２が
介挿されている。また、信号出力端子８と接地点
との間には抵抗１８（値（2A−１）ｒ）、抵抗１
９（値ｒ）が順次直列に介挿され、これらの抵抗
１８，１９の接続点は演算増幅器１４の非反転入
力端子に接続されている。そして演算増幅器１４
の反転入力端子は抵抗１３を介してフイルタ回路
９ａの出力端子に接続され、同演算増幅器１４の
出力端子は抵抗１６を介して前記反転入力端子に
接続されている。またここでは、増幅器２ａ−1
の利得はＡ、フイルタ回路９ａの伝達関数はＴ
（ｓ）となつている。
以上の構成において、信号出力端子８に得られ
る出力信号の電圧をVoとすれば、増幅器１ａに
入力される信号の電圧はVo−Vd／AT（ｓ）となり、フイ ルタ回路９ａから出力される信号の電圧は
Vo−Vd／Ａとなり、この信号が抵抗１３を介して 演算増幅器の非反転入力端子へ供給される。また
抵抗１８，１９の各値の比が（2A−１）：１とな
つていることから演算増幅器１４の非反転入力端
子に供給される電圧はVo／2Aとなる。したがつて演 算増幅器１４から出力される信号の電圧は−
Vo−Vd／Ａ＋Vo／Ａとなる。ここで、加算器１にお ける入出力条件を求めると、 Vi＋〔Vi−（−Vo−Vd／Ａ＋Vo／Ａ）〕 ＝Vo−Vd／AT ……（14） となる。この（14）式をViについて整理すれば、 2Vi＝１／AT（ｓ）Vo＋Vd／Ａ−Vd／AT（ｓ）＝
１／AT（ｓ）Vo＋Ｔ（ｓ）Ｇ−１／AT（ｓ）Vd……（15
） となる。したがつてVoは、 Vo＝2AT(s)Vi＋〔１−Ｔ(s)〕Vd ……（16） となる。これにより、例えば入力信号に対して両
フイルタ９ａ，２a-2がフラツトな通過帯域を持
つ時のようにＴ（ｓ）＝１となる場合には歪電圧
Vdが完全に打消され、 Vo＝2AT（ｓ）Vi ……（17） となる。したがつてこの場合も出力信号は歪を含
まないものとなる。
る出力信号の電圧をVoとすれば、増幅器１ａに
入力される信号の電圧はVo−Vd／AT（ｓ）となり、フイ ルタ回路９ａから出力される信号の電圧は
Vo−Vd／Ａとなり、この信号が抵抗１３を介して 演算増幅器の非反転入力端子へ供給される。また
抵抗１８，１９の各値の比が（2A−１）：１とな
つていることから演算増幅器１４の非反転入力端
子に供給される電圧はVo／2Aとなる。したがつて演 算増幅器１４から出力される信号の電圧は−
Vo−Vd／Ａ＋Vo／Ａとなる。ここで、加算器１にお ける入出力条件を求めると、 Vi＋〔Vi−（−Vo−Vd／Ａ＋Vo／Ａ）〕 ＝Vo−Vd／AT ……（14） となる。この（14）式をViについて整理すれば、 2Vi＝１／AT（ｓ）Vo＋Vd／Ａ−Vd／AT（ｓ）＝
１／AT（ｓ）Vo＋Ｔ（ｓ）Ｇ−１／AT（ｓ）Vd……（15
） となる。したがつてVoは、 Vo＝2AT(s)Vi＋〔１−Ｔ(s)〕Vd ……（16） となる。これにより、例えば入力信号に対して両
フイルタ９ａ，２a-2がフラツトな通過帯域を持
つ時のようにＴ（ｓ）＝１となる場合には歪電圧
Vdが完全に打消され、 Vo＝2AT（ｓ）Vi ……（17） となる。したがつてこの場合も出力信号は歪を含
まないものとなる。
以上説明したようにこの発明による歪除去回路
は信号経路に設定された周波数特性と等価なフイ
ルタ特性を有し、当該信号経路の入力端の信号電
圧を入力とする入力帰還路と、前記信号経路の出
力電圧を入力とする出力負帰還路と、前記入力帰
還路の出力電圧と前記出力負帰還路の出力電圧と
を増幅すべき前記入力信号電圧に加算し、前記信
号経路の前記入力端へ印加する帰還演算回路とを
設けたので、信号経路のフイルタ特性を何ら変化
させることなく、同信号経路の歪を低減すること
ができ、特定の条件下ではほぼ零にすることがで
きる。従つて、この発明による歪除去回路をフイ
ルタ特性を有するＤ級アンプ等に適用した場合に
おいては、このアンプの特性を何ら変化させるこ
となく、同アンプの歪をなくすことができる。
は信号経路に設定された周波数特性と等価なフイ
ルタ特性を有し、当該信号経路の入力端の信号電
圧を入力とする入力帰還路と、前記信号経路の出
力電圧を入力とする出力負帰還路と、前記入力帰
還路の出力電圧と前記出力負帰還路の出力電圧と
を増幅すべき前記入力信号電圧に加算し、前記信
号経路の前記入力端へ印加する帰還演算回路とを
設けたので、信号経路のフイルタ特性を何ら変化
させることなく、同信号経路の歪を低減すること
ができ、特定の条件下ではほぼ零にすることがで
きる。従つて、この発明による歪除去回路をフイ
ルタ特性を有するＤ級アンプ等に適用した場合に
おいては、このアンプの特性を何ら変化させるこ
となく、同アンプの歪をなくすことができる。
第１図は多重帰還技術を用いた増幅回路の一例
を示すブロツク図、第２図はこの発明による歪除
去回路の作動原理を示すブロツク図、第３図はこ
の発明による歪除去回路の第１の実施例を示す回
路図、第４図はこの発明による歪除去回路の第２
の実施例を示す回路図である。 １ａ……信号経路（増幅器）、５……帰還演算
回路（加算器）、９ａ……入力帰還路（フイル
タ）、１５……出力負帰還路（抵抗）。
を示すブロツク図、第２図はこの発明による歪除
去回路の作動原理を示すブロツク図、第３図はこ
の発明による歪除去回路の第１の実施例を示す回
路図、第４図はこの発明による歪除去回路の第２
の実施例を示す回路図である。 １ａ……信号経路（増幅器）、５……帰還演算
回路（加算器）、９ａ……入力帰還路（フイル
タ）、１５……出力負帰還路（抵抗）。
Claims (1)
- 【特許請求の範囲】 １ 増幅すべき入力信号を負荷の特性に依存され
ずに、設定された周波数特性を付与しつつ電圧増
幅し、この増幅出力で前記負荷を駆動すべく構成
された信号経路の歪を除去する歪除去回路におい
て、 前記信号経路に設定された周波数特性と等価な
フイルタ特性を有し、当該信号経路の入力端の信
号電圧を入力とする入力帰還路と、 前記信号経路の出力電圧を入力とする出力負帰
還路と、 前記入力帰還路の出力電圧と前記出力負帰還路
の出力電圧とを前記増幅すべき入力信号の電圧に
加算し、前記信号経路の前記入力端へ印加する帰
還演算回路と を具備することを特徴とする歪除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037479A JPS58154904A (ja) | 1982-03-10 | 1982-03-10 | 歪除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037479A JPS58154904A (ja) | 1982-03-10 | 1982-03-10 | 歪除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154904A JPS58154904A (ja) | 1983-09-14 |
| JPH0367364B2 true JPH0367364B2 (ja) | 1991-10-22 |
Family
ID=12498648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037479A Granted JPS58154904A (ja) | 1982-03-10 | 1982-03-10 | 歪除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154904A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1571794B1 (en) * | 2004-03-01 | 2008-04-30 | Sony Deutschland GmbH | Method for inversely transforming a signal with respect to a given transfer function |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4871551A (ja) * | 1971-12-25 | 1973-09-27 | ||
| JPS5068452A (ja) * | 1973-10-18 | 1975-06-07 |
-
1982
- 1982-03-10 JP JP57037479A patent/JPS58154904A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58154904A (ja) | 1983-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626722Y2 (ja) | ||
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| JPH05267991A (ja) | ローパスフィルタ | |
| JP2834000B2 (ja) | 中間周波増幅回路 | |
| US6373332B2 (en) | Biquad notch filter | |
| JP3143734B2 (ja) | 差動減衰器 | |
| US4403196A (en) | Pulse width modulated power amplifier with differential connecting line voltage drop comparators | |
| JPH0424882B2 (ja) | ||
| JPS6355805B2 (ja) | ||
| JP2963709B2 (ja) | アナログフィルタ回路 | |
| US4210874A (en) | Gain control amplifier circuit | |
| US5394113A (en) | High impedance low-distortion linear amplifier | |
| JPH06338759A (ja) | フィルタ回路 | |
| JPS61238111A (ja) | 増幅器 | |
| JPS58154904A (ja) | 歪除去回路 | |
| JP2707476B2 (ja) | Ｆｍ検波回路 | |
| US6816005B2 (en) | All pass filter | |
| JPS6117618Y2 (ja) | ||
| JPH047124B2 (ja) | ||
| JPS6340904Y2 (ja) | ||
| JP3041871B2 (ja) | 信号補正回路 | |
| JPH0353801B2 (ja) | ||
| JP2575059Y2 (ja) | アクティブフィルタ回路 | |
| JPH057786Y2 (ja) | ||
| JP3030193B2 (ja) | フィルタ調整回路およびそれを用いたｙ／ｃ分離回路 |