JPH0367371A - ノイズ検証方法および装置 - Google Patents
ノイズ検証方法および装置Info
- Publication number
- JPH0367371A JPH0367371A JP1204133A JP20413389A JPH0367371A JP H0367371 A JPH0367371 A JP H0367371A JP 1204133 A JP1204133 A JP 1204133A JP 20413389 A JP20413389 A JP 20413389A JP H0367371 A JPH0367371 A JP H0367371A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- calculation
- unit
- pulse
- performs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はＬＳ Ｉ（大規模集積回路）においてノイズ
の発生状況をシミュレーシタンにより検証する装置およ
びその方法に関する。
の発生状況をシミュレーシタンにより検証する装置およ
びその方法に関する。
従来の技術
一般に、ＬＳＩ自体−（ＬＳＩ内部回路のことをいう）
や、ＬＳＩ、ＩＣ等を複数個組合せて作るプリント基板
において、各種のノイズが原因となり回路誤動作を起こ
すケースがある。これは、設計段階で、ノイズに対して
充分な検証をとっていないからである。この種のノイズ
による障害は、半導体プロセスの微細化と共に、回路の
高速化・高精度化などその回路性能が上がるほど顕著に
現れる。従って、設計者は半導体素子や集積回路の設計
段階で、他の隣接ラインからのパルス等によって生じる
ノイズを考慮し、可能な限りこの種のノイズに強い装置
を作る必要がある。
や、ＬＳＩ、ＩＣ等を複数個組合せて作るプリント基板
において、各種のノイズが原因となり回路誤動作を起こ
すケースがある。これは、設計段階で、ノイズに対して
充分な検証をとっていないからである。この種のノイズ
による障害は、半導体プロセスの微細化と共に、回路の
高速化・高精度化などその回路性能が上がるほど顕著に
現れる。従って、設計者は半導体素子や集積回路の設計
段階で、他の隣接ラインからのパルス等によって生じる
ノイズを考慮し、可能な限りこの種のノイズに強い装置
を作る必要がある。
ところが、従来技術では、設計段階でノイズを検知した
り、ノイズ対策を考慮した設計を支援する装置はなく、
ＬＳＩ等におけるノイズ発生の予測とその対策は各設計
者の経験やノウハウに頼っていた。
り、ノイズ対策を考慮した設計を支援する装置はなく、
ＬＳＩ等におけるノイズ発生の予測とその対策は各設計
者の経験やノウハウに頼っていた。
発明が解決しようとする課題
上述の従来方式では、経験やノウハウの乏しい設計者は
、ノイズに強いＬＳＩ製品を作ることが難しい。また、
ノイズに強い製品を作れたとしても、ノイズ源を避ける
のにマージンをとりすぎ、配線を余分に引きまわして、
動作速度などの回路の性能を低下させるなどの弊害が出
る可能性が大きい。
、ノイズに強いＬＳＩ製品を作ることが難しい。また、
ノイズに強い製品を作れたとしても、ノイズ源を避ける
のにマージンをとりすぎ、配線を余分に引きまわして、
動作速度などの回路の性能を低下させるなどの弊害が出
る可能性が大きい。
つまり、ノイズに対して定量的に表わす手段・装置がな
いため、作られるＬＳＩ装置のノイズ特性は設計者によ
ってばらつき、その品質や信頼性も低下するという欠点
をもつ。
いため、作られるＬＳＩ装置のノイズ特性は設計者によ
ってばらつき、その品質や信頼性も低下するという欠点
をもつ。
本発明は、上記欠点を解決しようとするものであり、Ｌ
ＳＩなどの微細回路の設計段階でノイズ特性を客賎的に
検証する装置と方法を提供することを目的とする。
ＳＩなどの微細回路の設計段階でノイズ特性を客賎的に
検証する装置と方法を提供することを目的とする。
課題を解決するための手段
上述の目的を達成するために、この発明は第１図に示す
ようにノイズ測定部分を示す情報を含む情報を入力する
入力部（１）と、入力された情報を記憶しておく記憶部
（２）と、ノイズ計算式を含む固定情報を蓄えておくラ
イブラリ記憶部（３）と、両記憶部に記憶された情報に
もとづいてノイズ計算処理する演算部（４）と、その計
算処理を実行させる制御部（５）と、ノイズの計算結果
を出力する出力部（６）とを備えたことを特徴とするノ
イズ検証装置である。
ようにノイズ測定部分を示す情報を含む情報を入力する
入力部（１）と、入力された情報を記憶しておく記憶部
（２）と、ノイズ計算式を含む固定情報を蓄えておくラ
イブラリ記憶部（３）と、両記憶部に記憶された情報に
もとづいてノイズ計算処理する演算部（４）と、その計
算処理を実行させる制御部（５）と、ノイズの計算結果
を出力する出力部（６）とを備えたことを特徴とするノ
イズ検証装置である。
さらに、この発明のノイズ検証方法は、設計されたレイ
アウトデータに対して、ノイズ源となるパルス及びその
パルスの印加部分とノイズをチェックしたい部分を指定
し、相互におけるインピーダンス、キャパシタンス、イ
ンダクタンスを計算し、これらの値と所定のノイズ計算
式より上記チェックしたい部分に生じる電圧を計算して
生じるノイズの過渡解析を行う。
アウトデータに対して、ノイズ源となるパルス及びその
パルスの印加部分とノイズをチェックしたい部分を指定
し、相互におけるインピーダンス、キャパシタンス、イ
ンダクタンスを計算し、これらの値と所定のノイズ計算
式より上記チェックしたい部分に生じる電圧を計算して
生じるノイズの過渡解析を行う。
実施例
第１図に示したノイズ検証装置はたとえば入力部ｌとし
て数値キーなどを含むキーボードと図形人力装置とを用
い、記憶部２．３としてＲＡＭ、ＲＯＭを用い演算ｆ！
ｉ５４、制御部５としていわゆるマイクロコンピュータ
にてなるＣＰＵを用い、出力部として文字、図形の表示
可能なｑＲＴを用いてなるＣＡＤシステム（計算機支援
図形作成システム）によるＬＳ１回路設計システムが用
いられる。
て数値キーなどを含むキーボードと図形人力装置とを用
い、記憶部２．３としてＲＡＭ、ＲＯＭを用い演算ｆ！
ｉ５４、制御部５としていわゆるマイクロコンピュータ
にてなるＣＰＵを用い、出力部として文字、図形の表示
可能なｑＲＴを用いてなるＣＡＤシステム（計算機支援
図形作成システム）によるＬＳ１回路設計システムが用
いられる。
以下第１図の装置を第４図のフローチャートを参照しつ
つ説明する。
つ説明する。
先ずステップＳ１において、回路のレイアウトデータが
ＬＳＩ設計システム内に保存されているか否かが判断さ
れ、保存されていればステップ２へ進む。
ＬＳＩ設計システム内に保存されているか否かが判断さ
れ、保存されていればステップ２へ進む。
レイアウトデータが存在する場合、入力部１より、設計
者がパルスを印加する第３図に示すライン１０（以下誘
導ラインという）及びパルスの印加点１１を当該ＣＡＤ
システムに既に入力されているレイアウトデータ上で指
定する。
者がパルスを印加する第３図に示すライン１０（以下誘
導ラインという）及びパルスの印加点１１を当該ＣＡＤ
システムに既に入力されているレイアウトデータ上で指
定する。
第３図はその一例である。次に誘導ライン■０上の印加
点１１の座標値（Ｘ、Ｙ）を゛指定する。
点１１の座標値（Ｘ、Ｙ）を゛指定する。
次に第２図に示すような立上り時間Ｔ３．立下り時間（
Ｔ 、 −Ｔ ｆｆ１）を有する印加パルスの波形を入
力部ｌで指定する。上記のようにして指定された各デー
タがステップＳ２．Ｓ３で記憶部２に保存される。
Ｔ 、 −Ｔ ｆｆ１）を有する印加パルスの波形を入
力部ｌで指定する。上記のようにして指定された各デー
タがステップＳ２．Ｓ３で記憶部２に保存される。
次に、ノイズをチェックしたい配線Ｉ２上でノイズをチ
ェックした点１３（以下、指定ノードという）を指定す
ると、その配線ノードが前記同様記憶部２に保存される
。記憶された各データをもとに、演算部４で誘導ライン
ＩＯと配線Ｉ２との配線間隔ａを算出する。（ステップ
Ｓ４）さらに、誘導ライン１０において、接地点（アー
ス）からパルス印加点ＩＩまでのインピーダンスＺｏを
算出する。（ステップＳ５） 次に、ノイズ印加点１１からラインＩＯと配線１２が平
行に走っている距離ｇ１即ち結合長をライブラリ記憶部
３から抽出し、指定ノードＩ２におけるこの結合してい
る部分のインダクタンス（Ｌ）とキャパシタンス（Ｃ）
を求める。（ステップＳ６）さらに、誘導ライン１０と
配線１２が結合している部分の結合容量及び相互インダ
クタンスを算出する。（ステップＳ ７．Ｓ ８） 計算の際に使用される配線の単位面積当りのインダクタ
ンスやキャパシタンスなどは、あらかじめライブラリ記
憶１３に人力されており、これらのライブラリ記憶部３
に記憶されている値を演算部４にとり込んで演算により
求める。そして、以下に示すノイズ計算式（１）により
指定ノード１２でのノイズ量を演算部４で計算する。（
ステップＳ９） ・・・・・・（１） Ｋｒ：遠端クロストーク係数 Ｋｂ：近端クロストーク係数 Ｑ ：結合長 Ｔｄ：線長Ｑに対する信号遅延時間 Ｖ １ｎ（Ｌ）：印加パルス Ｚｏ：接地点から印加点までのインピーダンス Ｌ：被誘導ラインのインダクタンス Ｃ： 〃 のキャパシタンス ＬＬＩＩ：相互インダクタンス Ｃｌ１ｌ：結合容量 ここで、Ｘはパルス印加点１１からノイズをチェックす
る点１３までの距離、Ｌは印加パルスに対しての経過時
間を示す。
ェックした点１３（以下、指定ノードという）を指定す
ると、その配線ノードが前記同様記憶部２に保存される
。記憶された各データをもとに、演算部４で誘導ライン
ＩＯと配線Ｉ２との配線間隔ａを算出する。（ステップ
Ｓ４）さらに、誘導ライン１０において、接地点（アー
ス）からパルス印加点ＩＩまでのインピーダンスＺｏを
算出する。（ステップＳ５） 次に、ノイズ印加点１１からラインＩＯと配線１２が平
行に走っている距離ｇ１即ち結合長をライブラリ記憶部
３から抽出し、指定ノードＩ２におけるこの結合してい
る部分のインダクタンス（Ｌ）とキャパシタンス（Ｃ）
を求める。（ステップＳ６）さらに、誘導ライン１０と
配線１２が結合している部分の結合容量及び相互インダ
クタンスを算出する。（ステップＳ ７．Ｓ ８） 計算の際に使用される配線の単位面積当りのインダクタ
ンスやキャパシタンスなどは、あらかじめライブラリ記
憶１３に人力されており、これらのライブラリ記憶部３
に記憶されている値を演算部４にとり込んで演算により
求める。そして、以下に示すノイズ計算式（１）により
指定ノード１２でのノイズ量を演算部４で計算する。（
ステップＳ９） ・・・・・・（１） Ｋｒ：遠端クロストーク係数 Ｋｂ：近端クロストーク係数 Ｑ ：結合長 Ｔｄ：線長Ｑに対する信号遅延時間 Ｖ １ｎ（Ｌ）：印加パルス Ｚｏ：接地点から印加点までのインピーダンス Ｌ：被誘導ラインのインダクタンス Ｃ： 〃 のキャパシタンス ＬＬＩＩ：相互インダクタンス Ｃｌ１ｌ：結合容量 ここで、Ｘはパルス印加点１１からノイズをチェックす
る点１３までの距離、Ｌは印加パルスに対しての経過時
間を示す。
（１）式によって計算されたノイズ値Ｖ（Ｘ、ｔ）は出
力部６によって出力される。出力部６はたとえばＣＲＴ
等の表示装置を用いて、ノイズ値Ｖ（ｘ、ｔ）を数値と
して表示するものや波形で示すものさらにはＶ（ｘ、ｔ
）を電圧で出力するものなど随意の出力装置を用いるこ
とができる。（ステップ５１１）誘導ライン１０が複数
個指定されていれば、その個数分だけ前記手順を繰り返
す。（ステップ５１０） そして、各々のノイズ値を求めた後、それらの値を加算
し、指定ノード１３でのノイズ値として、出力部６より
出力される。
力部６によって出力される。出力部６はたとえばＣＲＴ
等の表示装置を用いて、ノイズ値Ｖ（ｘ、ｔ）を数値と
して表示するものや波形で示すものさらにはＶ（ｘ、ｔ
）を電圧で出力するものなど随意の出力装置を用いるこ
とができる。（ステップ５１１）誘導ライン１０が複数
個指定されていれば、その個数分だけ前記手順を繰り返
す。（ステップ５１０） そして、各々のノイズ値を求めた後、それらの値を加算
し、指定ノード１３でのノイズ値として、出力部６より
出力される。
出力部６からは入力ノイズ波に対応して指定ノード１３
に発生するノイズの各瞬時の波形を表すデータが得られ
、これにもとづいて、たとえば当該回路１Ｏ１１２にお
けるノイズの過渡解析を行うことができる。
に発生するノイズの各瞬時の波形を表すデータが得られ
、これにもとづいて、たとえば当該回路１Ｏ１１２にお
けるノイズの過渡解析を行うことができる。
また、制御部５は、ここまでに示した処理手順をコント
ロールする。
ロールする。
レイアウトデータが存在しない場合にはステップＳ１か
らＳ１２へ進む。この場合、レイアウトデータの代わり
に回路図を利用する。従って回路図上で前述の場合と同
様、誘導ラインを指示する。
らＳ１２へ進む。この場合、レイアウトデータの代わり
に回路図を利用する。従って回路図上で前述の場合と同
様、誘導ラインを指示する。
（ステップ５１３）（ただし、この場合は、印加点の座
標値を指定する必要はない。） 次に、印加パルスの波形を指定すると、これらのデータ
は、記憶部２に蓄えられる。（ステップ５１４） さらに、レイアウトを予想し設置ｆ者が見積もった結合
長（ｔ２）、指定ノード１３のインダクタンス（Ｌ）と
キャパシタンス（Ｃ）、誘導ラインと指定ノード間の相
互インダクタンス（Ｌｍ）と結合容ｉｉ（Ｃｍ）、及び
パルス印加点までのインピーダンス（ＺＯ）を入力して
（ステップ５１５）これらの値を記憶部２、ライブラリ
記憶部３に記憶させる。（ステップ８１６） そしてステップＳ９に進みノイズ計算式を使用してノイ
ズ値を求めることができる。
標値を指定する必要はない。） 次に、印加パルスの波形を指定すると、これらのデータ
は、記憶部２に蓄えられる。（ステップ５１４） さらに、レイアウトを予想し設置ｆ者が見積もった結合
長（ｔ２）、指定ノード１３のインダクタンス（Ｌ）と
キャパシタンス（Ｃ）、誘導ラインと指定ノード間の相
互インダクタンス（Ｌｍ）と結合容ｉｉ（Ｃｍ）、及び
パルス印加点までのインピーダンス（ＺＯ）を入力して
（ステップ５１５）これらの値を記憶部２、ライブラリ
記憶部３に記憶させる。（ステップ８１６） そしてステップＳ９に進みノイズ計算式を使用してノイ
ズ値を求めることができる。
ここで、誘導ラインが複数個あれば、全部の場合につい
て計算し、その和を計算結果として出力する。
て計算し、その和を計算結果として出力する。
発明の効果
以上詳述したように、この発明はＬＳＩなどの回路設計
の段階で、各回路に生じるノイズ値を回路データ等にも
とづいて発生ノイズを客観的に予測することができ、設
計者の経験やノウハウあるいはいわゆるカンに頼ること
なくノイズを適確に知り、ノイズを低減した回路設計を
することができる。それ数本発明の装置及び方法を利用
することで、どのような設計者でもノイズが少なく品質
のよい信頼性の高い製品の設計が可能となる。
の段階で、各回路に生じるノイズ値を回路データ等にも
とづいて発生ノイズを客観的に予測することができ、設
計者の経験やノウハウあるいはいわゆるカンに頼ること
なくノイズを適確に知り、ノイズを低減した回路設計を
することができる。それ数本発明の装置及び方法を利用
することで、どのような設計者でもノイズが少なく品質
のよい信頼性の高い製品の設計が可能となる。
さらに本発明によれば
（ｉ）設計段階でノイズに関する検証がとれるので、製
品化された場合でもノイズが原因で誤動作するケースが
減少する。言い換えれば製品の品質向上につながる。
品化された場合でもノイズが原因で誤動作するケースが
減少する。言い換えれば製品の品質向上につながる。
（ｉｉ）意識的にノイズに強い製品が設計できるので、
ノイズか大変気になる産業分野の製品設計も可能となる
。
ノイズか大変気になる産業分野の製品設計も可能となる
。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の装置に用いる波形の一例を示す図、第３図は
回路レイアウトの一例を示す平面図、第４図は第０図の
装置の動作を示すフローチャートである。 １・・・人力部、２・・・記憶部、３・・・ライブラリ
記憶部、４・・・演算部、５・・・制御部、６・・・出
力部。 第１図 第３図
は第１図の装置に用いる波形の一例を示す図、第３図は
回路レイアウトの一例を示す平面図、第４図は第０図の
装置の動作を示すフローチャートである。 １・・・人力部、２・・・記憶部、３・・・ライブラリ
記憶部、４・・・演算部、５・・・制御部、６・・・出
力部。 第１図 第３図
Claims (2)
- （１）ノイズ測定部分を示す情報を含む情報を入力する
入力部（１）と、入力された情報を記憶しておく記憶部
（２）と、ノイズ計算式を含む固定情報を蓄えておくラ
イブラリ記憶部（３）と、両記憶部に記憶された情報に
もとづいてノイズ計算処理する演算部（４）と、その計
算処理を実行させる制御部（５）と、ノイズ計算結果を
出力する出力部（６）とを備えたことを特徴とするノイ
ズ検証装置。 - （２）設計されたレイアウトデータに対して、ノイズ源
となるパルス及びそのパルスの印加部分とノ イズをチ
ェックしたい部分を指定し、相互におけるインピーダン
ス、キャパシタンス、インダクタンスを計算し、これら
の値と所定のノイズ計算式より上記チェックしたい部分
に生じる電圧を計算して生じるノイズの過渡解析を行う
ノイズ検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204133A JPH0367371A (ja) | 1989-08-04 | 1989-08-04 | ノイズ検証方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204133A JPH0367371A (ja) | 1989-08-04 | 1989-08-04 | ノイズ検証方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0367371A true JPH0367371A (ja) | 1991-03-22 |
Family
ID=16485385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1204133A Pending JPH0367371A (ja) | 1989-08-04 | 1989-08-04 | ノイズ検証方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0367371A (ja) |
-
1989
- 1989-08-04 JP JP1204133A patent/JPH0367371A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5901063A (en) | System and method for extracting parasitic impedance from an integrated circuit layout | |
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| JP2810341B2 (ja) | 超ｌｓｉ回路のパワーネットワークの分析装置及び分析方法 | |
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| JPH04101274A (ja) | 論理設計処理装置およびタイミング調整方法 | |
| JP3153403B2 (ja) | 半導体集積回路の遅延時間計算装置 | |
| US7117464B2 (en) | System and method for evaluating signal coupling between differential traces in a package design | |
| CN112214960A (zh) | 一种兼顾集成电路时序的冗余金属填充方法及系统 | |
| US6751744B1 (en) | Method of integrated circuit design checking using progressive individual network analysis | |
| JP2942022B2 (ja) | 論理シミュレーション装置 | |
| JP2004185374A (ja) | クロストークチェック方法 | |
| JPH04186866A (ja) | 半導体装置における電源線の配線方法及び電源配線決定装置 | |
| JPH0367371A (ja) | ノイズ検証方法および装置 | |
| JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
| JP2639147B2 (ja) | レイアウト検証装置 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| US7313509B2 (en) | Simulation method and apparatus, and computer-readable storage medium | |
| JP3005578B1 (ja) | クロスト―ク検証装置およびクロスト―ク検証方法 | |
| JPH04256072A (ja) | 布線シミュレータ | |
| JPH04151853A (ja) | 配線方法 | |
| JPH10293778A (ja) | プリント基板配線装置 | |
| JPH04279976A (ja) | インタラクティブな配置修正方式 | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JP2848031B2 (ja) | 回路図エディタ |