JPH10293778A - プリント基板配線装置 - Google Patents
プリント基板配線装置Info
- Publication number
- JPH10293778A JPH10293778A JP9103409A JP10340997A JPH10293778A JP H10293778 A JPH10293778 A JP H10293778A JP 9103409 A JP9103409 A JP 9103409A JP 10340997 A JP10340997 A JP 10340997A JP H10293778 A JPH10293778 A JP H10293778A
- Authority
- JP
- Japan
- Prior art keywords
- net
- wiring
- sensitive
- crosstalk
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 クロストークの影響を考慮してプリント基板
の配線設計を行う場合に、高密度な配線ができなかった
り、多大な時間が必要であった。 【解決手段】 論理シミュレーション結果１２により、
センシティブ時間設定部１４は、任意の対象ネットが駆
動するタイミングの前後で、隣接ネットの駆動によりク
ロストークの影響が生じて回路動作上問題となる時間帯
（センシティブ時間）を設定し、センシティブネット抽
出部１５は、そのセンシティブ時間内に駆動するネット
（センシティブネット）を抽出する。ＤＲＣルール設定
部３は、抽出されたセンシティブネットをクロストーク
不可のネットとして、クロストーク可のネットとは異な
るＤＲＣルール（配線間隔ルール）を設定する。ＤＲＣ
実行部５は、上記２種類のＤＲＣルールに従ってＤＲＣ
を実行する。
の配線設計を行う場合に、高密度な配線ができなかった
り、多大な時間が必要であった。 【解決手段】 論理シミュレーション結果１２により、
センシティブ時間設定部１４は、任意の対象ネットが駆
動するタイミングの前後で、隣接ネットの駆動によりク
ロストークの影響が生じて回路動作上問題となる時間帯
（センシティブ時間）を設定し、センシティブネット抽
出部１５は、そのセンシティブ時間内に駆動するネット
（センシティブネット）を抽出する。ＤＲＣルール設定
部３は、抽出されたセンシティブネットをクロストーク
不可のネットとして、クロストーク可のネットとは異な
るＤＲＣルール（配線間隔ルール）を設定する。ＤＲＣ
実行部５は、上記２種類のＤＲＣルールに従ってＤＲＣ
を実行する。
Description
【０００１】
【発明の属する技術分野】この発明は、プリント基板上
の配線をクロストークの影響を考慮しながら設計できる
プリント基板配線装置に関する。
の配線をクロストークの影響を考慮しながら設計できる
プリント基板配線装置に関する。
【０００２】
【従来の技術】近年、プリント基板の配線設計が高密度
化、高速化するにしたがって、回路のあるネットに信号
を駆動すると隣接ネットにノイズが発生するというクロ
ストークの問題が深刻になっている。図６は、従来のプ
リント基板配線装置を示すブロック図である。図におい
て、１はプリント基板の配置や配線等のレイアウト設計
を行って基板レイアウト情報２を作成する基板レイアウ
ト部である。３はプリント基板レイアウトの配線間隔等
の物理的制約条件（以下ＤＲＣルールと呼ぶ）を設定す
るＤＲＣルール設定部で、４はそのＤＲＣルール情報で
ある。５はＤＲＣルール情報４をもとに、基板レイアフ
ウト情報２がＤＲＣルールを守っているかのチェック
（以下単にＤＲＣと呼ぶ）を行うＤＲＣ実行部で、この
チェックで検出されたエラーはＤＲＣエラー情報６とし
て格納し、またＤＲＣエラー表示部７に出力する。ま
た、８は基板レイアウト情報を用いて伝送線路シミュレ
ーションを実行する伝送線路シミュレーション部で、そ
のシミュレーションにより得られたクロストーク情報９
は、基板レイアウト部１における配線設計に考慮され
る。
化、高速化するにしたがって、回路のあるネットに信号
を駆動すると隣接ネットにノイズが発生するというクロ
ストークの問題が深刻になっている。図６は、従来のプ
リント基板配線装置を示すブロック図である。図におい
て、１はプリント基板の配置や配線等のレイアウト設計
を行って基板レイアウト情報２を作成する基板レイアウ
ト部である。３はプリント基板レイアウトの配線間隔等
の物理的制約条件（以下ＤＲＣルールと呼ぶ）を設定す
るＤＲＣルール設定部で、４はそのＤＲＣルール情報で
ある。５はＤＲＣルール情報４をもとに、基板レイアフ
ウト情報２がＤＲＣルールを守っているかのチェック
（以下単にＤＲＣと呼ぶ）を行うＤＲＣ実行部で、この
チェックで検出されたエラーはＤＲＣエラー情報６とし
て格納し、またＤＲＣエラー表示部７に出力する。ま
た、８は基板レイアウト情報を用いて伝送線路シミュレ
ーションを実行する伝送線路シミュレーション部で、そ
のシミュレーションにより得られたクロストーク情報９
は、基板レイアウト部１における配線設計に考慮され
る。
【０００３】このような従来のプリント基板配線装置に
おいては、ＤＲＣ実行部５は、基板レイアウト部１にお
いて作成された基板レイアウト情報２を、予めＤＲＣル
ール設定部３において設定されたＤＲＣルール情報４に
したがってＤＲＣを実行する。そして、その結果、ＤＲ
Ｃルールを守っていない配線については、ＤＲＣエラー
として出力する。また、伝送線路シミュレーション部８
で伝送線路シミュレーションを行うことによりクロスト
ーク情報９を求めて、その結果を基板レイアウト部１に
取り込むようにする。基板レイアウト部１では、取り込
んだクロストーク情報９をもとに、ネット間の配線間隔
を離すなどのレイアウト変更を行うことにより、クロス
トークに対処している。
おいては、ＤＲＣ実行部５は、基板レイアウト部１にお
いて作成された基板レイアウト情報２を、予めＤＲＣル
ール設定部３において設定されたＤＲＣルール情報４に
したがってＤＲＣを実行する。そして、その結果、ＤＲ
Ｃルールを守っていない配線については、ＤＲＣエラー
として出力する。また、伝送線路シミュレーション部８
で伝送線路シミュレーションを行うことによりクロスト
ーク情報９を求めて、その結果を基板レイアウト部１に
取り込むようにする。基板レイアウト部１では、取り込
んだクロストーク情報９をもとに、ネット間の配線間隔
を離すなどのレイアウト変更を行うことにより、クロス
トークに対処している。
【０００４】
【発明が解決しようとする課題】上記のような従来のプ
リント基板配線装置では、一度レイアウトした配線をク
ロストークを考慮して変更するので、他の配線を動かし
たり経路を変更する必要が生じ、配線設計が高速に行え
ないといった問題点があった。また、初めから単なる物
理的制約条件でなくクロストークを考慮したＤＲＣルー
ルに基づいて設計すると、本来クロストークの少ないネ
ットに対しても配線間隔が広くなり、高密度な配線がで
きないといった課題があった。
リント基板配線装置では、一度レイアウトした配線をク
ロストークを考慮して変更するので、他の配線を動かし
たり経路を変更する必要が生じ、配線設計が高速に行え
ないといった問題点があった。また、初めから単なる物
理的制約条件でなくクロストークを考慮したＤＲＣルー
ルに基づいて設計すると、本来クロストークの少ないネ
ットに対しても配線間隔が広くなり、高密度な配線がで
きないといった課題があった。
【０００５】この発明は、上述のような課題を解決する
ためになされたもので、第１の目的は、配線前に、実際
に回路が動作した場合に生じるクロストークの影響を検
出することができるプリント基板配線装置を得るもので
ある。また、第２の目的は、基板配線を高密度なままで
クロストークを少なくできるプリント基板配線装置を得
るものである。
ためになされたもので、第１の目的は、配線前に、実際
に回路が動作した場合に生じるクロストークの影響を検
出することができるプリント基板配線装置を得るもので
ある。また、第２の目的は、基板配線を高密度なままで
クロストークを少なくできるプリント基板配線装置を得
るものである。
【０００６】
【課題を解決するための手段】この発明に係るプリント
基板配線装置においては、ネットリストを用いて論理シ
ミュレーションを行う手段と、上記ネットリスト内の任
意の対象ネットに対してセンシティブ時間を設定する手
段と、上記論理シミュレーションの結果より、上記対象
ネットのセンシティブネットを抽出する手段とを備える
ものである。
基板配線装置においては、ネットリストを用いて論理シ
ミュレーションを行う手段と、上記ネットリスト内の任
意の対象ネットに対してセンシティブ時間を設定する手
段と、上記論理シミュレーションの結果より、上記対象
ネットのセンシティブネットを抽出する手段とを備える
ものである。
【０００７】また、抽出されたセンシティブネットと対
象ネットとの配線間隔ルール、および上記センシティブ
ネット以外のネットと上記対象ネットとの配線間隔ルー
ルの２種類の配線間隔ルールを保持する手段とを備える
ものである。
象ネットとの配線間隔ルール、および上記センシティブ
ネット以外のネットと上記対象ネットとの配線間隔ルー
ルの２種類の配線間隔ルールを保持する手段とを備える
ものである。
【０００８】また、センシティブネットと対象ネット間
の最大許容クロストーク値を設定する手段と、伝送線路
シミュレーションを用いて、上記センシティブネットと
上記対象ネットとの配線間隔を変化させながらそのクロ
ストーク値を求める手段とを備えるものである。
の最大許容クロストーク値を設定する手段と、伝送線路
シミュレーションを用いて、上記センシティブネットと
上記対象ネットとの配線間隔を変化させながらそのクロ
ストーク値を求める手段とを備えるものである。
【０００９】
実施の形態１．図１はこの発明の実施の一形態例である
プリント基板配線装置を示すもので、図中１〜７は、図
６に示した従来装置のものと同一または相当部分であ
る。１０は論理シミュレーション部１１用の回路接続情
報を記したネットリストで、論理シミュレーション結果
１２は論理シミュレーション結果表示部１３に出力す
る。１４は隣接ネットの駆動によりクロストークの影響
が生じて回路動作上問題となる時間帯（センシティブ時
間）を設定するセンシティブ時間設定部、１５は対象ネ
ット選択部１６で選択された対象ネットに対して、その
駆動タイミングの前後センシティブ時間以内に駆動する
ネット（センシティブネット）をすべて抽出するセンシ
ティブネット抽出部である。１７はその抽出されたセン
シティブネット情報である。ＤＲＣルール設定部３で
は、従来からの配線間隔であるルールを設定するととも
に、クロストークが起きると回路動作上問題となるセン
シティブネット情報１３を入力して、対象ネットとクロ
ストーク不可のセンシティブネットとの配線間隔ルール
を新たに設定する。
プリント基板配線装置を示すもので、図中１〜７は、図
６に示した従来装置のものと同一または相当部分であ
る。１０は論理シミュレーション部１１用の回路接続情
報を記したネットリストで、論理シミュレーション結果
１２は論理シミュレーション結果表示部１３に出力す
る。１４は隣接ネットの駆動によりクロストークの影響
が生じて回路動作上問題となる時間帯（センシティブ時
間）を設定するセンシティブ時間設定部、１５は対象ネ
ット選択部１６で選択された対象ネットに対して、その
駆動タイミングの前後センシティブ時間以内に駆動する
ネット（センシティブネット）をすべて抽出するセンシ
ティブネット抽出部である。１７はその抽出されたセン
シティブネット情報である。ＤＲＣルール設定部３で
は、従来からの配線間隔であるルールを設定するととも
に、クロストークが起きると回路動作上問題となるセン
シティブネット情報１３を入力して、対象ネットとクロ
ストーク不可のセンシティブネットとの配線間隔ルール
を新たに設定する。
【００１０】このように構成されたプリント基板配線装
置における動作について、図２のフローチャートを参照
しながら説明する。まず、ネットリスト１０をもとに論
理シミュレーションを実行し（Ｓ１）、論理シミュレー
ション結果１２を保持する（Ｓ２）。また、論理シミュ
レーション結果表示部１３に、シミュレーション結果を
波形表示する（Ｓ３）。一方、対象ネット選択部１６に
より、配線の際クロストークの注意を要する対象ネット
を選択し（Ｓ４）、その対象ネットのセンシティブ時間
を設定する（Ｓ５）。次に、論理シミュレーション結果
１２から、対象ネットが駆動するすべてのタイミングの
前後のセンシティブ時間内で駆動する対象ネットＡ以外
のすべてのネットを抽出する（Ｓ６）。抽出されたネッ
トをセンシティブネットとして保持し（Ｓ７）、そのセ
ンシティブネットが対象ネットに隣接して配線された場
合の配線間のスペーシングルールを規定したＤＲＣルー
ルを設定する（Ｓ８）。
置における動作について、図２のフローチャートを参照
しながら説明する。まず、ネットリスト１０をもとに論
理シミュレーションを実行し（Ｓ１）、論理シミュレー
ション結果１２を保持する（Ｓ２）。また、論理シミュ
レーション結果表示部１３に、シミュレーション結果を
波形表示する（Ｓ３）。一方、対象ネット選択部１６に
より、配線の際クロストークの注意を要する対象ネット
を選択し（Ｓ４）、その対象ネットのセンシティブ時間
を設定する（Ｓ５）。次に、論理シミュレーション結果
１２から、対象ネットが駆動するすべてのタイミングの
前後のセンシティブ時間内で駆動する対象ネットＡ以外
のすべてのネットを抽出する（Ｓ６）。抽出されたネッ
トをセンシティブネットとして保持し（Ｓ７）、そのセ
ンシティブネットが対象ネットに隣接して配線された場
合の配線間のスペーシングルールを規定したＤＲＣルー
ルを設定する（Ｓ８）。
【００１１】例えば、図３に示すように、対象ネットで
あるネットＡに対して、ネットＡに伝播する信号Ａの駆
動タイミングの前後に、隣接ネットの駆動によりクロス
トークが起きると回路動作上問題となるセンシティブ時
間を設定するのである。この例では、ネットＢに伝播す
る信号Ｂはクロストーク可能であるが、ネットＣに伝播
する信号Ｃはセンシティブ時間内に駆動するためクロス
トーク不可となり、センシティブネットとしてネットＣ
が抽出される。これにより、ネットＢには従来と同様の
スペーシングルール１が設定され、センシティブネット
であるネットＣには、新たにスペーシングルール２が設
定される。各ネットに対してＤＲＣルールを保持し（Ｓ
９）、基板レイアウトに違反がないかをチェックするＤ
ＲＣを実行する（Ｓ１０）。違反があれば、そのＤＲＣ
エラー情報を保持して（Ｓ１１）、ＤＲＣ表示部に出力
する（Ｓ１２）。以上のように、論理シミューション結
果からクロストーク不可のセンシティブネットを抽出し
てそれに対するスペーシングルールを設定することによ
り、実際に回路が駆動した場合にクロストークの影響が
生じるネットを配線前に検出でき、クロストークの影響
が少なく、かつ高密度なプリント基板配線設計が、効率
良く行える。
あるネットＡに対して、ネットＡに伝播する信号Ａの駆
動タイミングの前後に、隣接ネットの駆動によりクロス
トークが起きると回路動作上問題となるセンシティブ時
間を設定するのである。この例では、ネットＢに伝播す
る信号Ｂはクロストーク可能であるが、ネットＣに伝播
する信号Ｃはセンシティブ時間内に駆動するためクロス
トーク不可となり、センシティブネットとしてネットＣ
が抽出される。これにより、ネットＢには従来と同様の
スペーシングルール１が設定され、センシティブネット
であるネットＣには、新たにスペーシングルール２が設
定される。各ネットに対してＤＲＣルールを保持し（Ｓ
９）、基板レイアウトに違反がないかをチェックするＤ
ＲＣを実行する（Ｓ１０）。違反があれば、そのＤＲＣ
エラー情報を保持して（Ｓ１１）、ＤＲＣ表示部に出力
する（Ｓ１２）。以上のように、論理シミューション結
果からクロストーク不可のセンシティブネットを抽出し
てそれに対するスペーシングルールを設定することによ
り、実際に回路が駆動した場合にクロストークの影響が
生じるネットを配線前に検出でき、クロストークの影響
が少なく、かつ高密度なプリント基板配線設計が、効率
良く行える。
【００１２】実施の形態２．なお、上記実施の形態１に
おいて、センシティブネットに対するＤＲＣルールを設
定する際に、センシティブネットと対象ネットとの配線
間隔を変化させながら伝送線路シミュレーションを実行
し、その結果から得られるクロストーク値が許容クロス
トーク値の範囲内となるような配線間隔を求め、その最
小値を上記ＤＲＣルールとすることにより、より高密度
な配線が実現できる。図４は、図１のＤＲＣルール設定
部３の詳細な機能をブロック化した図である。図におい
て、２，４，８，９，１７は、図６で示した従来のも
の、または図１のものと同一または相当部分である。１
８は伝送線路シミュレーションに使用するドライバ／レ
シーバのモデル、１９はクロストーク値を計算するとき
に仮想的に配線幅および配線間隔を設定する仮想配線幅
・間隔設定部、２０は配線間の平行部分の長さを設定す
る仮想平行線長設定部である。２１は上記配線幅・間
隔、平行線長等のシミュレーション条件を伝送線路シミ
ュレーション部８に入力する伝送線路シミュレータコン
トロール部である。２２は伝送線路シミュレーション結
果からクロストーク情報を入力し、最大許容クロストー
ク値設定部２３で設定された値と比較しながら、配線間
隔を決定するスペーシングルール決定部である。
おいて、センシティブネットに対するＤＲＣルールを設
定する際に、センシティブネットと対象ネットとの配線
間隔を変化させながら伝送線路シミュレーションを実行
し、その結果から得られるクロストーク値が許容クロス
トーク値の範囲内となるような配線間隔を求め、その最
小値を上記ＤＲＣルールとすることにより、より高密度
な配線が実現できる。図４は、図１のＤＲＣルール設定
部３の詳細な機能をブロック化した図である。図におい
て、２，４，８，９，１７は、図６で示した従来のも
の、または図１のものと同一または相当部分である。１
８は伝送線路シミュレーションに使用するドライバ／レ
シーバのモデル、１９はクロストーク値を計算するとき
に仮想的に配線幅および配線間隔を設定する仮想配線幅
・間隔設定部、２０は配線間の平行部分の長さを設定す
る仮想平行線長設定部である。２１は上記配線幅・間
隔、平行線長等のシミュレーション条件を伝送線路シミ
ュレーション部８に入力する伝送線路シミュレータコン
トロール部である。２２は伝送線路シミュレーション結
果からクロストーク情報を入力し、最大許容クロストー
ク値設定部２３で設定された値と比較しながら、配線間
隔を決定するスペーシングルール決定部である。
【００１３】次に、本実施の形態２による動作につい
て、図５のフローチャートを参照しながら説明する。ま
ず、伝送線路シミュレータコントロール部２１は、セン
シティブネット情報１７、基板レイアウト情報２、およ
び配線に信号を駆動するドライバと信号を受け取るレシ
ーバとのシミュレーションモデルを読み込む（Ｔ１〜Ｔ
３）。続いて、仮想的に配線幅・間隔および配線間の平
行線長を設定する（Ｔ４〜Ｔ５）。さらに、許容範囲で
あるクロストーク値の最大値を設定しておく（Ｔ６）。
伝送線路シミュレータコントロール部２１に入力された
各シミュレーション条件は伝送線路シミュレーション部
８に伝えられ、伝送線路シミュレーションが実行される
（Ｔ７）。シミュレーションによりクロストーク値を求
め、クロストーク情報として保持する（Ｔ８）。ここ
で、シミュレーションにより得られたクロストーク値が
上記Ｔ６で設定していた最大許容クロストーク値よりも
大きければ（Ｔ９でＮＯのとき）、上記Ｔ４で仮想的に
設定した配線間隔を微小間隔だけ増加させて（Ｔ１
０）、Ｔ７にもどる。配線間隔を増加させてシミュレー
ションを再実行することにより得られたクロストーク値
が、最大許容クロストーク値以下になった場合には（Ｔ
９でＹＥＳのとき）、その時に設定されている配線間隔
を最小スペーシングとして決定し（Ｔ１１）、ＤＲＣル
ール情報として保持する（Ｔ１２）。以上により、クロ
ストークの影響が少ないままで、より高密度な配線設計
が行える。
て、図５のフローチャートを参照しながら説明する。ま
ず、伝送線路シミュレータコントロール部２１は、セン
シティブネット情報１７、基板レイアウト情報２、およ
び配線に信号を駆動するドライバと信号を受け取るレシ
ーバとのシミュレーションモデルを読み込む（Ｔ１〜Ｔ
３）。続いて、仮想的に配線幅・間隔および配線間の平
行線長を設定する（Ｔ４〜Ｔ５）。さらに、許容範囲で
あるクロストーク値の最大値を設定しておく（Ｔ６）。
伝送線路シミュレータコントロール部２１に入力された
各シミュレーション条件は伝送線路シミュレーション部
８に伝えられ、伝送線路シミュレーションが実行される
（Ｔ７）。シミュレーションによりクロストーク値を求
め、クロストーク情報として保持する（Ｔ８）。ここ
で、シミュレーションにより得られたクロストーク値が
上記Ｔ６で設定していた最大許容クロストーク値よりも
大きければ（Ｔ９でＮＯのとき）、上記Ｔ４で仮想的に
設定した配線間隔を微小間隔だけ増加させて（Ｔ１
０）、Ｔ７にもどる。配線間隔を増加させてシミュレー
ションを再実行することにより得られたクロストーク値
が、最大許容クロストーク値以下になった場合には（Ｔ
９でＹＥＳのとき）、その時に設定されている配線間隔
を最小スペーシングとして決定し（Ｔ１１）、ＤＲＣル
ール情報として保持する（Ｔ１２）。以上により、クロ
ストークの影響が少ないままで、より高密度な配線設計
が行える。
【００１４】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００１５】論理シミュレーションの結果より、対象ネ
ットの駆動するタイミングの前後のセンシティブ時間内
に駆動するクロストーク不可のセンシティブネットを検
出するので、実際に回路が駆動した場合にクロストーク
の影響を及ぼすネットを確実に抽出できる。
ットの駆動するタイミングの前後のセンシティブ時間内
に駆動するクロストーク不可のセンシティブネットを検
出するので、実際に回路が駆動した場合にクロストーク
の影響を及ぼすネットを確実に抽出できる。
【００１６】また、抽出されたクロストーク不可のセン
シティブネットに対しては、クロストーク可のネットと
は別の配線間隔ルールを設定するようにしたので、クロ
ストークの少ない配線が効率良く行える。
シティブネットに対しては、クロストーク可のネットと
は別の配線間隔ルールを設定するようにしたので、クロ
ストークの少ない配線が効率良く行える。
【００１７】また、センシティブネットに対する配線間
隔ルールを設定する際には、配線間隔を変化させながら
伝送線路シミュレーションを実行し、その結果得られる
クロストーク値が最大許容クロストーク値を超えない時
の最小の配線間隔を上記配線間隔ルールとして設定する
ので、クロストークの影響が少ないままで、より高密度
な配線設計が行える。
隔ルールを設定する際には、配線間隔を変化させながら
伝送線路シミュレーションを実行し、その結果得られる
クロストーク値が最大許容クロストーク値を超えない時
の最小の配線間隔を上記配線間隔ルールとして設定する
ので、クロストークの影響が少ないままで、より高密度
な配線設計が行える。
【図１】 この発明の実施の形態１によるプリント基板
配線装置を示す機能構成図である。
配線装置を示す機能構成図である。
【図２】 図１によるプリント基板配線装置の処理の流
れを示すフローチャートである。
れを示すフローチャートである。
【図３】 センシティブネットを説明する図である。
【図４】 この発明の実施の形態２によるプリント基板
配線装置において、ＤＲＣルール設定の詳細機能を示す
構成図である。
配線装置において、ＤＲＣルール設定の詳細機能を示す
構成図である。
【図５】 図４によるＤＲＣルール設定の処理の流れを
示すフローチャートである。
示すフローチャートである。
【図６】 従来のプリント基板配線装置を示す機能構成
図である。
図である。
１ 基板レイアウト部、３ ＤＲＣルール設定部、４
ＤＲＣルール情報、５ ＤＲＣ実行部、６ ＤＲＣエラ
ー情報、８ 伝送線路シミュレーション部、９ クロス
トーク情報、１０ ネットリスト、１１ 論理シミュレ
ーション部、１４ センシティブ時間設定部、１５ セ
ンシティブネット抽出部、１６ 対象ネット選択部、１
７ センシティブネット情報、１８ ドライバ／レシー
バのモデル、１９ 仮想配線幅・間隔設定部、２０ 仮
想平行線長設定部、２２ スペーシングルール決定部、
２３ 最大許容クロストーク値設定部。
ＤＲＣルール情報、５ ＤＲＣ実行部、６ ＤＲＣエラ
ー情報、８ 伝送線路シミュレーション部、９ クロス
トーク情報、１０ ネットリスト、１１ 論理シミュレ
ーション部、１４ センシティブ時間設定部、１５ セ
ンシティブネット抽出部、１６ 対象ネット選択部、１
７ センシティブネット情報、１８ ドライバ／レシー
バのモデル、１９ 仮想配線幅・間隔設定部、２０ 仮
想平行線長設定部、２２ スペーシングルール決定部、
２３ 最大許容クロストーク値設定部。
Claims (3)
- 【請求項１】 プリント基板の配線を予め定められた配
線間隔ルールに基づいてレイアウトするプリント基板配
線装置において、 配線対象回路の接続情報（以下ネットリストという）を
用いて論理シミュレーションを行う手段と、上記ネット
リスト内の任意の対象ネットに対して、上記対象ネット
が駆動するタイミングの前後で、隣接ネットの駆動によ
りクロストークの影響が生じて回路動作上問題となる時
間帯（以下センシティブ時間という）を設定する手段
と、上記論理シミュレーションの結果より、上記対象ネ
ットの駆動タイミングの上記センシティブ時間内に駆動
するすべてのネット（センシティブネット）を抽出する
手段とを備え、この抽出されたセンシティブネットの配
線を予め定められた配線間隔ルールに基づいてレイアウ
トすることを特徴とするプリント基板配線装置。 - 【請求項２】 抽出されたセンシティブネットと対象ネ
ットとの配線間隔ルール、および上記センシティブネッ
ト以外のネットと上記対象ネットとの配線間隔ルールの
２種類の配線間隔ルールを保持する手段とを備え、各ネ
ットの配線をそれぞれの配線間隔ルールに基づいてレイ
アウトすることを特徴とする請求項１記載のプリント基
板配線装置。 - 【請求項３】 センシティブネットと対象ネット間の最
大許容クロストーク値を設定する手段と、伝送線路シミ
ュレーションを用いて、上記センシティブネットと上記
対象ネットとの配線間隔を変化させながらそのクロスト
ーク値を求める手段とを備え、求めたクロストーク値が
上記最大許容クロストーク値を超えない最小の配線間隔
を上記センシティブネットと上記対象ネットとの配線間
隔ルールとすることを特徴とする請求項２記載のプリン
ト基板配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103409A JPH10293778A (ja) | 1997-04-21 | 1997-04-21 | プリント基板配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9103409A JPH10293778A (ja) | 1997-04-21 | 1997-04-21 | プリント基板配線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10293778A true JPH10293778A (ja) | 1998-11-04 |
Family
ID=14353263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9103409A Pending JPH10293778A (ja) | 1997-04-21 | 1997-04-21 | プリント基板配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10293778A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005043420A1 (ja) * | 2003-11-04 | 2007-05-10 | 富士通株式会社 | 電子回路設計プログラム、電子回路設計方法および電子回路設計装置 |
| JP2008009563A (ja) * | 2006-06-27 | 2008-01-17 | Fujitsu Ltd | 設計データ作成方法、設計データ作成装置および設計データ作成プログラム |
| CN102799718A (zh) * | 2012-06-29 | 2012-11-28 | 浪潮电子信息产业股份有限公司 | 一种差异化仿真设计方法 |
-
1997
- 1997-04-21 JP JP9103409A patent/JPH10293778A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005043420A1 (ja) * | 2003-11-04 | 2007-05-10 | 富士通株式会社 | 電子回路設計プログラム、電子回路設計方法および電子回路設計装置 |
| JP2008009563A (ja) * | 2006-06-27 | 2008-01-17 | Fujitsu Ltd | 設計データ作成方法、設計データ作成装置および設計データ作成プログラム |
| CN102799718A (zh) * | 2012-06-29 | 2012-11-28 | 浪潮电子信息产业股份有限公司 | 一种差异化仿真设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| US6564365B1 (en) | Method of simultaneously displaying schematic and timing data | |
| JPH01166261A (ja) | 半導体集積回路の設計方式 | |
| JP3153403B2 (ja) | 半導体集積回路の遅延時間計算装置 | |
| US5761097A (en) | Logic timing analysis for multiple-clock designs | |
| US6829749B2 (en) | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board | |
| US6141631A (en) | Pulse rejection circuit model program and technique in VHDL | |
| JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
| JPH04279976A (ja) | インタラクティブな配置修正方式 | |
| US20010041970A1 (en) | Noise countermeasure determination method and apparatus and storage medium | |
| JP2000331043A (ja) | 回路シミュレーション装置、方法及び記録媒体 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| JP4205525B2 (ja) | 並列シミュレーション装置および並列シミュレーション方法 | |
| JP3466842B2 (ja) | 集積回路のレイアウト方法及びその装置 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JP2000348076A (ja) | シミュレーション方法、シミュレーション装置および記録媒体 | |
| JP4008643B2 (ja) | プリント配線板設計装置の動作方法 | |
| JPH04264983A (ja) | プリント基板自動配線装置 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JPS6362073A (ja) | デイレイ観察装置 | |
| JPH05174093A (ja) | 論理回路用遅延計算装置 | |
| JPH07262257A (ja) | レイアウト検証装置 | |
| JP2007272649A (ja) | プリント基板パターン設計装置およびプログラム | |
| JPH04333980A (ja) | 自動配置配線装置 | |
| JPH05314206A (ja) | タイミング検証装置 |