JPH036747A - コンフイグラブル電子回路ボードを用いた電子回路の設計方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、コンフィグラブル電子回路ボードを用いた電
子回路の設計方法に係り、特に、１チップ以上、複数チ
ップの超大規模集積回路（ＶＬＳＩ）を用いた大規模な
ＶＬＳ　Ｉシステムの設計時に、設計されたシステムの
検証や試験を実回路で行うことのできる、コンフィグラ
ブル電子回路ボードを用いた電子回路の設計方法に関す
るものである。

【従来の技術】

一般に、ＶＬＳＩシステムの設計で時間がかかるのは、
システムの検証及び試験である。その理由は、種々のシ
ミュレーションによる計算機の計器時間がかかることと
、実回路をモデリングするための誤差が問題であったな
めである。 このような問題点を解消するべく、システムの検証や試
験を実回路で行うことが提案されている。 実回路を構成するには、例えば第２７図に示すような、
中心となるマイクロプロセッサ（ＣＰＵ）１０のチップ
と、ＴＴＬ、ＲＡＭ、ＲＯＭ等の多数の各種汎用集積回
路（ＩＣ）１２、及び、アドレスのデコード等に用いら
れる極く少数のプログラマブル論理素子（ＰＬＤ）１４
からなる周辺回路とを、システム設計毎に組合わせてシ
ステムボード１６上に配置し、プリント配線やジャンパ
線を用いて半田付けで配線した、例えばワンボードコン
ピュータからなるブレッドボードを用いることが考えら
れている。 しかしながら、このような専用のプレツドボードをシス
テム毎に作るのでは、ａ積規模が大きく、内蔵する論理
回路の量が多いので、システムと等価なブレッドボード
を作るのに多大の時間と費用がかかるだけでなく、シス
テムが変更された場合には、対応して修正することが困
難であるという問題点を有していた。 このような問題点を解決するべく、例えば特開昭６３−
４９８３１には、複数の論理装置間の接続関係を規定す
る記憶素子を備え、該記憶素子の内容を外部から書換え
可能とすることによって、必要に応じて内部の配線を自
由に組換えて、各種の論理機能を実現するようにした電
子装置が開示されている。 又、特開昭６３−５０９９９には、複数の論理装置間の
接続関係を規定するフユーズを備え、該フユーズを外部
から溶断できるようにすることによって、必要に応じて
内部の配線を自由に組むことができるようにして、各種
の論理機能を実現するようにした電子装置が開示されて
いる。 これらの電子装置においては、プログラマブルリードオ
ンリメモリ（ＰＲＯＭ）やＭＳＩ等の論理装置を設置す
るためのソケットが配置され、これらソケット間を縦横
に結ぶ゛配線が付設されており、更に、配線の交差個所
には配線交換装置が配置されているので、任意の配線の
交換が可能となっている。

【発明が達成しようとする課題】

しかしながら、配線交換装置はソケット化されていない
ため、配線交換装置を省略したり、あるいは配線交換装
置の位置に電子部品を装着しなりすることはできず、又
、全てのソケットに電子部品を装着しなければ回路を機
能させることができない、又、例えば、ＰＬＤを使って
ワンボードコンピュータを構成する際には、第２８図に
示す如く、小さな汎用ＩＣであれば小さなＰＬＤ１４Ａ
が必要となり、大きな汎用ＩＣや小さなＰＬＤＩ４Ａを
まとめたものであれば大きなＰＬＤ１４Ｂが必要となる
等、様々なサイズのＰＬＤを同じボードに搭載して配線
し、有効利用したい場合があるが、従来技術では、ＣＰ
Ｕや大規模ＰＬＤ等の、通常のソケットに合わない、サ
イズの異なる電子°回路部品が装着できない、更に、電
子回路部品の位置と配線交換装置の位置がそれぞれ固定
されてしまい、相互に位置を変えることができない等の
問題点を有しており、従って、任意の回路を実現可能な
ものではなかった。 又、特開昭５６−２６２６９には、ソケットに着脱自在
に装着される論理集積回路を含む電子素子からなる電気
回路の試験方法において、前記論理集積回路に代えてそ
の擬似体をソケットに装着して、特性試験を行うことが
開示されている。 しかしながら、この試験方法では、前記論理集積回路を
除いた周辺回路しか試験できず、論理集積回路を含む全
回路の試験は行えなかった。 又、前記のようなブレッドボードで、配線接続を、コン
フィグルーションの変更が容易なトランスファゲートを
用いて行った場合には、その遅延によりシステムクロッ
クを高めることができず、完成システムに比べて遅延が
大きいという問題点もあった。 この問題点を解消するべく、特開昭６３−２３４１７４
には、システムを冷却することが開示されているが、冷
却装置が必要となり、装置が大がかりになるという問題
点を有していた。 本発明は、前記従来の間Ｕ点を解消するべくなされたも
ので、任意のサイズの電子回路部品を任意の位置に配設
することができ、電子回路部品の位置と配線決定手段の
位置を交換することができ、更に、電子口８部品や配線
決定手段が存在しない場所があっても、回路を機能させ
ることができる、極めて汎用性の高いコンフィグラブル
電子回路ボードを用いて、全回路の試験を行いつつ設計
することができる電子回路の設計方法を提供することを
第１の課題とする。 本発明は、又、電子回路部品間の配線が確定した設計の
後半段階で、トランスファゲートによる遅延の問題を解
消したコンフィグラブル電子回路ボードを用いた電子回
路の設計方法を提供することを第２の課題とする。 本発明は、更に、モジュールソケットに搭載された電子
回路部品やアダプタの種類及び位置を、容易に識別する
ことが可能なコンフィグラブル電子回路ポートを用いた
電子回路の設計方法を提供することを第３の課題とする
。

【課題を達成するための手段１ 本発明は、コンフィグラブル電子回路ボードを用いた電
子回路の設計方法において、規格化されたサイズ、ピン
数の最小単位のモジュールソケットが規則的に多数並置
され、該モジュールソケットの端子間が単純な配線で結
線されたボードと、前記モジュールソケットの自然数倍
のサイズであって、該モジュールソケットに挿入可能な
アダプタピン、電子回路部品を挿入可能なアダプタソケ
ット、及び、該アダプタソケットとアダプタピンを結ぶ
ソケット配線を有するピンアダプタと、前記モジュール
ソケットの自然数倍のサイズであって、該モジュールソ
ケットに挿入可能なアダプタピン、及び、該アダプタピ
ン間の配線接続を決定するための配線決定手段を有する
スイッチングステーションアダプタと、使用しないモジ
ュールソケットに挿入される、前記モジュールソケット
の自然数倍のサイズであって、該モジュールソケットに
挿入可能なアダプタピン、及び、該アダプタピン間を単
にバイパス接、続する固定配線を有するバイパスアダプ
タとを備え、各アダプタ又は電子回路部品を、任意のモ
ジュールソケットに挿入することによって、任意の回路
を実現可能とされたコンフィグラブル電子回路ボードを
用いて、第１図のステップ１１０〜１２０及び１４０〜
１４４に手順を例示する如く、必要となる各アダプタ又
は電子回路部品を選択的に組み合わせて前記ボード上の
モジュールソケットに搭載すると共に、内部回路のコン
フィグレーションが必要な電子回路部品及び前記スイッ
チングステーションアダゲタをコンフィグラブルするこ
とにより、設計回路を実現して検証し、電子回路部品間
の配線変更が必要となった時は、前記アダプタ又は電子
回路部品の位置変更、あるいは、前記スイッチングステ
ーションアダプタ内のコンフィグレーション変更で対応
しながら、設計回路を検証し、回路変更が必要となった
時は、前記電子回路部品の種類変更又はコンフィグレー
ション変更で対応しながら、設計回路を検証することに
より、前記第１の課題を達成したものである。 ス、前記モジュールソケットを、標準サイズ、ピン数の
電子回路部品を、前記ピンアダプタを用いることなく、
直接挿入可能なサイズ、ピン数としたものである。 本発明は、更に、第１図のステップ１１０．１３０〜１
３４に例示する如く、前記スイッチングステーションア
ダプタとして、電子回路部品間の配線が確定するまでは
、再コンフィグレーションが可能なものを用い、電子回
路部品間の配線が確定した後は、アダプタピン間を直接
金属で接続可能なものに置換して、検証することにより
、前記第２の課題を達成したらのである。 又、前記アダプタピン間を直接金属で接続可能なスイッ
チングステーションアダプタを、プログラマプルシャフ
ト、レーザトリマで焼切る方法、フユーズを焼切る方法
、又は、電圧を印加して電気的に低抵抗とする方法を用
いて、１回限りのコンフィグレーションをするものとし
たものである。 本発明は、又、前記モジュールソケットに、挿入された
電子回路部品やアダプタの種類を検出する手段を設け、
前記電子回路部品やアダプタの挿入と同時に、その種類
及び位置を識別可能とすることにより、前記第３の課題
を達成したものである。 【作用及び効果】 本発明は、規格化されたサイズ、ピン数の最小単位のモ
ジュールソケットが規則的に多数並置され、該モジュー
ルソケットの端子間が単純な配線で結線されたボードを
用いて設計回路を実現するようにしている。従って、設
計初期は、該モジュールソケットのサイズ又はその自然
数倍のサイズの、電子回路部品、ピンアダプタ、スイッ
チングステーションアダプタ、バイパスアダプタを選択
的に組み合わせて、前記ボードのモジュールソケットに
搭載すると共に、内部回路のコンフィグレーションが必
要なＰＬＤ等の電子回路部品及びスイツチツクステーシ
ョンアダプタをコンフィグラブルすることによって、電
子回路部品、配線決定手段、全部品のサイズや位置に限
定されない、任意の設計回路を実現することができる。 よって、前記コンフィグラブル電子回路ボードを用いて
、全回路の試験を行いつつ設計することができる。 ここで、前記ピンアダプタは、例えば中央処理装置、Ｐ
ＬＤ等の電子回路部品を挿入可能なアダプタソケットと
、該アダプタソケットの端子とアダプタピンを結ぶソケ
ット配線を備え、電子回路部品の大きさに合わせて、前
記モジュールソケットの自然数１音のサイズとされてい
る。 又、前記スイッチングステーションアダプタは、モジュ
ールソケットに挿入可能なアダプタピンと、該アダプタ
ピン間の配線接続を決定するための配線決定手段を備え
、前記モジュールソケット間の配、線接続を決定するた
めに用いられる。 又、前記バイパスアダプタは、モジュールソケットに挿
入可能なアダプタピンと、該アダプタピン間を羊にバイ
パス接続する固定配線を備えており、使用しないモジュ
ールソケットに挿入され、上下、左右の配線をバイパス
接続するのに用いられる。 従って、前記ピンアダプタのサイズを、電子回路部品の
サイズに合わせて、モジュールソケットの自然数倍のサ
イズとすることによって、モジュールソケットのサイズ
に限定されることなく、任意のサイズの電子回路部品を
ボード上に配置可能である。特に、モジュールソケット
を原車サイズ、ピン数の電子回路製品、ρｊえば小ＰＬ
Ｄを、該ピンアダプタを用いることなく、直接挿入可能
なサイズ、ピン数とした場合には、小ＰＬＤ用のピンア
ダプタを省略して、使用アダプタ数を減らすことができ
る。 又、ピンアダプタだけでなく、スイッチングステーショ
ンアダプタ及びバイパスアダプタも任意のモジュールソ
ケットに挿入可能であるため、回路の自由度が非常に高
い。 更に、使用しないモジュールソケットに挿入されるバイ
パスアダプタを備えているので、全ての電子回路部品を
ボード上に配置する必要がなく、小さなシステムであっ
ても、構成することができる。 又、前記スイッチングステーションアダプタとして、電
子回路部品間の配線が確定するまでは、再コンフィグレ
ーションが可能なものを用い、電子回路部品間の配線が
確定した後は、アダプタピン間を直接金属で接続可能な
ものに置換して、検証するようにした場合には、設計の
後半段階で、トランスファゲートによる遅延の１：Ｉ題
を解消して、システムクロック等を高めることができ、
完成システムに近い速度で高速動作させて検証を行うこ
とが可能となる。 前記アダプタピン間を直接会１シで接続可能なスイッチ
ングステーションアダプタとしては、プログラマプルシ
ャフト、レーザトリマで焼切る方法、フユーズを焼切る
方法、電圧を印加して電気的に低抵抗とする方法等によ
り、１回限りのコンフィグレーションを行う公知のデバ
イス（電子回路製品）を用いることができる。 又、前記モジュールソケットに、挿入された電子回路部
品やアダプタの種類を検出する手段を設けた場合には、
前記電子回路部品やアダプタの挿入と同時に、その種類
及び位置を識別することができ、開発ツールに改めて入
力する作業を省略することができる。

【実施例】

以下、図面を参照して、本発明の実施例を詳細に説明す
る。 本発明に用いられるコンフィグラブル電子回路ボードの
第１実施例は、第２図及び第３図に示す如く、小ＰＬＤ
１４Ａが直接挿入可能な、サイズ、ピン数の最小単位の
モジュールソケット２２が規則的に多数並置され、該モ
ジュールソケット２２の端子２４間が単純な配線（実施
例では第３図の上下方向及び左右方向の配線２６）で結
線されたボード２ｏと、前記モジュールソケット２２の
自然数倍（実施例では２１合）のサイズであって、中央
処理装置（ＣＰＵ）３０を挿入可能なアダプタソケット
３２を有するＣＰＵ用ピンアダプタ３４と、前記モジュ
ールソケット２２の自然数倍（実施例では４倍）のサイ
ズであって、大ＰＬＤ１４Ｂを挿入可能なアダプタソケ
ット３６を有する大ＰＬＤ用ピンアダプタ３８と、前記
モジュールソケット２２の自然数倍（実施例では１倍）
のサイズであって、該モジュールソケット２２間の配線
接続を決定するための配線決定手段（スイッチングステ
ーション）（ＳＳ）４４を有するＳＳアダプタ４６と、
前記モジュールソケット２２の自然数倍（実施例では１
＠）のサイズであって、使用しないモジュールソケット
に挿入され、上下、左右の配線を単にバイパス接続する
固定配線４８を有するバイパスアダプタ５２とを備え、
小ＰＬＤ１４Ａ又は各アダプタ３４．３８．４６．５２
を、任意のモジュールソケット２２に挿入することによ
って、任意のコンピュータ回路を実現可能としたもので
ある。 なお、第２図においては、図示を省略したが、各モジュ
ールソケット２２、及び、大ＰＬＤ１４Ｂ、スイッチン
グステーション４４等の内部回路のコンフィグレーショ
ンが必要な電子回路部品が搭載されるアダプタには、第
４図に示す如く、内部回路をコンフィグレートするため
のピン５４が、通常のアダプタピン５６の他に設けられ
ている。 前記ボード２０は、第３図に詳細に示す如く、小ＰＬＤ
１４Ａが直接挿入可能な、サイズ、ピン数の最小単位の
モジュールソケット２２が規則的に多数並置され、該モ
ジュールソケット２２の端子２４間が単純な配線２６で
結線されている。又、周縁部の端子は、ボード２０の１
．１０ボート２１に接続されている。ここで、モジュー
ルソケット２２同士を、上下方向及び左右方向の単純な
配線２６で結線しているのは、各端子２４間の配線を、
前記ＳＳアダプタ４６に搭載されたスイッチングステー
ション４４、小ＰＬＤ　１４Ａ、ピンアダプタ３８に搭
載された大ＰＬＤ１４Ｂ等によりコンフィグレートでき
るからである。 前記大ＰＬＤ用ピンアダプタ３８は、モジュールソケッ
ト２２に直接挿入できない大ＰＬＤ１４Ｂや中ＰＬＤ等
を搭載するためのらので、第５図に詳細に示す如く、前
記モジュールソケット２２に挿入可能なアダプタピン３
８Ａと、例えば大ＰＬＤ　１４　Ｂを挿入可能なアダプ
タソケット３８Ｂと、該アダプタソケット３８Ｂの端子
３８Ｃと前記アダプタピン３８Ａを接続するソケット配
線３８Ｄとを含んでいる。前記アダプタピン３８Ａは、
モジュールソケット２２の穴の位置に合わせて配設され
ており、第６図に示す如く、例えばモジュールソケット
２２の４個分を使って、１つの大ＰＬＤ用ピンアダプタ
３８が搭載されるようになっている。 前記ＳＳアダプタ４６は、第７図に詳細に示す如く、前
記モジュールソケット２２に挿入可能なアダプタピン４
６Ａと、該アダプタピン４６Ａ間の配線接続を決定する
ためのスイッチングステーション４４とを含んでおり、
該スイッチングステーション４４をコンフィグレートす
ることによって、各方向（Ｎ、Ｗ、Ｓ、Ｅ）の接続がコ
ンフィグレートできるようになっている。 前記スイッチングステーション４４としては、設計初期
の配線が確定するまでは、例えば第８図に回路を示す如
く、ソースピンＳとロードピンＬの間にトランスファゲ
ート６０を設けたものを用いることができる。この場合
には、−度配線接続を決定した後での再コンフィグレー
トが可能である。なお、Ｎ、Ｗ、Ｓ、Ｅの全ての方向を
プログラム可能とする場合には、例えば第９図に示す如
く、ソースピンＳとロードピンＬの間に２個以上、ここ
では３個のトランスファゲート６０Ａ、６０Ｂ、６０Ｃ
ｆ！−設けることができる。 又、設計後半の配線が確定した後は、前記スイッチング
ステーション４４として、トランスファゲートの代わり
に、例えば第１０図に示す如く、フユーズ６２を設けた
ものを用いることができる。 この場合には、−度フユーズ６２を焼切ってコンフィグ
レートすると、後の変更は不可能となるが、トランスフ
ァゲートを使用した場合の伝達遅延がなくなるので、該
トランスファゲートの遅延がシステムクロックを高める
上で問題となることを防ぎ、完成システムに近い高速動
作での検証が可能となる。 なお、ソースピンＳとロードピンＬをトランスファゲー
トを用いることなく、直接金属で接続できる配線決定手
段は前記フユーズに限定されず、例えば、特公昭５６−
１６５５６に開示されているようなプログラマブルシャ
ントを用いたり、レーザトリマで焼切る方法を用いたり
、フユーズとは逆に電圧を印加して電気的に低抵抗とす
る方法を用いたりすることができる。勿論、全ての配線
方向をプログラム可能としたい場合には、第９図の例と
同様に、フユーズ６２等をゲート数に対応させて多数用
いればよいことは言うまでもない。 又、前記バイパスアダプタ５２としては、第１１図に詳
細に示す如く、前記モジュールソケット２２に挿入可能
なアダプタピン５２Ａと、該アダプタピン５２Ａ間を単
にバイパス接続する、上下方向及び左右方向で２層の固
定配線４８を有しており、使用しないモジュールソケッ
ト２２に挿入することによって、上下方向及び左右方向
の配線を独立して結線するものを用いることができる。 このバイパスアダプタ５２を用いることによって、比較
的小さなシステムであっても、全てのモジュールソケッ
ト２２にＰＬＤを配置することなく、実現することがで
きる。 以下、第１図を参照して、第２図に示したコンフィグラ
ブル電子回路ボードの第１実施例を用いた、本発明に係
る電子回路の設計方法の手順を詳（ｄに説明する。 本発明による電子回路の設計に際しては、まずステップ
１１０で、設計回路に応じて必要となる各アダプタ及び
電子回路部品（小ＰＬＤ１４Ａ＞を組み合わせて、前記
ボード２０上のモジュールソケット２２に搭載する。こ
の際、ＳＳアダプタ４６としては、前出第８図や第９図
に示したような、トランスファゲートを用いた、再コン
フィグレーションが可能なものを使用することが望まし
い 次いで、ステップ１１２で、内部回路のコンフィグレー
ションが必要な、ＰＬＤ１４Ａ、１４Ｂ及び前記ＳＳア
ダプタ４６をコンフィグラブルすることによって、設計
初期の回路を実現して、ステップ１１４で検証する。な
お、例えば汎用ＩＣを用いた、ＰＬＤを含まないコンフ
ィグラブル電子回路ボードの場合には、ＰＬＤのコンフ
ィグレーションは不要である。 又、検証の結果等により、電子回路部品間の配線変更が
必要となった時（ステップ１１６）は、ステップ１１８
で、前記アダプタ又は小ＰＬＤＩ４Ａの位置変更、ある
いは、前記ＳＳアダプタ４６内のコンフィグレーション
変更で対応しながら、ステップ１２０で、設計回路を再
検証する。 電子回路部品間の配線が確定した時（ステップ１３０）
は、ステップ１３２で、前記ＳＳアダプタ４６を、前出
第１０図に示したような、例えばフユーズを用いてアダ
プタピン間を直接金属で接続可能なものに置換する０次
いでステップ１３４で、高速動作が可能となった設計回
路の検証を行つ。 又、検証の結果等により、回路変更が必要となった時〈
ステップ１４０）は、ステップ１４２で、前記電子回路
部品の種類変更や、ＰＬＤを用いている時は、そのコン
フィグレーション変更で対応し、ステップ１４４で検証
する。 検証の結果、最終的に問題がない時（ステップ１４６）
は、ステップ１４８で全回路を確定し、設計を終了する
。一方、問題がある場合には、適宜、必要な段階まで戻
って、再設計する（ステップ１５０）。 本実施例においては、前記ＳＳアダプタ４６として、設
計前半の電子回路部品間の配線が確定するまでは、再コ
ンフィグレーションが可能なものを使用し、設計後半の
前記配線が確定した後は、アダプタピン間を直接金属で
接続可能なものに置換するようにしているので、前記配
線が確定するまでは、該配線を容易に変更できる。一方
、前記配線が確定した後は、トランスファゲートの遅延
等の影響を受けること無く、高速で動作試験ができる。 なお、本発明に係るＳＳアダプタ４６は、差し換えも容
易であるので、設計初期から、アダプタピン間を直接金
属で接続可能としたものを用いて、前記配線の変更が必
要となった時や、前記配線が確定したと思った後で、更
に配線の変更が必要となった時は、ＳＳアダプタ４６の
差し換えで対応することができる。 なお、前記実施例は、本発明を、第２図に示した如く、
ＣＰＵ３０、大ＰＬＤ１４Ｂ、小ＰＬＤ１４Ａを主に含
むワンボードコンピュータに適用していたが、本発明の
適用範囲はこれに限定されず、ＣＰＵ３０のサイズや必
要な周辺回路の種類に合わせて、第１２図に示す第２実
施例の如く、モジュールソケットの４倍のサイズのＣＰ
Ｕ用ピンアダプタ３４と、前記ＣＰＵ３０のシステムク
ロックを独立して発振するためのシステムクロック発振
器（ＯＳＣ）７２が搭載された、例えば標準サイズのＯ
８Ｃ用ピンアダプタ７４と、ダイナミックランダムアク
セスメモリ（ＤＲＡＭ＞７６が搭載された、伊■えば４
倍サイズのＤＲＡＭ用ピンアダプタ７８と、周辺回路８
０が搭載された、例えば４倍サイズの周辺回路用ピンア
ダプタ８２と、前記ＣＰＵ用ピンアダプタ３４と前記Ｄ
ＲＡＭ用ピンアダプタ７８、周辺回路用ピンアダプタ８
２等の間に配置された、例えば２倍サイズ及び標準サイ
ズのＳＳアダプタ４６とを用いて構成したものに適用す
ることもできる。 この第２実施例のコンフィグラブルブレッドボードによ
れば、ワンボードコンピュータを構成したり、６４ビツ
トマイクロコンピユータやファジーチップの開発等のフ
ルカスタムチップの開発に々子連て′ある。 又、第１３図に示す第３実施例の如く、ＣＰＵを含まな
い、ＰＬＤ回路システムボードに適用することも可能で
ある。 この第３実施例は、ＰＬＤの内部回路をボード革位に拡
張しならので、ＳＳアダプタ４６と小ＰＬＤ１４Ａが、
第１３図に示しな々０く、ボード２０上に千鳥格子状に
規則的に配置されている。 なお、ＳＳアダプタ４６や小ＰＬＤ１４Ａの配置は、こ
れに限定されず、ユーザが望めばランダムに配置しても
よい、又、ＳＳアダプタ４６を用いることなく、小ＰＬ
Ｄ１４Ａ及び／又は大ＰＬＤ１４Ｂのみで構成すること
もできる。 本実施例においては、ＣＰＵが含まれていないが、ＰＬ
Ｄアレイによるマクロなプログラマブル回路を構成する
のに好適であり、前記ＰＬＤによりＣＰＵを構成して、
ワンボードコンピュータとすることも可能である。 なお、前記実施例においては、いずれも小Ｐ　ＬＤ１４
Ａがモジュールソケット２２に直接挿入可能とされてい
たが、小ＰＬＤ１４Ａ用のピンアダプタを使っても良い
。 次に、第１４図を参照して、本発明に用いられるコンフ
ィグラブル電子回路ボードの第４実施％Ｊを詳細に説明
する。 この第４実施例は、前記第１実施例と同様のコンフィグ
ラブル電子回路ボードにおいて、各モジュールソケット
２２の例えば中央部に、例えば５個のスイッチホール９
０を設けると共に、前記アダプタ、例えばバイパスアダ
プタ５２の底面に、第１５図に示す如く、前記スイッチ
ホール９０に挿入される例えば棒状のドッグ９２を設け
、該アダプタをモジュールソケット２２に挿入した際に
、前記ドッグ９２によりオンオフされるスイッチ接点９
４の出力を、ボード２０のＩ１０ボート２１を介して開
発ツール９６に入力し、これによりモジュールソケット
２２に挿入されたアダプタの種類及び位置を識別可能と
しなしのである。 前記ドッグ９２は、例えばバイパスアダプタ５２の場合
には、第１５図に示した如く、その中央部に１本設け、
又、前記ＳＳアダプタ４６の場合には、例えば第１６図
に示す如く、２本設けて識別することができる。又、小
Ｐ　Ｌ　Ｄ　１４　、Ａには、第１７図に示す如く、ト
ングリ２を設けず、該ドッグ９２が設けられていない部
品は小ＰＬＤと判定することができる。ここで、小ＰＬ
Ｄ１４Ａにドッグ９２を付けていないのは、モジュール
ソケット２２に直接挿入される小ＰＬＤ１４Ａがそのま
ま製品となるからである。なお、小ＰＬＤ１４Ａら標準
サイズのピンアダプタを介してボード２０に挿入するよ
うにした場合には、ピンアダプタにドッグ９２を設ける
ことによって、小ＰＬＤＩ４Ａも検出することができる
。 又、前記大ＰＬＤ用ピンアダプタ３８の場合には、第１
８区に示す如く、ピンアダプタ３８の複数個所にドッグ
９２を設けることができる６例えば４倍サイズのピンア
ダプタ３８の場合には、ドッグ９２を４個所に設けられ
るので、装着方向も識別することができる。 このようにして、開発ツール９６のコンフィグレーショ
ン用ソフトウェアに、ボード２０上のＰＬＤ構成を告知
することによって、開発ツール９６にＰＬＤ構成を迅速
且つ確実に入力することができる。 なお、前記実施例においては、各アダプタの底面に棒状
のドッグ９２を設けていたが、ドッグ９２を設けること
なく、ピンアダプタ等の使用されないピンを利用して装
着の有無を判別することら可能である。 次に、第１９図乃至第２２図を参照して、本発明に用い
られるコンフィグラブル電子回路ボートの第５実施例を
詳細に説明する。 この第５実施例は、前出第１実施例と同様のボード２０
に、隣接するモジュールソケット２２の端子２４間を接
続する表層配線２６〈第２０図参照）の他に、更に、Ｍ
隔したモジュールソケット２２の端子間を、パスライン
（Ｏングライン）を介して直接接続するための下層配線
１００（第２１図参照）と、モジュールソケットの端子
２４と前記表層配線２６又は下層配線１００のいずれか
を選択的に接続するための配線切換スイッチ１０４（第
２２図参照）を備えたもので・ある。 この第５実施例において、ＳＳアダプタ４６は、第２３
図に示す如く、ボード表層の任意の配線２６を、該ＳＳ
アダプタ４６下部の上下方向／左右方向のパスライン（
１００）に接続可能としている。 この第５実施例によれば、パスライン等のロングライン
を下層配線１００によつ”て構成することができ、配線
が容易である。 前記配線切換スイッチ１０４の切換え情報は、前記第４
実施例と同様に、何らかの切換え位置識別手段によって
、開発ツール９６に入力することができる。 次に、本発明に用いられるコンフィグラブル電子回路ボ
ードの第６実施例を詳細に説明する。 この第６実施例は、ボード２０の面積を節約するべく、
第２４図に示す如く、各アダプタに、それぞれ表層専用
ピン１１０と下層（バス）専用ピン１１２を独立して設
け、これに対応してモジュールソケット２２にも、第２
５図に詳細に示す如く、前記表層専用ピン１１０及び下
層専用ピン１１２を独立して受入れるホールを設け、こ
れによって、第２６図に示す如く、表層専用ピン１１０
及び下層専用ピン１１２が、独立してそれぞれ表層配線
２６及び下層配線１００に接続可能としたものである。 この第６実施例においては、前記第１実施例と同様のＳ
Ｓアダプタ４６の中で、表層配線、下層配線の選択状態
もコンフィグラブルする。 本実施例においては、前記第５実施例のような独立した
配線切換スイッチ１０４が不要であり、且つ、表層配線
２６と下層配線１００の配線状態も、ＳＳアダプタ４６
の接続情報によって、開発ツール９６に容易に入力する
ことができる。 なお、前記第５、第６実施例においては、２層配線を用
いる構成が第１実施例と組合わされていたが、この構成
の適用範囲はこれに限定されず、例えばバイパスアダプ
タを含まないコンフイグラブル電子回路ボードにも同様
に適用できることは明らかである。

【図面の簡単な説明】

第１図は、本発明に係るコンフイグラブル電子回路ボー
ドを用いた電子回路の設計方法の実施例の手順を示す流
れ図、 第２図は、本発明に用いられるコンフイグラブル電子回
路ボードの第１実施例の要部を示す平面図、 第３図は、第１実施例のボードの要部形状を示す平面図
、 第４図は、第１実施例の各アダプタの実際の状態を説明
するための平面図、 第５図は、第１実施例の大ＰＬＤ用ピンアダプタの形状
を示す斜視図、 第６図は、この大ＰＬＤ用ピンアダプタをボードに挿入
する方法を説明するための説明図、第７図は、第１実施
例のスイッチングステーション＜ＳＳＳＳアダプタ構成
を示す平面図、第８図乃至第１０図は、前記ＳＳアダプ
タの内部構成の例をそれぞれ示す回路図、 第１１図は、第１実施例のバイパスアダプタの構成及び
ボードへの装着状態を説明するための説明図、 第１２図は、本発明に用いられるコンフィグラブル電子
回路ボードの第２実施例を示す平面図、第１３図は、同
じく第３実施例の構成を示す平面図、 第１４図は、同じく第４実施例のボードの要部構成を示
す平面図、 第１５図は、第４実施例のバイパスアダプタ及びそのボ
ードへの装着方法を示す断面図、第１６図は、第４実施
例のＳＳアダプタの形状を示す側面図、 第１７図は、同じく小ＰＬＤの形状を示す側面図、 第１８図は、同じく大ＰＬＤ用ピンアダプタ及びそのボ
ードへの装着方法を示す断面図、第１９図は、本発明に
用いられるコンフィグラブル電子回路ボードの第５実施
例のボードの要部構成を示す平面図、 第２０図は、同じく表層配線の状態を示す断面図、 第２１図は、同じく下層配線の状態を示す断面図、 第２２図は、同じく配線切換スイッチの構成を示す断面
図、 第２３図は、同じくＳＳアダプタを示す平面図、第２４
図は、本発明に用いられるコンフィグラブル電子回路ボ
ードの第６実施例のアダプタの要部構成を示す斜視図、 第２５図は、同じくモジュールソケットの構成を示す平
面図、 第２６図は、同じく断面図、 第２７図は、従来のワンボードコンピュータの一例の構
成を示す平面図、 第２８図は、同じ（：ＰＬＤを用いたワンボードコンピ
ュータの一例を示す平面図である。 １４Ａ・・・小規模プログラマブル論理素子〈小ＰＬＤ
）、 １４Ｂ・・・大規模プログラマブル論理素子（大ＰＬＤ
）、 ２０・・・ボード、 ２２・・・モジュールソケット、 ２４・・・端子、 ２６．１００・・・配線、 ３０・・・中央処理ユニット（ＣＰＵ）、３２．３６・
・・アダプタソケット、 ３４・・・ＣＰＵ用ピンアダプタ、 ３８・・・大ＰＬＤ用ピンアダプタ、 ４４・・・スイッチングステーション（ＳＳ）、４６・
・・ＳＳアダプタ、 ４８・・・固定配線、 ５２・・・バイパスアダプタ、 ７２・・・システムクロック発振器（Ｏ３Ｃ）、７４・
・・Ｏ８Ｃ用ピンアダプタ、 ７６・・・ダイナミックランダムアクセスメモリ（ＤＲ
ＡＭ）、 ７８・・・ＤＲＡＭ用ピンアダプタ、 ８０・・・周辺回路、 ８２・・・周辺回路用ピンアダプタ、 ９０・・・スイッチホール、 ９２・・・ドッグ、 ９４・・・スイッチ接点。

Claims (8)

【特許請求の範囲】
1. （１）電子回路の設計に際して、 規格化されたサイズ、ピン数の最小単位のモジュールソ
   ケットが規則的に多数並置され、該モジュールソケット
   の端子間が単純な配線で結線されたボードと、前記モジ
   ュールソケットの自然数倍のサイズであつて、該モジュ
   ールソケットに挿入可能なアダプタピン、電子回路部品
   を挿入可能なアダプタソケット、及び、該アダプタソケ
   ットとアダプタピンを結ぶソケット配線を有するピンア
   ダプタと、前記モジュールソケットの自然数倍のサイズ
   であつて、該モジュールソケットに挿入可能なアダプタ
   ピン、及び、該アダプタピン間の配線接続を決定するた
   めの配線決定手段を有するスイッチングステーションア
   ダプタと、使用しないモジュールソケットに挿入される
   、前記モジュールソケットの自然数倍のサイズであつて
   、該モジュールソケットに挿入可能なアダプタピン、及
   び、該アダプタピン間を単にバイパス接続する固定配線
   を有するバイパスアダプタとを備え、各アダプタ又は電
   子回路部品を、任意のモジュールソケットに挿入するこ
   とによつて、任意の回路を実現可能とされたコンフイグ
   ラブル電子回路ボードを用いて、 必要となる各アダプタ又は電子回路部品を選択的に組み
   合わせて前記ボード上のモジュールソケットに搭載する
   と共に、内部回路のコンフイグレーシヨンが必要な電子
   回路部品及び前記スイッチングステーションアダプタを
   コンフイグレートすることにより、設計回路を実現して
   検証し、電子回路部品間の配線変更が必要となつた時は
   、前記アダプタ又は電子回路部品の位置変更、あるいは
   、前記スイツチングステーシヨンアダプタ内のコンフイ
   グレーシヨン変更で対応しながら、設計回路を検証し、 回路変更が必要となつた時は、前記電子回路部品の種類
   変更又はコンフイグレーシヨン変更で対応しながら、設
   計回路を検証することを特徴とするコンフイグラブル電
   子回路ボードを用いた電子回路の設計方法。
2. （２）請求項１において、前記モジュールソケットが、
   標準サイズ、ピン数の電子回路部品を、前記ピンアダプ
   タを用いることなく、直接挿入可能なサイズ、ピン数と
   されていることを特徴とするコンフイグラブル電子回路
   ボードを用いた電子回路の設計方法。
3. （３）請求項１において、前記スイッチングステーショ
   ンアダプタとして、電子回路部品間の配線が確定するま
   では、再コンフイグレーシヨンが可能なものを用い、電
   子回路部品間の配線が確定した後は、アダプタピン間を
   直接金属で接続可能なものに置換して、検証することを
   特徴とするコンフイグラブル電子回路ボードを用いた電
   子回路の設計方法。
4. （４）請求項３において、前記アダプタピン間を直接金
   属で接続可能なスイッチングステーションアダプタが、
   プログラマプルシャフトを用いて、１回限りのコンフイ
   グレーシヨンをするものであることを特徴とするコンフ
   イグラブル電子回路ボードを用いた電子回路の設計方法
   。
5. （５）請求項３において、前記アダプタピン間を直接金
   属で接続可能なスイッチングステーションアダプタが、
   レーザトリマで焼切る方法を用いて、１回限りのコンフ
   イグレーシヨンをするものであることを特徴とするコン
   フイグラブル電子回路ボードを用いた電子回路の設計方
   法。
6. （６）請求項３において、前記アダプタピン間を直接金
   属で接続可能なスイッチングステーションアダプタが、
   フユーズを焼切る方法を用いて、１回限りのコンフイグ
   レーシヨンをするものであることを特徴とするコンフイ
   グラブル電子回路ボードを用いた電子回路の設計方法。
7. （７）請求項３において、前記アダプタピン間を直接金
   属で接続可能なスイツチングステーシヨンアダプタが、
   電圧を印加して電気的に低抵抗とする方法を用いて、１
   回限りのコンフイグレーシヨンをするものであることを
   特徴とするコンフイグラブル電子回路ボードを用いた電
   子回路の設計方法。
8. （８）請求項１において、前記モジュールソケットに、
   挿入された電子回路部品やアダプタの種類を検出する手
   段が設けられ、前記電子回路部品やアダプタの挿入と同
   時に、その種類及び位置が識別可能とされていることを
   特徴とするコンフイグラブル電子回路ボードを用いた電
   子回路の設計方法。