JPH036788A - ニューロチップ - Google Patents
ニューロチップInfo
- Publication number
- JPH036788A JPH036788A JP1141121A JP14112189A JPH036788A JP H036788 A JPH036788 A JP H036788A JP 1141121 A JP1141121 A JP 1141121A JP 14112189 A JP14112189 A JP 14112189A JP H036788 A JPH036788 A JP H036788A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coupling strength
- input
- neurons
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ニューラルネットワークを半導体デバイスで
構成する際に、ニューロン間の結合強度（重み）の保持
を高信頼度に行うことを可能にする、結合強度データ保
持部の構造に関する。
構成する際に、ニューロン間の結合強度（重み）の保持
を高信頼度に行うことを可能にする、結合強度データ保
持部の構造に関する。
（従来の技術）
現在、ニューラルネットワークを半導体デバイスで構成
する開発が盛んに行なわれている。このデバイス化のう
ち、ニューロン間の結合強度を表わす従来構造の一つと
して、容量に蓄えられる電荷量を結合の強さとして保持
、利用する構造が用いられていた。
する開発が盛んに行なわれている。このデバイス化のう
ち、ニューロン間の結合強度を表わす従来構造の一つと
して、容量に蓄えられる電荷量を結合の強さとして保持
、利用する構造が用いられていた。
以下５図面を参照しながら、上述したような従来の容量
を用いた結合強度の保持部について説明する。
を用いた結合強度の保持部について説明する。
第２図は、従来用いられているニューロン間の結合強度
データ保持部のうち代表的な容量を用いた結合強度デー
タ保持部の一例である。第２図において、１は結合強度
データ保持部、２は加算回路部であり、１１〜Ｉ３は結
合強度（重み）Ｗ１〜Ｗ、の入力部、２１〜２３は他の
ニューロンから入力する電圧Ｖ工〜Ｖ、の入力部、３１
〜３３は結合強度を制御するトランジスタ、４１〜４３
は他のニューロンから入力部２１〜２３に入力した電圧
ｖ１〜Ｖ、に結合強度Ｗ□〜Ｗ３を掛けるためのトラン
ジスタである。
データ保持部のうち代表的な容量を用いた結合強度デー
タ保持部の一例である。第２図において、１は結合強度
データ保持部、２は加算回路部であり、１１〜Ｉ３は結
合強度（重み）Ｗ１〜Ｗ、の入力部、２１〜２３は他の
ニューロンから入力する電圧Ｖ工〜Ｖ、の入力部、３１
〜３３は結合強度を制御するトランジスタ、４１〜４３
は他のニューロンから入力部２１〜２３に入力した電圧
ｖ１〜Ｖ、に結合強度Ｗ□〜Ｗ３を掛けるためのトラン
ジスタである。
以上のように構成された容量を用いた結合強度データ保
持部について、以下その動作を説明する。
持部について、以下その動作を説明する。
まず、結合強度入力部１１に結合強度に電圧Ｗ、を加え
ておく。
ておく。
次に、トランジスタ３１〜３３を制御して、そのデータ
をトランジスタ４１〜４３のゲートに電荷量として菩わ
える。他のニューロンから入力部２１に入力した電圧■
１に結合強度入力部１１の電圧Ｗ１を掛けた値がトラン
ジスタ４１の出力電圧となる。
をトランジスタ４１〜４３のゲートに電荷量として菩わ
える。他のニューロンから入力部２１に入力した電圧■
１に結合強度入力部１１の電圧Ｗ１を掛けた値がトラン
ジスタ４１の出力電圧となる。
同じように、他のニューロンから入力部２２．２３に入
力した電圧Ｖ、、Ｖ、にもそれぞれのトランジスタ４２
．４３で結合強度入力部１２．１３の電圧Ｗ２゜Ｗ、を
掛け、トランジスタ４１の出力電圧と共に加算回路部２
へ入力する。
力した電圧Ｖ、、Ｖ、にもそれぞれのトランジスタ４２
．４３で結合強度入力部１２．１３の電圧Ｗ２゜Ｗ、を
掛け、トランジスタ４１の出力電圧と共に加算回路部２
へ入力する。
（発明が解決しようとする課題）
しかしながら、上記のような構成では、結合強度のデー
タを菩わえるトランジスタのゲート容量部からのリーク
電流により、結合強度のデータを保持する信頼度が低い
という欠点を有していた。
タを菩わえるトランジスタのゲート容量部からのリーク
電流により、結合強度のデータを保持する信頼度が低い
という欠点を有していた。
本発明は、上記欠点に鑑み、トランジスタのゲート容量
部を同一面積で大きく増やすように材料を変えることに
より、結合強度のデータ保持についての信頼性を改善し
、高集積化を可能にしたニューロチップを提供すること
を目的とする。
部を同一面積で大きく増やすように材料を変えることに
より、結合強度のデータ保持についての信頼性を改善し
、高集積化を可能にしたニューロチップを提供すること
を目的とする。
（ｖＡ題を解決するための手段）
上記課題を解決するために、本発明のニューロチップは
、結合強度のデータ保持に用いるゲート容量部を、その
容量の大きさが同一面積で大きくなるように１強誘電体
で構成している。
、結合強度のデータ保持に用いるゲート容量部を、その
容量の大きさが同一面積で大きくなるように１強誘電体
で構成している。
（作 用）
この構成によって、結合強度のデータ保持性を大幅に改
善し、高集積化の可能なゲート容量部を実現できること
となる。
善し、高集積化の可能なゲート容量部を実現できること
となる。
（実施例）
以下、本発明の一実施例について１図面を参照しながら
説明をする。
説明をする。
第１図は、本発明の実施例における二ニーロチツブのニ
ューロン間の結合強度データ保持部の構造を示すもので
ある０本実施例におけるニューロン間の結合強度データ
保持部は、第２図において、トランジスタ４１〜４３の
ゲート容量部の材質を強誘電体とした構造からなる。
ューロン間の結合強度データ保持部の構造を示すもので
ある０本実施例におけるニューロン間の結合強度データ
保持部は、第２図において、トランジスタ４１〜４３の
ゲート容量部の材質を強誘電体とした構造からなる。
第１図において、１は結合強度データ保持部、２は加算
回路部であり、１１〜１３は結合強度（重み）Ｗ８〜Ｗ
３の入力部、２１〜２３は他のニューロンから入力する
電圧ｖｉ〜ｖ３の入力部、３１〜３３は結合強度を制御
するトランジスタである。そして、１０１〜１０３は他
のニューロンから入力部２１〜２３に入力した電圧ｖ１
〜Ｖ、にゲート容量部に蓄わえたトランジスタ３１〜３
３で制御された結合強度Ｗ、〜Ｗ、を掛けるためのトラ
ンジスタである。
回路部であり、１１〜１３は結合強度（重み）Ｗ８〜Ｗ
３の入力部、２１〜２３は他のニューロンから入力する
電圧ｖｉ〜ｖ３の入力部、３１〜３３は結合強度を制御
するトランジスタである。そして、１０１〜１０３は他
のニューロンから入力部２１〜２３に入力した電圧ｖ１
〜Ｖ、にゲート容量部に蓄わえたトランジスタ３１〜３
３で制御された結合強度Ｗ、〜Ｗ、を掛けるためのトラ
ンジスタである。
以上のように構成された結合強度データ保持部について
、以下その動作を説明する。まず、結合強度入力部１１
に結合強度電圧Ｗ１を加えておく。
、以下その動作を説明する。まず、結合強度入力部１１
に結合強度電圧Ｗ１を加えておく。
次に、トランジスタ３１を制御して、そのデータをトラ
ンジスタ１０１のゲートに電荷量として蓄わえる。他の
ニューロンから入力部２１に入力した■、に結合強度入
力部１１の電圧Ｗ１を掛けた値がトランジスタ１０１の
出力電圧となる。同じように、他のニューロンから入力
部２２．２３に入力した電圧Ｖ、、 Ｖ、にもそれぞれ
のトランジスタ３２．３３を制御してトランジスタ１０
２．１０３で結合強度入力部１２゜１３の電圧Ｗ２．Ｗ
、を掛け、トランジスタ１０１の出力電圧と共に加算回
路部２へ入力する。特に、結合強度入力部１１〜１３の
電圧Ｗ工〜Ｗ、をトランジスタ３１〜３３で制御したデ
ータとして蓄わえておくトランジスタ１０１〜１０３の
ゲートの容量を大きくしであるため、結合強度のデータ
の保持期間が長い動作を信頼度高く行うことができ、ま
た、高集積化を計ることができる。
ンジスタ１０１のゲートに電荷量として蓄わえる。他の
ニューロンから入力部２１に入力した■、に結合強度入
力部１１の電圧Ｗ１を掛けた値がトランジスタ１０１の
出力電圧となる。同じように、他のニューロンから入力
部２２．２３に入力した電圧Ｖ、、 Ｖ、にもそれぞれ
のトランジスタ３２．３３を制御してトランジスタ１０
２．１０３で結合強度入力部１２゜１３の電圧Ｗ２．Ｗ
、を掛け、トランジスタ１０１の出力電圧と共に加算回
路部２へ入力する。特に、結合強度入力部１１〜１３の
電圧Ｗ工〜Ｗ、をトランジスタ３１〜３３で制御したデ
ータとして蓄わえておくトランジスタ１０１〜１０３の
ゲートの容量を大きくしであるため、結合強度のデータ
の保持期間が長い動作を信頼度高く行うことができ、ま
た、高集積化を計ることができる。
以上のように本実施例によれば、従来の結合強度に関す
るデータを蓄わえておくトランジスタのゲート容量部を
同一サイズでその８鷺が大きくなるようにゲート容量部
の材質を強誘電体とすることで、そのデータの保持に関
する信頼性を改善した結合強度データ保持部を実現する
ことができる。
るデータを蓄わえておくトランジスタのゲート容量部を
同一サイズでその８鷺が大きくなるようにゲート容量部
の材質を強誘電体とすることで、そのデータの保持に関
する信頼性を改善した結合強度データ保持部を実現する
ことができる。
また、容量が大きいため、高集積化を計ることが可能で
ある。
ある。
（発明の効果）
以上のように本発明によれば、結合強度に関するデータ
を菩わえておくトランジスタのゲート容量部について、
その材質を強誘電体とすることで、そのデータの保持に
関する信頼性を改善し、高集積比を計った結合強度デー
タ保持部を実現することができ、その実用的効果は大な
るものがある。
を菩わえておくトランジスタのゲート容量部について、
その材質を強誘電体とすることで、そのデータの保持に
関する信頼性を改善し、高集積比を計った結合強度デー
タ保持部を実現することができ、その実用的効果は大な
るものがある。
第１図は、本発明の実施例におけるニューロチップの容
量を用いたニューロン間の結合強度データ保持部の構造
を説明するための模式図、第２図は、従来の二ニーロチ
ツブの容量を用いたニューロン間の結合強度データ保持
部の構造を説明するための模式図である。 １ ・・・結合強度データ保持部、 ２・・・加算回路
部、１１〜１３・・・結合強度入力部、２１〜２３・・
・他のニューロンからの入力部、３１〜３３・・・結合
強度を制御するトランジスタ、４１〜４３・・・従来の
他のニューロンからの入力に結合強度を掛けるためのト
ランジスタ、１０１〜１０３・・・本発明の他のニュー
ロンからの入力に結合強度を掛けるためのトランジスタ
。 １〜１３ 超玲諷斐Ｘが仲 ２１〜２３・・−他のニューロンっ）仲人力仲３１〜３
３・・・ 帖合啄笈ビ制々（ハ）１トランジスタ１０１
〜１０Ｂ ・・本発明り杷のニューロンＤ＼うり人ｐ
に粘合ル屓を掛げ１ｒξつのトランジスタ
量を用いたニューロン間の結合強度データ保持部の構造
を説明するための模式図、第２図は、従来の二ニーロチ
ツブの容量を用いたニューロン間の結合強度データ保持
部の構造を説明するための模式図である。 １ ・・・結合強度データ保持部、 ２・・・加算回路
部、１１〜１３・・・結合強度入力部、２１〜２３・・
・他のニューロンからの入力部、３１〜３３・・・結合
強度を制御するトランジスタ、４１〜４３・・・従来の
他のニューロンからの入力に結合強度を掛けるためのト
ランジスタ、１０１〜１０３・・・本発明の他のニュー
ロンからの入力に結合強度を掛けるためのトランジスタ
。 １〜１３ 超玲諷斐Ｘが仲 ２１〜２３・・−他のニューロンっ）仲人力仲３１〜３
３・・・ 帖合啄笈ビ制々（ハ）１トランジスタ１０１
〜１０Ｂ ・・本発明り杷のニューロンＤ＼うり人ｐ
に粘合ル屓を掛げ１ｒξつのトランジスタ
Claims (1)
- ニューラルネットワークを半導体デバイスで構成するニ
ューロチップの、ニューロン間の結合強度すなわち重み
のデータを一時的に蓄積するデータ保持部において、そ
の保持時間を長くし、また、高集積化を計るために、デ
ータを保持する容量部を強誘電体材料を用いて構成する
ことを特徴とするニューロチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141121A JPH0821050B2 (ja) | 1989-06-05 | 1989-06-05 | ニューロチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141121A JPH0821050B2 (ja) | 1989-06-05 | 1989-06-05 | ニューロチップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036788A true JPH036788A (ja) | 1991-01-14 |
| JPH0821050B2 JPH0821050B2 (ja) | 1996-03-04 |
Family
ID=15284646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141121A Expired - Fee Related JPH0821050B2 (ja) | 1989-06-05 | 1989-06-05 | ニューロチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821050B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008002620B4 (de) | 2007-06-25 | 2018-06-14 | Denso Corporation | Kraftstoffeinspritzsteuereinrichtung einer Dieselmaschine |
| JP2023552526A (ja) * | 2020-12-03 | 2023-12-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ニューロモルフィックコンピューティングの為のＦｅＦＥＴユニットセル |
-
1989
- 1989-06-05 JP JP1141121A patent/JPH0821050B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008002620B4 (de) | 2007-06-25 | 2018-06-14 | Denso Corporation | Kraftstoffeinspritzsteuereinrichtung einer Dieselmaschine |
| JP2023552526A (ja) * | 2020-12-03 | 2023-12-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ニューロモルフィックコンピューティングの為のＦｅＦＥＴユニットセル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821050B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021056A (en) | Inverting charge pump | |
| EP0611165B1 (en) | Programmable switched capacitor circuit | |
| US3891864A (en) | Josephson junction logic element | |
| JPH0142167B2 (ja) | ||
| KR0166969B1 (ko) | 비-휘발성이며 프로그램 가능한 상호접속 회로 | |
| US3959782A (en) | MOS circuit recovery time | |
| JPH036788A (ja) | ニューロチップ | |
| US8859945B2 (en) | Data processing circuit with an elementary processor, data processing assembly including an array of such circuits, and matrix sensor including such an assembly | |
| US5563837A (en) | Semiconductor memory device with reduced consumption power and refreshing method of the same | |
| JPH09191640A (ja) | ネガティブ電圧駆動回路 | |
| JP4169128B2 (ja) | キャパシタ充電用半導体装置 | |
| US3683206A (en) | Electrical storage element | |
| JPS61284896A (ja) | 不揮発性プログラマブル・スタチツク・メモリ・セル | |
| JP3193328B2 (ja) | 制御型連続ランプ変換機及び変換方法 | |
| JPH0360219A (ja) | 超伝導しきい値論理回路 | |
| KR100243495B1 (ko) | 전압비교기 | |
| Aoyama | A reconfigurable logic circuit based on threshold elements with a controlled floating gate | |
| JPS6258722A (ja) | プログラマブル・ロジツク・デバイス | |
| Sung-Dae et al. | A highly linear voltage controlled resistor for neural chip | |
| Lund et al. | A comparison of architectures for a programmable fuzzy logic chip | |
| JPS63209097A (ja) | 半導体不揮発性ｒａｍ | |
| JP2003023356A (ja) | スイッチドキャパシタ | |
| JPS61255117A (ja) | 半導体集積回路 | |
| JPS6369455A (ja) | 昇圧回路 | |
| JPH0495404A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |