JPH0821050B2 - ニューロチップ - Google Patents
ニューロチップInfo
- Publication number
- JPH0821050B2 JPH0821050B2 JP1141121A JP14112189A JPH0821050B2 JP H0821050 B2 JPH0821050 B2 JP H0821050B2 JP 1141121 A JP1141121 A JP 1141121A JP 14112189 A JP14112189 A JP 14112189A JP H0821050 B2 JPH0821050 B2 JP H0821050B2
- Authority
- JP
- Japan
- Prior art keywords
- coupling strength
- input
- data
- neurons
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008878 coupling Effects 0.000 claims description 37
- 238000010168 coupling process Methods 0.000 claims description 37
- 238000005859 coupling reaction Methods 0.000 claims description 37
- 210000002569 neuron Anatomy 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 8
- 230000010354 integration Effects 0.000 claims description 5
- 238000013528 artificial neural network Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ニューロチップ、特にニューラルネットワ
ークを半導体デバイスで構成する際に、ニューロン間の
結合強度（重み）の保持を高信頼度に行うことを可能に
する、結合強度データ保持部の構造に関する。
ークを半導体デバイスで構成する際に、ニューロン間の
結合強度（重み）の保持を高信頼度に行うことを可能に
する、結合強度データ保持部の構造に関する。
（従来の技術） 現在、ニューラルネットワークを半導体デバイスで構
成する開発が盛んに行なわれている。このデバイス化の
うち、ニューロン間の結合強度を表わす従来構造の一つ
として、容量に蓄えられる電荷量を結合の強さとして保
持、利用する構造が用いられていた。
成する開発が盛んに行なわれている。このデバイス化の
うち、ニューロン間の結合強度を表わす従来構造の一つ
として、容量に蓄えられる電荷量を結合の強さとして保
持、利用する構造が用いられていた。
以下、図面を参照しながら、上述したような従来の容
量を用いた結合強度の保持部について説明する。
量を用いた結合強度の保持部について説明する。
第２図は、従来用いられているニューロン間の結合強
度データ保持部のうち代表的な容量を用いた結合強度デ
ータ保持部の一例である。第２図において、１は結合強
度データ保持部、２は加算回路部であり、11〜13は結合
強度（重み）W1〜W3の入力部、21〜23は他のニューロン
から入力する電圧V1〜V3の入力部、31〜33は結合強度を
制御するトランジスタ、41〜43は他のニューロンから入
力部21〜23に入力した電圧V1〜V3に結合強度W1〜W3を掛
けるためのトランジスタである。
度データ保持部のうち代表的な容量を用いた結合強度デ
ータ保持部の一例である。第２図において、１は結合強
度データ保持部、２は加算回路部であり、11〜13は結合
強度（重み）W1〜W3の入力部、21〜23は他のニューロン
から入力する電圧V1〜V3の入力部、31〜33は結合強度を
制御するトランジスタ、41〜43は他のニューロンから入
力部21〜23に入力した電圧V1〜V3に結合強度W1〜W3を掛
けるためのトランジスタである。
以上のように構成された容量を用いた結合強度データ
保持部について、以下その動作を説明する。
保持部について、以下その動作を説明する。
まず、結合強度入力部11に結合強度に電圧W1を加えて
おく。
おく。
次に、トランジスタ31〜33を制御して、そのデータを
トランジスタ41〜43のゲートに電荷量として蓄わえる。
他のニューロンから入力部21に入力した電圧V1に結合強
度入力部11の電圧W1を掛けた値がトランジスタ41の出力
電圧となる。
トランジスタ41〜43のゲートに電荷量として蓄わえる。
他のニューロンから入力部21に入力した電圧V1に結合強
度入力部11の電圧W1を掛けた値がトランジスタ41の出力
電圧となる。
同じように、他のニューロンから入力部22,23に入力
した電圧V2，V3にもそれぞれのトランジスタ42,43で結
合強度入力部12,13の電圧W2，W3を掛け、トランジスタ4
1の出力電圧と共に加算回路部２へ入力する。
した電圧V2，V3にもそれぞれのトランジスタ42,43で結
合強度入力部12,13の電圧W2，W3を掛け、トランジスタ4
1の出力電圧と共に加算回路部２へ入力する。
（発明が解決しようとする課題） しかしながら、上記のような構成では、結合強度のデ
ータを蓄わえるトランジスタ41〜43のゲート容量部から
のリーク電流により、結合強度のデータを保持する信頼
度が低いという欠点を有していた。
ータを蓄わえるトランジスタ41〜43のゲート容量部から
のリーク電流により、結合強度のデータを保持する信頼
度が低いという欠点を有していた。
本発明は、上記欠点に鑑み、トランジスタのゲート容
量部を同一面積で大きく増やすように材料を変えること
により、結合強度のデータ保持についての信頼性を改善
し、高集積化を可能にしたニューロチップを提供するこ
とを目的とする。
量部を同一面積で大きく増やすように材料を変えること
により、結合強度のデータ保持についての信頼性を改善
し、高集積化を可能にしたニューロチップを提供するこ
とを目的とする。
（課題を解決するための手段） 上記課題を解決するために、本発明のニューロチップ
は、結合強度のデータ保持に用いるゲート容量部を、そ
の容量の大きさが同一面積で大きくなるように、強誘電
体で構成している。
は、結合強度のデータ保持に用いるゲート容量部を、そ
の容量の大きさが同一面積で大きくなるように、強誘電
体で構成している。
（作用） この構成によって、結合強度のデータ保持性を大幅に
改善し、高集積化の可能なゲート容量部を実現できるこ
ととなる。
改善し、高集積化の可能なゲート容量部を実現できるこ
ととなる。
（実施例） 以下、本発明の一実施例について、図面を参照しなが
ら説明をする。
ら説明をする。
第１図は、本発明の実施例におけるニューロチップの
ニューロン間の結合強度データ保持部の構造を示すもの
である。本実施例におけるニューロン間の結合強度デー
タ保持部は、第２図において、トランジスタ41〜43のゲ
ート容量部の材質を強誘電体とした構造からなる。
ニューロン間の結合強度データ保持部の構造を示すもの
である。本実施例におけるニューロン間の結合強度デー
タ保持部は、第２図において、トランジスタ41〜43のゲ
ート容量部の材質を強誘電体とした構造からなる。
第１図において、１は結合強度データ保持部、２は加
算回路部であり、11〜13は結合強度（重み）W1〜W3の入
力部、21〜23は他のニューロンから入力する電圧V1〜V3
の入力部、31〜33は結合強度を制御するトランジスタで
ある。そして、101〜103は他のニューロンから入力部21
〜23に入力した電圧V1〜V3にゲート容量部に蓄わえたト
ランジスタ31〜33で制御された結合強度W1〜W3を掛ける
ためのトランジスタである。
算回路部であり、11〜13は結合強度（重み）W1〜W3の入
力部、21〜23は他のニューロンから入力する電圧V1〜V3
の入力部、31〜33は結合強度を制御するトランジスタで
ある。そして、101〜103は他のニューロンから入力部21
〜23に入力した電圧V1〜V3にゲート容量部に蓄わえたト
ランジスタ31〜33で制御された結合強度W1〜W3を掛ける
ためのトランジスタである。
以上のように構成された結合強度データ保持部につい
て、以下その動作を説明する。まず、結合強度入力部11
に結合強度電圧W1を加えておく。次に、トランジスタ31
を制御して、そのデータをトランジスタ101のゲートに
電荷量として蓄わえる。他のニューロンから入力部21に
入力したV1に結合強度入力部11の電圧W1を掛けた値がト
ランジスタ101の出力電圧となる。同じように、他のニ
ューロンから入力部22,23に入力した電圧V2，V3にもそ
れぞれのトランジスタ32,333を制御してトランジスタ10
2,103で結合強度入力部12,13の電圧W2，W3を掛け、トラ
ンジスタ101の出力電圧と共に加算回路部２へ入力す
る。ところで、本発明では、結合強度入力部11〜13の電
圧W1〜W3をトランジスタ31〜33で制御したデータとして
蓄わえておくトランジスタ101〜103のゲートの容量を強
誘電体を用いて大きくしているため、結合強度のデータ
の保持期間が長い動作を信頼度高く行うことができ、ま
た、高集積化を計ることができる。
て、以下その動作を説明する。まず、結合強度入力部11
に結合強度電圧W1を加えておく。次に、トランジスタ31
を制御して、そのデータをトランジスタ101のゲートに
電荷量として蓄わえる。他のニューロンから入力部21に
入力したV1に結合強度入力部11の電圧W1を掛けた値がト
ランジスタ101の出力電圧となる。同じように、他のニ
ューロンから入力部22,23に入力した電圧V2，V3にもそ
れぞれのトランジスタ32,333を制御してトランジスタ10
2,103で結合強度入力部12,13の電圧W2，W3を掛け、トラ
ンジスタ101の出力電圧と共に加算回路部２へ入力す
る。ところで、本発明では、結合強度入力部11〜13の電
圧W1〜W3をトランジスタ31〜33で制御したデータとして
蓄わえておくトランジスタ101〜103のゲートの容量を強
誘電体を用いて大きくしているため、結合強度のデータ
の保持期間が長い動作を信頼度高く行うことができ、ま
た、高集積化を計ることができる。
以上のように本実施例によれば、従来の結合強度に関
するデータを蓄わえておくトランジスタ101〜103のゲー
ト容量部を同一サイズでその容量が大きくなるようにゲ
ート容量部の材質を強誘電体とすることで、そのデータ
の保持に関する信頼性を改善した結合強度データ保持部
を実現することができる。また、容量が大きいため、高
集積化を計ることが可能である。
するデータを蓄わえておくトランジスタ101〜103のゲー
ト容量部を同一サイズでその容量が大きくなるようにゲ
ート容量部の材質を強誘電体とすることで、そのデータ
の保持に関する信頼性を改善した結合強度データ保持部
を実現することができる。また、容量が大きいため、高
集積化を計ることが可能である。
（発明の効果） 以上のように本発明によれば、結合強度に関するデー
タを蓄わえておくトランジスタのゲート容量部につい
て、その材質を強誘電体とすることで、そのデータの保
持に関する信頼性を改善し、高集積化を計った結合強度
データ保持部を実現することができ、その実用的効果は
大なるものがある。
タを蓄わえておくトランジスタのゲート容量部につい
て、その材質を強誘電体とすることで、そのデータの保
持に関する信頼性を改善し、高集積化を計った結合強度
データ保持部を実現することができ、その実用的効果は
大なるものがある。
第１図は、本発明の実施例におけるニューロチップの容
量を用いたニューロン間の結合強度データ保持部の構造
を説明するための模式図、第２図は、従来のニューロチ
ップの容量を用いたニューロン間の結合強度データ保持
部の構造を説明するための模式図である。 １……結合強度データ保持部、２……加算回路部、11〜
13……結合強度入力部、21〜23……他のニューロンから
の入力部、31〜33……結合強度を制御するトランジス
タ、41〜43……従来の他のニューロンからの入力に結合
強度を掛けるためのトランジスタ、101〜103……本発明
の他のニューロンからの入力に結合強度を掛けるための
トランジスタ。
量を用いたニューロン間の結合強度データ保持部の構造
を説明するための模式図、第２図は、従来のニューロチ
ップの容量を用いたニューロン間の結合強度データ保持
部の構造を説明するための模式図である。 １……結合強度データ保持部、２……加算回路部、11〜
13……結合強度入力部、21〜23……他のニューロンから
の入力部、31〜33……結合強度を制御するトランジス
タ、41〜43……従来の他のニューロンからの入力に結合
強度を掛けるためのトランジスタ、101〜103……本発明
の他のニューロンからの入力に結合強度を掛けるための
トランジスタ。
Claims (1)
- 【請求項１】ニューラルネットワークを半導体デバイス
で構成するニューロチップの、ニューロン間の結合強度
すなわち重みのデータを一時的に蓄積するデータ保持部
において、その保持時間を長くし、また、高集積化を計
るために、データを保持する容量部を強誘電体材料を用
いて構成することを特徴とするニューロチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141121A JPH0821050B2 (ja) | 1989-06-05 | 1989-06-05 | ニューロチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141121A JPH0821050B2 (ja) | 1989-06-05 | 1989-06-05 | ニューロチップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036788A JPH036788A (ja) | 1991-01-14 |
| JPH0821050B2 true JPH0821050B2 (ja) | 1996-03-04 |
Family
ID=15284646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141121A Expired - Fee Related JPH0821050B2 (ja) | 1989-06-05 | 1989-06-05 | ニューロチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821050B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4706670B2 (ja) | 2007-06-25 | 2011-06-22 | 株式会社デンソー | ディーゼル機関の燃料噴射制御装置 |
| US12026605B2 (en) * | 2020-12-03 | 2024-07-02 | International Business Machines Corporation | FeFET unit cells for neuromorphic computing |
-
1989
- 1989-06-05 JP JP1141121A patent/JPH0821050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036788A (ja) | 1991-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631778B2 (ja) | ||
| JPH09180445A5 (ja) | ||
| JPS6041364B2 (ja) | 出力バッファ回路 | |
| JPS5845697A (ja) | 不揮発性メモリ | |
| JPS5848294A (ja) | Ｍｏｓダイナミツクメモリ | |
| JPH06274661A (ja) | シナプス回路およびそれを用いたニューラルネットワークシステム | |
| EP0040917A1 (en) | A static type random access memory | |
| US3959782A (en) | MOS circuit recovery time | |
| JPH035996A (ja) | 不揮発性半導体記憶装置 | |
| US4974204A (en) | Non-volatile programmable interconnection circuit | |
| JPH0821050B2 (ja) | ニューロチップ | |
| US4030081A (en) | Dynamic transistor-storage element | |
| JPS5877091A (ja) | メモリ装置 | |
| GB2308513A (en) | Negative voltage drive circuit for a flash EEPROM | |
| US20040080990A1 (en) | Ferroelectric memory | |
| JPS5839117A (ja) | Ｍｏｓトランジスタ駆動回路 | |
| JPS59918B2 (ja) | 電荷転送装置のためのフアット・ゼロ電荷発生回路 | |
| US5305255A (en) | Non-destructive readout ferroelectric memory cell | |
| JP2635412B2 (ja) | 半導体記憶装置 | |
| JPH07130192A (ja) | 不揮発性アナログ記憶回路 | |
| JPH03116490A (ja) | スタティックｒａｍ | |
| SU591960A1 (ru) | Устройство выборки дл запоминающих устройств на мдп-транзисторах | |
| JPH0334155B2 (ja) | ||
| JPS6139296A (ja) | スタテイツクｒａｍ | |
| JPH07109715B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |