JPH0368149A - Icパッケージ - Google Patents

Icパッケージ

Info

Publication number
JPH0368149A
JPH0368149A JP1202890A JP20289089A JPH0368149A JP H0368149 A JPH0368149 A JP H0368149A JP 1202890 A JP1202890 A JP 1202890A JP 20289089 A JP20289089 A JP 20289089A JP H0368149 A JPH0368149 A JP H0368149A
Authority
JP
Japan
Prior art keywords
film
base film
sheet
conductor
film carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1202890A
Other languages
English (en)
Other versions
JP3061059B2 (ja
Inventor
Sunao Fukutake
素直 福武
Minoru Hatakeyama
畠山 実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Gore Tex Inc
Original Assignee
Japan Gore Tex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Gore Tex Inc filed Critical Japan Gore Tex Inc
Priority to JP1202890A priority Critical patent/JP3061059B2/ja
Priority to EP19900113613 priority patent/EP0412323A3/en
Publication of JPH0368149A publication Critical patent/JPH0368149A/ja
Application granted granted Critical
Publication of JP3061059B2 publication Critical patent/JP3061059B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • H10W70/695Organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIC実装用フィルムキャリヤに係わり、さらに
詳しくはそのベースフィルム材および接着剤の改良に関
する。
〔従来の技術〕
従来のT A B (Tape Automated 
Bonding)用フィルムキャリヤは、典型的には、
第10図に示すように導体(1)を接着層く2)を介し
てベースフィルム(3)で保持した構造(3層構造)で
あった。
これは、ICチップ(4〉周辺のベースフィルム(3)
によって、インナーリード(5)及びアウターリード(
6〉の位置ずれを防止し、インナーリードボンディング
及びアウターリードボンディングの歩留を獲保している
為であり、特にファインピッチパターンを要求される多
ビンIC用フィルムキャリャにおいては必要不可欠であ
る。また、フィルムキャリヤ(7)上に抵抗、コンデン
サ、ダイオードなどのチップ部品を表面実装する際にも
必要なものである。T A、 B用フィルムキャリヤと
してはそのほか導体を接着剤なしでベースフィルムに直
接に付けた構造(この構造は接着剤を用いる3層テープ
に対して2層テープと呼ばれる)もある。
また、ベースフィルムの両面に導体を設けた両面フィル
ムキャリヤも知られる一方、ベースフィルムと導体とス
ルーホールからなる多層構造のフィルムキャリヤも知ら
れており、その応用としてグランド・テープ、エアレア
・テープ、さらにはビン・グリッド・アレイ(PGA)
 タイプなども検討されている。
このようなフィルムキャリヤの導体としては銅箔、ベー
スフィルムとしてはポリイミドフィルム、ガラスクロス
エポキシレジン、ガラスクロスBTレジン、接着剤とし
てはエポキシ系接着剤が一般的に用いられている。
〔発明が解決しようとする課題〕
上記の如き従来のフィルムキャリヤでは、誘電率がそれ
ぞれポリイミド3.2〜3.6、ガラスクロスエポキシ
レジン4.7〜5.0、ガラスクロスBTレジン3.7
〜3.9と高いために、実装するICチップと基板間の
信号伝送速度に限界があり、高速化の要求を充分に満た
すことができずにいる。
そこで、本発明は信号伝送速度に優れたIC実装用フィ
ルムキャリヤを提供することを目的とする。
〔課題を解決するための手段〕
本発明は、上記目的を達成するために、導体と絶縁性ベ
ースフィルムを備えたIC実装用フィルムキャリヤにお
いて、ベースフィルムが多孔質樹脂シートを含むことを
特徴とするIC実装用フィルムキャリヤを提供する。す
なわち、ベースフィルムの少なくとも1部に多孔質樹脂
シートを用いるものである。
フィルムキャリヤの内部構成及びIC実装への応用形態
はベースフィルムの少なくとも1部に多孔質樹脂シート
を用いている限り、特に脹定されない。すなわち、1層
のベースフィルム自体は多孔質樹脂シートのみから構成
されても、充実樹脂シートとの積層構造でもよく、また
多層の場合にそのすべて又は1部のベースフィルムが多
孔質樹脂シートからなることができる。さらに、IC実
装の形態として、単純なTABテープとしての使用のほ
か、複雑な多層フィルムキャリヤとして使用してもよい
接着剤やボッティング剤(封止剤)を使用してもよい。
本発明の特に好ましい態様では、ベースフィルムに多孔
質ポリテトラフルオロエチレン(PTFE)シートを用
いる。PTFEの誘電率は2,1、多孔質PTFEでは
1.2という低さであり、信号伝送速度向上の効果が著
しい。同じ理由から、接着剤や封止剤にもふっ素系樹脂
(ε1=2〜3)を用いることが好ましい。同様に、P
TFE充実シートの使用も好ましい。
〔作 用〕
ベースフィルムを多孔質にすると、空気の誘電率が低い
ので、フィルムの誘電率を低くすることができる。さら
に、多孔質PTFEを用いることによってさらに誘電率
を低下することができる。多孔質樹脂シートは柔軟性に
富んでいるので、導体とベースフィルムの線膨張係数の
差により生じる熱応力の緩和にも寄与する。
〔実施例〕
図面を参照して本発明の詳細な説明する。
第1図を参照すると、導体(1)下にふっ素糸の接着層
(2)を介してFTFB多孔質シート(9〉を配置する
。これにより、インナーリード(5)及びアウターリー
ド(6)の位置ずれを防止し、かつPTFIE多孔質シ
ート(9)の優れた誘電特性(ε、=1.2)により、
フィルムキャリヤ(7)上の導体部(1)における信号
伝達の遅延を低減できる。また、PTFE多孔質シート
(9)は柔軟性に富んでいる為、導体(1)とベースフ
ィルム(3)の線膨張係数の差により生じる熱応力の緩
和にも寄与する。
第2図を参照すると、ベースフィルムを多孔質樹脂シー
トと充実樹脂シートとで構成した例が示される。すなわ
ち、導体(1)下にふっ素糸接着剤(2) 、F’TF
8多孔質シート(9)、ふっ素糸接着剤(2)、ポリイ
ミドベースフィルム(3)を設け、フィルムキャリヤ(
7)を形成する。FTFB多孔質シート(9)は電気特
性の向上に寄与し、ポリイミドベースフィルム(3)は
フィルムキャリヤ全体の機械的強度の向上、加熱による
PTFE多孔質シート(9)の収縮を低減する働きをす
る。
また、電気特性に優れたふっ素糸接着剤を用いて、導体
(1〉とFTFB多孔質シー) (9) 、PTFB多
孔質シート (9)とポリイミドベースフィルム(3)
の間を接合している。
このようなベースフィルムは、例えば、第3図に示した
工程に従って作製する。多孔質フィルムと充実フィルム
を接着後、スリット加工、スプロケット穴加工、デバイ
ス孔加工を経て、銅箔を熱間ロールで積層し、銅箔のパ
ターニングを行ない、最後にバンプ(8)形成のために
メツキを行なう。
第3図の工程で第2図に示す構造のフィルムキャリヤを
作製して、フィルムキャリヤ全体の誘電率は1.8〜1
.9であった。
第4図を参照すると、スルーホールを有する両面テープ
の構造例が示されている。第1導体層(11)の下にP
TFE!多孔質シート(9)を配置し、PTFB多孔質
シート (9〉はポリイミドベースフィルム(3)と接
層されており、第2導体層〈12〉はICチップ(4)
のグランド端子をスルーホール(13〉を介して接続し
ている。この構造により、マイクロストリップライン構
造をとる両面タイプフィルムキャリヤの特徴である、イ
ンピーダンスマツチング、クロストーク低減、アースイ
ンピーダンス低減効果をより有利に得ることができる。
また、同様にして、信号ライン、電源ライン、接地ライ
ンをそれぞれ分離した3層以上の導体層を有する多層タ
イプのフィルムキャリヤにおいても上記効果を得ること
が可能である。
なお、導体は必ずしも銅箔の接着によらなくてもよく、
ベースフィルム、特にFTFB多孔質シート上にスパッ
タリング、無電解メツキなどの方法により形成してもよ
い。接着剤を介さないので電気特性が向上する。
第5図及び第6図を参照すると、第1.2及び4図に示
したPTFE多孔質シート(9)を導体(1)の下に配
置したフィルムキャリヤにおいて、ICチップ(4)の
電極パッドとフィルムキャリヤのインナーリード(5)
とをインナーリードボンディングした後、電極パッドを
含むICチップ表面のみを誘電率4以下のふっ素系樹脂
、エポキシ系樹脂などのポツティング封止材り14)で
チップコートした構造(第5図)、ICチップ(4)実
装部全体を前記樹脂を用いポツティング又はトランスフ
ァーモールドにより封止した構造(第6図)が示される
。このような低誘電率樹脂で封止することにより、電気
特性を損うことなく耐湿性の向上を実現することができ
る。
第7〜9図に多層構造のフィルムキャリヤの実装例を示
す。第7図はグランド・テープと呼ばれる構造で、基本
的には第4図の構造と類似しているが、フィルムキャリ
ヤが多層になっている。同図中、参照数字は第7図と同
じであるが、導体は1で示した。
第8図はエアレア・テープと呼ばれる構造で、ICをデ
バイスホール中にではなくフィルムキャリヤ上にフリッ
プチップ実装するものである。
第9図はビングリッドアレイ(PGA)  と呼ばれる
構造で、その中でもプラスチックPGAに属する構造の
ものである;ICチップの実装は、ワイヤボンディング
法、TAB法、フリップチップ法などで行い、やはり本
発明のフィルムキャリアの応用例である。
なお、第7〜9図の構造で、ベースフィルムの少なくと
も一部にPTFB多孔質シートを用いるが、強度が許す
限りPTFE多孔質シートを多く用いて誘電率の低下を
図ることが望ましい。また、各図においてICは1個の
みを示したが、複数のICを実装してもよい。
〔発明の効果〕
本発明によれば、多孔質樹脂シート、特にPTFE多孔
質シートをベースフィルムに、特に導体下に用い、また
接着剤としてもふっ素系樹脂を用いることによって、実
装するICチップとキャリヤ間の信号伝送速度の向上及
びノイズの低減を実現することができる。
【図面の簡単な説明】
第1図、第2図、第4〜9図は本発明による1’ C実
装したフィルムキャリヤの実施例を示す模式図であり、
第3図は第2図のフィルムキャリヤの製造工程を示す。 第10図は従来例のIC実装フィルムキャリヤの説明図
である。 1・・・導体、      2・・・接着層、3・・・
ベースフィルム、  4・・・ICチップ、5・・・イ
ンナーリード、  6・・・アウターリード、7・・・
フィルムキャリヤ、8・・・バンブ、9・・・PTFE
多孔質シート、 10・・・両面タイプフィルムキャリヤ、11・・・第
1導体層、   12・・・第2導体層、13・・・ス
ルーホーノベ 15・・・ワイヤ、 14・・・封止材、 16・・・ビン。

Claims (1)

  1. 【特許請求の範囲】 1、導体と絶縁性ベースフィルムを備えたIC実装用フ
    ィルムキャリヤにおいて、ベースフィルムが多孔質樹脂
    シートを含むことを特徴とするIC実装用フィルムキャ
    リヤ。 2、ベースフィルムが多孔質樹脂シートと充実樹脂シー
    トとの積層シートからなる請求項1記載のIC実装用フ
    ィルムキャリヤ。 3、2層以上の導体と絶縁性ベースフィルムを積層して
    成るIC実装用フィルムキャリヤにおいて、少なくとも
    1層のベースフィルムが多孔質樹脂シートを含むことを
    特徴とするIC実装用フィルムキャリヤ。 4、多孔質樹脂シートがポリテトラフルオロエチレン製
    である請求項1〜3のいずれか1項に記載のIC実装用
    フィルムキャリヤ。 5、導体とベースフィルム間またはベースフィルムを構
    成するシート間の少なくとも1箇所をふっ素系樹脂で接
    着してなる請求項1〜4のいずれか1項に記載のIC実
    装用フィルムキャリヤ。
JP1202890A 1989-08-07 1989-08-07 Icパッケージ Expired - Lifetime JP3061059B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1202890A JP3061059B2 (ja) 1989-08-07 1989-08-07 Icパッケージ
EP19900113613 EP0412323A3 (en) 1989-08-07 1990-07-16 A film carrier for use in integrated circuit mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1202890A JP3061059B2 (ja) 1989-08-07 1989-08-07 Icパッケージ

Publications (2)

Publication Number Publication Date
JPH0368149A true JPH0368149A (ja) 1991-03-25
JP3061059B2 JP3061059B2 (ja) 2000-07-10

Family

ID=16464899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1202890A Expired - Lifetime JP3061059B2 (ja) 1989-08-07 1989-08-07 Icパッケージ

Country Status (2)

Country Link
EP (1) EP0412323A3 (ja)
JP (1) JP3061059B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849934B2 (en) 2002-04-03 2005-02-01 Japan Gore-Tex, Inc. Dielectric film for printed wiring board, multilayer printed board, and semiconductor device
US6888230B1 (en) * 1998-10-28 2005-05-03 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
EP2056655A4 (en) * 2007-09-03 2011-03-02 Panasonic Corp CIRCUIT BOARD

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927982B2 (ja) * 1991-03-18 1999-07-28 ジャパンゴアテックス株式会社 半導体装置
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
EP0831528A3 (en) * 1996-09-10 1999-12-22 Hitachi Chemical Company, Ltd. Multilayer wiring board for mounting semiconductor device and method of producing the same
JP3639088B2 (ja) 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
KR100298897B1 (ko) * 1998-12-23 2001-09-22 이형도 인쇄회로기판제조방법
US6414377B1 (en) * 1999-08-10 2002-07-02 International Business Machines Corporation Low k dielectric materials with inherent copper ion migration barrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129378U (ja) * 1985-01-31 1986-08-13
JPS62224033A (ja) * 1986-03-26 1987-10-02 Hitachi Ltd テ−プキヤリア装置
JPS6442890A (en) * 1987-08-11 1989-02-15 Japan Gore Tex Inc Printed substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社 潤工社 プリント基板
JPS60225750A (ja) * 1984-04-24 1985-11-11 株式会社 潤工社 プリント基板
US5136123A (en) * 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61129378U (ja) * 1985-01-31 1986-08-13
JPS62224033A (ja) * 1986-03-26 1987-10-02 Hitachi Ltd テ−プキヤリア装置
JPS6442890A (en) * 1987-08-11 1989-02-15 Japan Gore Tex Inc Printed substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888230B1 (en) * 1998-10-28 2005-05-03 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
US7217992B2 (en) 1998-10-28 2007-05-15 Renesas Technology Corp. Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
US6849934B2 (en) 2002-04-03 2005-02-01 Japan Gore-Tex, Inc. Dielectric film for printed wiring board, multilayer printed board, and semiconductor device
EP2056655A4 (en) * 2007-09-03 2011-03-02 Panasonic Corp CIRCUIT BOARD
US8253033B2 (en) 2007-09-03 2012-08-28 Panasonic Corporation Circuit board with connection layer with fillet

Also Published As

Publication number Publication date
EP0412323A2 (en) 1991-02-13
EP0412323A3 (en) 1992-05-20
JP3061059B2 (ja) 2000-07-10

Similar Documents

Publication Publication Date Title
US4496793A (en) Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
US4812792A (en) High-frequency multilayer printed circuit board
US4912547A (en) Tape bonded semiconductor device
WO2022007274A1 (zh) 一种电路板及其制作方法
JP2531464B2 (ja) 半導体パッケ―ジ
KR970014494A (ko) 다층회로기판 및 그 제조방법
CN107666764A (zh) 柔性电路板及其制作方法
JPH0368149A (ja) Icパッケージ
US5973927A (en) Mounting structure for an integrated circuit
JP2004511111A (ja) プリント回路基板,そのようなプリント回路基板の製造方法,及びそのようなプリント回路基板用の層状複合材料
GB2080729A (en) A multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion and method for making same.
JPH05283562A (ja) 樹脂封止型半導体装置
JPH05291347A (ja) 高周波用tab−icの実装構造
JP3151264B2 (ja) ピングリッドアレー用多層基板の製造方法
JPH0278253A (ja) 多層プラスチックチップキャリア
JPS6149499A (ja) フレキシブル多層配線基板
JPH0231801Y2 (ja)
JPH02137293A (ja) 多層回路基板
JPH0546296Y2 (ja)
JP3106846B2 (ja) 半導体チップ実装基板の製造方法
JPH0634449B2 (ja) 多層プリント回路板
JPH06181268A (ja) 半導体装置
JPH05167265A (ja) 高速信号用プリント配線板
JP3234045B2 (ja) 多層配線基板
JPH04337697A (ja) フレキシブルリジッド配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10