JPH0368163A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0368163A
JPH0368163A JP1163982A JP16398289A JPH0368163A JP H0368163 A JPH0368163 A JP H0368163A JP 1163982 A JP1163982 A JP 1163982A JP 16398289 A JP16398289 A JP 16398289A JP H0368163 A JPH0368163 A JP H0368163A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
package
bonding
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1163982A
Other languages
English (en)
Inventor
Kanji Otsuka
寛治 大塚
Masao Kato
正男 加藤
Mitsuo Usami
光雄 宇佐美
Shigeo Kuroda
黒田 重雄
Takashi Kumagai
熊谷 多加史
Kunizo Sawara
佐原 邦造
Takeo Yamada
健雄 山田
Takayuki Okinaga
隆幸 沖永
Seiji Miyamoto
誠司 宮本
Masayuki Shirai
優之 白井
Kazuhisa Kubo
和寿 久保
Hiroshi Tate
宏 舘
Masayuki Kawashima
川島 正之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP1163982A priority Critical patent/JPH0368163A/ja
Publication of JPH0368163A publication Critical patent/JPH0368163A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置のパッケージ技術に関し、特に、
表面実装方式パッケージの多ビン化に適用して有効f、
技術に関1゛るものである。
〔従来の技術〕
コンビ瓢−夕の大容蓄化、高速化に#い、論理LSIや
画像処理LS Ilよとを実装するパッケージの多ビン
化が急速に進行している。
多ビン化に適したパッケージとしては、ビン挿入タイプ
では、ビン・グリッド・アレイ(以下、PGAという)
が、また、表面実装タイプでは、PLCC(プラスチッ
ク リープイツト チップキャリア)QFP(クワッド
 フラット パッケージ)等が知られており、それらの
動向及び技術については、例えは、株式会社工業調査会
、昭和62年9月1日発行、「電子材料JP40−P5
0、特開昭63−132465が挙げられる。
とりわけ、PGA方式は、パッケージの裏面全体をリー
ドビンの取り出しに利用できることがら、300〜50
0ビンなとのような越冬ビンを必安どするLSIに最適
にパッケージ構造とされ、近年、特に注目されている。
〔発明が解決しようとする課題〕
本発明者は、上記パッケージの多ビン化を促進するにあ
たっての問題点について検討した。その概要は、下記の
通りである。
すなわち、PGAを印刷配線板に実装するには、従来、
約0.46m径のり−ドビンを0.7〜0.8B径のス
ルーホールに挿入する必要があった。
その際、各スルーホールの周囲にランドが形成されるた
め、実効的々スルーホール径は、約0.85〜1.0 
mとなり、スルーホールを標準的な2.54m(100
rttll)ピッチで格子状に配列した場合、隣接する
ランドのピッチは、約1.5nとなる。
この場合、印刷配線板の表面に例えば、0.18關ピツ
チで配線を引さ四すと、各ランド間を7本の配線が通過
できるが、300〜500ビンを有するPGAでは、設
計上、10〜15本の配線を通過させる必要があるため
、もはや単層の印刷配線板では配線設計が不可能となる
ところが、300〜500のリードビンを2.54鵡ピ
ツチで挿入できる多層印刷配線板を設計すると、今度は
、PGAパッケージの内部配線長および印刷配線板の内
部配線長が長くなり、伝送特性が低下してしまう。
そこで、この伝送特性を考慮してスルーホールピッチを
最適化すると、1.78m1i(70m1l)ピッチ、
または、1.27am(50m1l)ピッチにする必要
があるため、配線ピッチがQ、78111または0.2
7fiとなってしまい、結局、多層印刷配線板を用いた
場合でも、配線設計の限界を超えてしまうことになる。
このように、PGAの多ピン化を促進するためには、ビ
ン挿入方式では、もはや限界があるため、ビン挿入方式
に代わる表面実装方式の採用が不可欠と々る。
すなわち、PGAのリードビン先端を印刷配線板の表面
電極に半田付け、またはろう付げする表面実装方式によ
れは、印刷配線板には、ビン挿入用のスルーホールが不
要となり、配縁の引き回し上、ピアホールの必要な箇所
にのみ、リードビンの径と同じか、またはそれよりも僅
かに大径の表面電極を配列するだけでよい、この場合、
表面電極の径は、0.46〜0.6Bでよいため、標準
的ね2.54mピッチで格子状に配列した場合の配線ピ
ッチは、約2鵡となり、300〜500ピン程度の越冬
ビンPGAでも充分た配紬スペースが得られる。また、
リードビンか挿入タイプでないため、その径を0.1〜
0.3 sumと細くすることができ、表面電極を1.
271jIピツチで配列した場合でも、約1、Onの配
縁スペースが得られる。
さらに、パッケージの小形化も可能となるため、PGA
パッケージの内部配線長および印刷配線板の内部配嶽長
が短く紅り、伝送特性が改善されるという効果もある。
ところが、半田、またはろう材馨用いてPGAを印刷配
線板に表面実装する方式では、半導体チップの発熱によ
って、PGAバフケージと印刷配線板との間に熱的不整
合が生じた際、熱的および機械的応力がリードビンの半
田付け(または、ろう付け)箇所に集中して接合破線を
引き起こすという問題がある。この破訣ポテンシャルは
、集積回路の高集積化に比例して増大し、PGAの多ビ
ン化を妨げる深刻な要因となる。
また、上記パッケージのうちQFPを配線基板に実装す
る場合は、多ビン化が進むにつれて、リードが細くねり
、同様に熱的不整合による応力がリードビンの半田付は
箇所に集中して振合破壊を引き起こす。
更に近年、本出願人が先に出願した、米国特許出願第0
41,204号に挙げられているようなMCC(マイク
ロチップキャリア)パッケージにおいては、搭載基板と
の接合を半田ボールを溶融して結合させているため、取
りはすし、不良解析が困難であるという問題がある。
一方、コンビエータに組み込まれる半導体装置は、近年
ますます高速動作、高密度実装のものが要求されており
、更にこれらの信頼性を高めるための検査が重要と紅っ
ている。検査方法としては、ビン挿入タイプのPGAパ
ッケージでは、ビンを測定用のパッドに接続して検査し
ており、異面実装タイプの前記MCCパッケージでは、
グローブ針による検査測定が行われている。
ところが、PGAバ1クージの場合、すべてのピンがか
kらずしも同じ長さでは々いため、測定用パッドに接続
されないピンが生じる。また、MCCパッケージの場合
、グローブ針がはんだバンプをつぶしてしまう、更に、
プローブ針自身も変形し易く寿命が短かった。
本発明は、上記問題点に着目してなされたものであり、
その目的は、PGAを印刷配融板に表面実装する際ビン
−基板接続部での破断防止による接続信頼性を向上させ
、以て、PGAの多ビン化を促進することのできる技術
を提供することにある。
本発明の1つの目的は、表面実装するタイプのパッケー
ジにおいて、変形し易く、かつばね性のあるピン(リー
ド)を提供することにある。
本発明の1つの目的は、応力吸収作用のあるピンを用い
ることにより、パッケージ、基板の夫々の材料の選択性
を向上させる技術を提供することにある。
和するリードビン及び、それを用いたパッケージを提供
することにある。
更に本発明の1つの目的は、熱的・機械的応力を緩和す
るリードビンを用いたパッケージを複数(多数)搭載し
、実装時の接続信頼性を向上させた半導体メモリモジュ
ールを提供することにある。
更に本発明の1つの目的は、取りはすしを可能にし、不
良解析を容易に行なえるパッケージな提供することにあ
る。
更に本発明の1つり目的は、プローブ針の永久変形を防
止して寿命を高める技術を提供することにある。
本発明の他の目的は、弾性範囲の大きい材料からなるグ
ローブ針を用いることにより、検査位置の高さにバラツ
キがある場合でも確実に接触させて、検査の信頼性を向
上させることにある。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれは、次の通りである。
板の裏面に所定の間隔を置いて配設された電極にリード
ビンの一端をろう付げするとともに、り一ドビンの他端
を印刷配籾板の主面の電極に半田付け、または、ろう付
けし、かつ、上記リードビンの変形強度をその両端の振
合強度よりも弱くした半導体装置構造とするものである
(2)前記リードビンの形状を、熱的・機械的応力が加
わった際に、変形し易い形状すたわちリードビンの中央
部を弓状に湾曲させたものである。
(3)前記リードビンの材質を、変態擬弾性という性質
、すなわち、応力な0とした時にすぐに(常温で)マル
テンサイト→オーステナイトに変態する性質のものとし
た。
(4)前記リードビンの材質を、はね性の大きな材料、
すなわち、はね性の小さいオーステナイトからはね性の
大きいマルテンサイト化し、元にもとらtgいよう紅材
料とした。
(5)  上記(3)、(4)の材質のリードビンに、
更にはんだとの接着性を向上させるために、ニッケル(
Nf )。
金(Au )をメツキしたものとした。
(6)%性検査時に用いるグローブ針に、前記(3)。
(J、 (5)の材質を有する材料の針とした。
(7)  リードビンの形状を変形し易いように、その
中央部を弓状に湾曲させた。具体的には、軸方向からの
変位(ΔX)がリードビンの径(d)の1/2以上とな
るようにした。更に、このときのり−ドビンの材料を、
ヤング率が15×1010  Pa以下の材質のものと
した。
〔作 用〕
上記した手段によれは、マイクロチップキャリヤの絶縁
基板と印刷配嶽板との間の熱的不整合に起因する熱的機
械的応力をリードビンの変形によって緩和することがで
きるため、リードビン端部の接合破壊が有効に防止され
る。
更に、ピンおよびリードと基板接続部での破断防止によ
る接続信頼性な向上することができる。
更に、変形し易くかつばね性のある材料を使用した熱的
・機械的応力を吸収する作用のあるものを、パッケージ
のリードビンに用いることにより、パッケージ、基板の
夫々の材料の選択性を向上させ、更に高密度・高集積・
高信頼性の半導体集積回路装置を提供することができる
更に、グローブ針の永久変形を防止して、更に検査の信
頼性を向上させた技術を提供することができる。
〔実施例〕
以下、本発明を図面に示す実施例に基づいて説明する。
尚、同一機能を有するものは同一符号を用いるものとす
る。
〔実施例1〕 第1図囚〜■は、本発明の一実施例である半導体装置を
示す要部断面図である。
本実施例1は、印刷配線板1の上面にマイクロチップキ
ャリヤ2を実装したモジエール構造の半導体装置である
印刷配線板1は、ガラス繊維含浸エポキシ樹脂、または
ポリイミド樹脂からなり、その表面には、内部の銅(C
u)多層配M14Bに接続された電極3が所定の間隔を
置いて多数配列されている。
第1図(4)は、いわゆるセラミックパッケージであり
、マイクロチップキャリヤ2は、絶縁基板4とキャップ
5とからなるパッケージ構造を有し、その内部には、所
定の集積回路を形成した半導体チップ6が気密封止され
ている。
半導体チップ6は、その集積回路形成向に接合された半
田バング7を介して絶縁基板4の上面の1!極8に7エ
イスダウンボンデイングされている。
また、半導体チップ6の裏面は、半田などの接合材9を
介してキャップ5の内側に接合され、動作時に半導体テ
ップ6から発生する熱がキャップ5を経て外部に放散さ
れる構造となっている。
マイクロチップキャリヤ2の絶縁基板4は、ムライトな
どのセラミック材からなり、キャップ5は、窒化アルく
ニウム(AIN)などのセラくツク材からなる。この絶
縁基板4とキャップ5とは、絶縁基板40周縁部に被着
した半田などの接合材9を介して互いに接合され、マイ
クロチップキャリヤ2の内部の気密が維持される構造と
なっている。
絶縁基板4の表面には、薄膜からなる配線が形成され、
その所定箇所には、必要に応じて、チップコンデンサ1
0などの受動素子が半田付けされる。
絶縁基板4の下面全体には、所定の間隔を置いて多数の
電極8が格子状に配設されており、これらの電極8は、
絶縁基板4の内部を通るタングステン(W)配di 4
Aを介して上面のt極8に接続されている。
絶縁基板4の下面の電極8には、リードビン11の上端
が銀(Ag)/銅(Cu)合金などのろう材または半田
等の1&着剤12を介して接合され、各リードビン11
の下端は、半田13を介して印刷配線板1の電極3に接
合されている。また、リードビン11は、通常の森加工
、板加工され、切断打抜き加工、又はエプチング加工さ
れ、形成される。
絶縁基板4と印刷配線板1とを接続する上記リードビン
11は、その軸方向から圧縮荷重を受けた際の曲げ強度
(座屈強度)が、ろう材12の接合強度および半田13
の接合強度のいずれよりも小さい値となるように設計さ
れている。
第1図■は、いわゆるプラスチックパッケージである。
マイクロチップキャリア2′は、ガラスエポキシかもな
る絶縁基板21と同材のキャップ15とからなるパッケ
ージ構造を有し、その内部には、前記した半導体チクプ
ロが封止されている。
半導体チクプロは、絶縁基板21の中央部に銀(Ag)
入りエポキシ樹脂等の接着剤1bを介してベレット付け
されている。そして、前記半導体チップ6上に形成され
た集積回路から外部に信号を取り出すために、絶縁基板
210表面に形成された銅(Cu)からなる配線17と
外部端子(ボンディングパッド)38とを、金あるいは
銅からなるワイヤ18にて電気的に接続している。
ベレット付け、ワイヤボンディングされた半導体チクプ
ロは、エポキシ系あるいは半田等の接合材を介してキャ
ップ15にて封止される。
絶縁基板21の内部に、スルーホールを形成し、リード
ビン11を挿入し、半田を充填することによりて、各リ
ードビン11を絶縁基板21に取付ける。前記リードビ
ン11の挿入された先端は、前記配MA17と電気的に
接続している。
更に、リードビン11の下端と印刷配線基板1とは、前
述のセラぐククパッケージと同じ方法で接合される。
次に、座屈強度と接合強度を考慮した実装方法について
述べる。
本冥施例1では、リードビン11の強度をPl。
ろう材12.半田の接合強度をそれぞれS、 # s。
とした場合、PI <SS e  SSを満足するよう
な座屈強度を有している。
ここで、はんだの接合強度S宜 (kgf)の定義は、 S、=σS−A  σS:接合応力(kgf/−)A 
:はんだ打部の有効接 台所面積 とたる、この定義は、以下の条件を含む、すなわち、 σ=E−g(ff)−(1)  E :はんだのヤング
率C:応力(σ)の関数として表 わされるひすみ である、ここで、半田のように弾性状態と塑性状態をわ
ける明確な降伏点の存在しない材料では、経験的に0.
2%のみかげの降伏点を生じる応力を降伏応力のかわり
に用いる。そこでこれを#8(σ)(応力の関数)と表
わす、更に、純粋な降伏点g、(σ)が先ず考えられる
が、その他に半田にはクリープ現象があるため、εC(
σンを応力σの関数として表わしたクリープひずみとす
ると、68(σ)= g p (σ)+t c (σ)
=0.2(%)  −(2)となり、す々わちこれがみ
かげ上の降伏時のひずみ量と々る。
(21式より得られた歪量を(1)式に入れると、σ$
=EX0.2% となり、 S、=EX0.2%XA という条件を満たす必要がある。
更に、リードビン11の取り付は部の形状により、応力
分布が生じる。その中で最大応力部σmawでクランク
が発生する。そこで、寿命を考慮したSとするため□は
、有限要素法による応力計算で得られた相当ひずみ量を
M e qと定義すると、Ceq≦0.2%モデC という条件を満たす必要がある。
また、接合強度S、も同様に定義づけられる。
一方、リードビン11の強度はPlであり、とのPlは
断面2次モーメントIより4出される。
第1図(Qに示すように、変位υを起こした場合、ビン
は反力Rでもどすように力が働く、そこでR=P、と定
義すると、 R=u−工旦ニー(3)J:リードビンの長さS であり、 ここで、断面2次モーメントは、ビン(円柱)の場合、 i=  −d4    d :ビンの直径4 であるため、これを〈3)式に代入すると、と定義づけ
られる。
次に、上記のような条件を満足するようなリードビン1
1について述べる。
材料(1) :夕/ゲステン、モリブデン、カーボン、
アモルファス金属、ばね性の強い細線などを例示するこ
とができる。また、上記細線を第1図0のように銅(C
u)などの軟金属を結合材として束ねた複合線材11A
でもよい。更に、メツキ11Bが施こされる。メツキと
しては、通常金(Au)メツキあるいは金(Au )/
ニッケル(Ni )メツキなどが施されるが、メツキの
板厚は極めて薄いため、座屈強度に及ぼす影響は、無視
してよい。
また、メツキは、はんだ付けをしやすくするためであり
、具体的にはNi1〜4μm、AuO,1〜1μmを施
こすとよい。
材料(2):変態擬弾性(又は超弾性とよぶ)の性質を
有する材料を用いる。例えは、TL(51wt%)−N
l(49wt%’)e Ag (45yj%)−Cd(
55wt%)、Cu (14,5wt%)−Ajj(4
,4wt%) −N i (81,1wt%)、T17
7j、47wt%)−旧(3wt%) Fe(50wt
%)が挙げられる。
変態擬弾性の材料とは、すなわちマルテンサイト変態を
起こす合金系のうち、応力を除去しただけで、常温(1
5〜30℃)でもとの形状に戻るものである。これは、
応力をかげたことにより永久変形ではなく、オーステナ
イト(4)からマルテンサイ)Hに結晶構造が変化(変
態)したからである、応力の方向に応じて収縮・膨彊(
例えば、体心立方格子bee であれはZ軸に20%収
縮し、x、y軸に12%膨張)が起こるため、大きf、
変形をしてもその失態内で吸収され、解散すると元にも
どるのである。
また、この変態!I!弾性は、形状記憶合金とは真紅ロ
、形状記体合金は、常温以上の熱を加えることによりて
元の形状に戻る。)これに関する内容は、昭和59年(
1984)6月7日、産業図書株式会社発行、「形状記
憶合金jp1〜3.p34〜36に記載されており、こ
こ・での詳しい説明は省略する。
4 (3)“弾性限界強度(降伏イぽ)が高く、弾性係
数の低い材料(すなわちばね性の大きな材料)を用いる
。このような性質の材料としては、例えば表1.及び表
2.(文末に示す)が挙げられる。
表1゜には、超高張力材料を示す。これは、復元範囲が
広い材料で、応力を加えることによってマルテンサイト
化し、元にもどらないものである。
本発明では特に、LSI組立、実装プロセスで350℃
(max)の温度が通常加わるので、マルテンサイト化
をし、それの焼きもどしをする温度が500℃以上のも
のを用いた。
表2.には、さらに高温処理に有効な材料、耐熱超高張
力材を示す。これは特に、ガラス封止では450℃程度
の温度で処理するため、この温度に充分耐えられるよう
にしたものである。例えは、表2、のD材は約600℃
の耐熱性がある。
更に、本発明におけるリードやビン材としては、!i!
2.0B材は最も有効である。これは、B材は弾性率が
他よりも低いため、オーステナイトからマルテンサイト
への変態が少ない応力で行なわれる(/i、りわゝ・あ
まり応力をかげなく1も変肌易ぃ)からである。
以上のように、絶縁基板4及び21と印刷配線板1とを
接続するリードビン11の強度P、を、ろう材12およ
び半田13の接合強度S、、S。
のいずれよりも小さく (P<81−  St  )す
る条件を満たすようにリードビンを設計するか、あるい
は、その条件を満たした上で、前記はね性の強い細線・
複合線材(m維強化ビン)・変態擬弾性(超弾性)ビン
、超高張力材ビン・耐熱超高張力材ビン等復元力の高い
ビンを使用した本実施例1によれは、半導体チップ6の
発熱によって絶縁基板4と印刷配線板1との閾に熱的不
整合が生じた場合でも、この熱的不整合に起因する熱的
機械的応力をリードビン11の変形によって緩和するこ
とができるため、リードビン11の端部の接合破壊が有
効に防止される。
これにより、リードビン11を備えたマイクロチップキ
ャリヤ2を印刷配線板lに表面実装する際の接続信頼性
が確保され、その多ビン化を促進シf憂ことができるた
め、越冬ピン表面実装タイプPGAを実現することが可
能となる。
更に、本実施例1のPGAタイプパッケージは、第2図
(4)および(ロ)に示すように、例えは浮浪印刷焼成
技術によって形成したムライト等のセラミックからなる
印刷配録基板IK複数個搭載され、モジネール61を形
成している。50は、マイク。
チップキャリア2のリードビン11.12が接合されて
いる電極3と内部配H14Bを通して電気的に接続され
ているビンであり、例えば4270イに金メツキを施こ
した材料からなる。
更にモジュール61は、第2図(6)に示すように、キ
ャップ5の全上面にくし歯状に形成した下部放熱フィン
60を隙間を生じないように接触させている。そして、
下部放熱フィン60の凹部と嵌合するように、上部放熱
フィン59Bをキャップ59Aと一体に形成している。
キャッ/’59A・上部放熱フィン59Bは、cuとM
oの合金からなり、印刷配線基板1上のマイクロチップ
キャリア2を封止できるように、上部と西側面を囲む箱
状をしている。キャップ59Aの周辺は、半田(例えば
Pb60wt%−8n40vt%)によって印刷配線基
板1に接着させである。また、キャップ59Aには複数
の水路58が設げてあり、ここに冷却水を流すことによ
って、マイクロチクプキャリア2で発生した熱を有効に
冷却する。
〔実施例2〕 第2図(4)〜C)は、本発明の一実施例である半導体
装置を示す図である。
本実施例2は、印刷配線基板1の上面に、QFPタイプ
のパッケージ24を実装したモジ島−ル構造の半導体装
置である。
QFPパッケージ24は、Cu系薄板を打ち抜き加工ま
たはエクチング加工により形成したリードフレーム22
のグランドリード部(又はタブ部)25上に半導体チク
プロをベレット付けし、インナーリード部22Aと前記
半導体チクプロとをツイヤ18を介して電気的に接続し
、さらにエポキシ樹脂にて封止することによって得られ
る。
また、このQFPパッケージ24は、アウターリード部
22Bを介して印刷配線基板1上に実装される。
そして、実施例1と同様に、印刷配線基板1とパッケー
ジ24とを接続する上記リード22Bは、曲げ強度Pl
が半田13の接合強度よりも小さい値となるように設計
されている。
リード22Bの強度Pie半田の接合強度をSsとした
場合、Pg<Ssを満足するような座屈強度を有してい
る。
ここで、接合強度S1は実施例1の場合の接合強度S、
と同じ条件で定義づけることができるので、その説明を
省略する。
一方、リード22Bの強度Ptは、第3図0に示すよう
に、変位Uを起こした場合、次のように定義づけられる
リード(角柱)の場合の断面2次モーメントは、工#工
・b−h’  b:リードの巾 2 h:リードの厚さ である。これを実施例1の(3)式に代入すると、と定
義づけることができる。
更に、このリード22は、実施例1で述べた材料(1)
、 (2,)、(3)を用いて形成している。すなわち
、はね性の強い細紐・複合線材・変態擬弾性リード・超
高張力材リード・耐熱超高張力材リード等の複元力の高
い材料をリードとして使用した。これにより、パッケー
ジ24と印刷配線基板lとの間に熱的不整合が生じた場
合でも、この熱的不整合に起因する応力をリード22B
の変形によって緩和することができるため、リード22
Bの端部の接合破馳が有効に防止される。
〔実施例3〕 納4図及び第5図に、実施例1でリードピンとして用い
たはね性の強い細紐・複合組材・変態擬弾住材・超高彊
力材・耐熱超高張力材等を使用した他の実施例を示すも
のである。
h4図−において、62はウェハプローバーである。2
6は同軸コネクタ、27はインピーダンス整合記載を施
こしたプリント基板# 28はエッf’lグ加工等によ
って成形されたグローブ針、29不) は信号ライン、30はグランドライン、34は上下可動
ビンである。このウェハプローバー62は、X−Yテー
プ#33上に載置されたウェハ32内の半導体チップに
用意された電極(又はテスト用電極)31と、前記プロ
ーブ針28をコンタクトさせ、周知のテスタと連動して
半導体集積回路装置を自動的にテストするための装置で
ある。
第4図(6)は、第4図(4)のウェハプローバー62
の一変形例であるウェハプローバー63である。
これは、プリント基板27にスルーホール36を形成し
、グローブピン35を埋め込み取り付けする。そして、
X−Yテーブル33上に載置したウェハ32内の半導体
チップに用意された電極31と、前記グローブピン35
先端とをコンタクトさせ、テストする。37は、プロー
ブビン35をコンタクトさせた時のビンの変形による整
合状態を示すものである。
本実施例3では、前記プローブ針28.グローブビン3
5を、実施例1で示した材料(1)、 (2)、 (3
ンを−ITL、その表面はNi/Auメツキが施こされ
ている。
以上、本米施例3によれは、プローブ針28及びグロー
ブビン35に大きな力及び繰り返しの力が加わっても、
元の形状に戻るため、寿命が長く々る。また、針28.
ビン35は弾性範囲が大だから、検査位置の高さにバラ
ツキがあっても確実にグローブ針・ビンを接触させ、検
査の信頼性を向上できる。
第5図は、パッケージグローバー64を用いて、PGA
タイプパッケージを検査する装置の要部側面図である。
同図において、40はビンの変形による整合状態、41
は加圧ピストン、42はエポキシ樹脂又はフッ素樹脂等
から紅る位置合せ用ガイド・スペーサー、43はインピ
ーダンス整合配線を施こしたプリント基板、44はX−
Yテーブル、45は前記基板内に設けられたグランド配
−146は信号配線、47は検査用電極である。
X−Yテーブル44上に検査のための配線が施の上面に
は、パッケージのリードビン11先端とコンタクトをと
るための検査用電極(Au−Niの順にめっきが施こさ
れている)47が複数配置されている。この検査用電極
47に、位置合せ用ガイド・スペーサ42を使用して所
定の場所に位置づけされたリードビン11の先端を合せ
、さらに加圧ピストン41にてパッケージ上方から加圧
することにより、検査用電極47とリードビン11とを
完全に接続する。ここで、リードビン11は、実施例1
に記載の材料(1)、 (2)、 (3)を用いている
ため、リードビン11の長さ及び電極47の高さにバラ
ツキがあっても、40に示すような整合状態となり、決
して破断することはない、また、検査終了後に加圧を除
去してやるともとのビンの状態に戻る。
これにより、パッケージの検査信頼性の向上、リードビ
ンの長寿命化を図れる。
〔実施例4〕 第6図(4)、@に、実施例1でリードビンとして柱材
・超高張力材・耐熱超高張力材等をTAB(テープ・オ
ートメーテツド・ボンディング)K使用した他の実施例
を示すものである。
同図(4)のTABは、まず、絶線材(例えばポリイミ
ド)からなるテープ51に、本実施例1の材料(1)、
 (2)? (3)からなるリード52が形成されたテ
ープキャリアの所定の位置に半導体チクプロを合わせ、
前記半導体デフ160回路形成面に設げられた外部端子
であるバンブ電極53を前記リード52の先端にボンデ
ィングして得られる。更に、半導体チップ60表面を保
護するために、エポキシ系樹脂からなるボンティングレ
ジン54にてコートする。こうして得られたTABは、
例えばICカード基板、プリント基板等の配線が施こさ
れた絶縁基板56にボンディングされる。
第6図(均二工、上記TABを絶縁基板56に7エイス
ダウンボンデイングしたものである。
本実施例4では、TABのリードに材料(1)、 (2
)(3)を使用することにより、バンブ電極53とリー
、、52とを確実に接続できる。また、TABの搬、、
1 遂時のリード曲がりの心配がいらfgいので、半導体パ
ッケージの信頼性及び歩留を向上することができる。更
に、TABの基板への実装に際し、熱的・機械的応力を
リードが吸収するため、断線不良等に至らす、確実な実
装を保障できる。
〔実施例5〕 第7図(A、@は、本発明の他の実施例である半導体装
置を示す要部断面図、第1(Qは、この半導体装置のリ
ードビンを示す正面図である。
本実施例50半導体装置もまた、絶縁基板4と印刷配線
板1との間に設けたリードビン20を介してマイクロチ
ップキャリヤ2を印刷配線板lに表面実装したものであ
り、前記実施例1との相違点は、リードビン20の形状
および材質である。
すなわち、本実施例5のリードビン20は、熱的機械的
応力が加わった際、変形し易い形状と々っている。すな
わち、このリードビン20は、そのヤング率が15 X
 10  Pa以下の材質からなり、第7図(Qに示す
ように、軸方向からの変位實x)が径(d)の1/2以
上となるよう、あらかじめその中央部を弓状に湾曲させ
である。
ここで、第7図(4)はセラミックパッケージ、■はプ
ラスチックパッケージであり、そのパッケージの材料及
び機能は前記実施例1で述べた第1図(4)、(6)と
同じであり、その繰り返し説明は省略する。
15×1010  Pa以下のヤング率を有するり−ド
ビン材料としては、例えは、高純度銅(Cu)、高純度
鉄(Fe)、高純度二7ケル(Ni)、銅(Cu)合金
、はね性の強い細線な銅(Cu)などの秋金属を結合材
として束ねた複合線材などの4%材料を例示することが
できる。
リードビン20を上記のような形状、材質で構成するこ
とにより、その変形強度(降伏強度)がろう材12およ
び半田13の接合強度のいずれよりも小さくなり、熱的
機械的応力が加わった際、湾曲部に塑性変形が生じて応
力を緩和することができるため、前記実施例1の場合と
同様、リードビン端部の接合破壊を有効に防止すること
ができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
(1)  熱的・機械的応力を緩和できるリードビン1
1を備えたマイクロチップキャリヤ2を印刷配線板1に
表面実装する際の接続信頼性が確保され、その多ピン化
を促進することができるため、超多ビン表面実装タイプ
PGAを実現することが可能とkる。
(2)熱的・機械的応力を緩和できる材料構成すること
により、プローブ針28及びグローブビン35に大きな
力及び繰り返しの力が加わりても、元の形状に戻るため
、寿命が長くなる。、また、針28、ビン35は弾性範
囲が大だから、検査位置の高さにバラツキがあっても確
実にグローブ針・ビンを接触させ、検査の信頼性な向上
できる。
(3)熱的・機械的応力を緩和できる材料を用いて、リ
ードビンを構成することにより、PGAパッケージの検
査信頼性向上、リードビンの長寿命化を図れる。
(4)TABのリードに熱的・機械的応力を緩和する材
料を使用することにより、バング電極53とリード52
とを確実に接続できる。また、TABの搬送時のリード
曲がりの心配がいらないので、半導体パッケージの信頼
性及び歩留を向上することができる。更に、TABの基
板への実装に際し、熱的・機械的応力をリードが吸収す
るため、断線不良等に至らず、確実な実装を保障できる
(5)  リードビン20を15×1010  Pa以
下のヤング率を有する材料で構威し、更に軸方向からの
変位(ΔX)が径(d)の1/2以上となるように湾曲
させた形状とすることにより、その変形強度(降伏強度
)がろう材12および半田13の接合強度のいずれより
も小さくなり、熱的機械的応力が加わった際、湾曲部に
塑性変形が生じて応力を緩和することができるため、前
記実施例1の場合と同様、リードビン端部の接合破壊を
有効に防止することができる。
第1図(4)は、本発明り実施例10半導体装置を示す
要部断面図、 第1図(明工、本発明の実施例1の他の例を示す要部断
面図、 第1図0は、実施例1のリードビンを示す正面図、 第1開山は、実施例1のリードビンの一例を示す要部断
面図、 第2図囚は、実施例1の全体を示す斜視図、第2図(6
)は、実施例10半導体装置モジュール構造を示す断面
図、 第3図囚は、本発明の実施例20半導体装置を示す断面
図、 第3図0は、本発明の実施例20半導体装置を示す半導
体装置の斜視図、 第3図(Qは、実施例2のリードな示す要部側面図、 第4図囚は、本発明の実施例3の検査装置であるウェハ
グローバーを示す要部断面図、第4図(鴎は、実施例3
の他の検査装置であるつエバプローバーを示す要部断面
図、 第5図は、実施例3の他の検査装置であるパッケージプ
ローバーを示す要部断面図、 m6図(A、@は、本発明の実施例4であるTAB (
Tape Autmated  Bonding)方式
の半導体装置を示す断面図、 第7図囚は、本発明の実施例5の半導体装置を示す要部
断面図、 第7図(至)は、実施例5の他の例を示す要部断面図、 第7図(Qは、実施例5のリードビンを示す正面図であ
る。
図中、l・・・印刷配線基板、2・・・マイクロチップ
キャリア、3.8・・・電極、4,21.56・・・絶
縁基板、5,15,59A・・・キャクプ、6・・・半
導体チップ、7・・・半田バンプ、9・・・接合材、1
0・・・チップコンデンサ、11.20・・・リードビ
ン、12・・・ろう材、13.55・・・半田、14A
・・・タングステン配線、14B・・・多層配縁、16
・・・接着剤、17・・:ゝ銅配線、18・・・ワイヤ
、22・・・リード7し=4・ 22 A−°゛仰ナー
リード部・ 228°°°で、ウターリード部、24・
・・QFPパッケージ、25・・・グランドリード部、
26・・・同軸コネクタ、27゜43・・・プリント基
板、28・・・グローブ針、29・・・信号ライン、3
0・・・グランドライン、31・・・テスト用電極、3
2・・・ウェハ、33.44・・・XYテーブル、34
・・・上下可動ビン、35・・・グローブビン、36・
・・スルーホール、37.40・・・整合状態、38・
・・外部端子、41・・・加圧ピストン、42・・・ガ
イド・スペーサー、45・・・グランド配線、46・・
・信号配線、47・・・検査用電極、5o・・・ビン、
51・・・テープ、52・・・リード、53・・・バン
ブ電極、54・・・ボッティングレジン、58・・・水
路、59B・・・上部放熱フィン、6o・・・放熱フィ
ン、61・・・モジ為−ル、62.63・・・ウェハプ
ローバー、64・・・パッケージブローバーチアル。
第 7(A) 図 4B 第 HBノ 図 第 2(A) 図 第 2(B) 図 第 7(A) 図 第 7(B) 図 367−

Claims (1)

  1. 【特許請求の範囲】 1、主面に集積回路を形成した半導体チップをその内部
    に有するパッケージと、 その上面に配線及び電極sが施こされ、前記パッケージ
    を搭載するための配線基板と、 前記パッケージ内半導体チップから前記配線基板へ、電
    気信号を伝達するための手段であり、その一端はパッケ
    ージに接続し、他端は前記電極sと接続しているリード
    sと、 前記リードsと電極とを接合するための接合材からなり
    、 ここにおいて、前記リードsの変形強度は、前記リード
    sと電極との接合部の接合強度よりも小さいことを特徴
    とする半導体装置。 2、前記半導体チップを搭載するための絶縁基板と、封
    止するためのキャップからなることを特徴とする特許請
    求の範囲第1項記載の半導体装置。 3、前記絶縁線基板内に形成された、前記半導体チップ
    とリードsとを電気的に接続するための内部配線からな
    ることを特徴とする特許請求の範囲第2項記載の半導体
    装置。 4、前記絶縁基板とキャップとを接合するための接着剤
    からなることを特徴とする特許請求の範囲第2項記載の
    半導体装置。 5、前記リードsは、タングステン、モリブデン、カー
    ボン、アモルファス金属のうちの1つであることを特徴
    とする特許請求の範囲第1項記載の半導体装置。 6、前記リードsは、変態擬弾性材であることを特徴と
    する特許請求の範囲第1項記載の半導体装置。 7、前記変態擬弾性材は、Ti−Ni、Ag−Cd、C
    u−Al−Ni、Ti−Ni−Fe合金のうちの1つで
    あることを特徴とする特許請求の範囲第6項記載の半導
    体装置。 8、前記リードsは、超高張力材あるいは耐熱超高張力
    材であることを特徴とする特許請求の範囲第1項記載の
    半導体装置。 9、前記絶縁基板はムライト、前記キャップはSiCで
    あることを特徴とする特許請求の範囲第2項記載の半導
    体装置。 10、前記絶縁基板及びキャップは、ガラスエポキシで
    あることを特徴とする特許請求の範囲第2項記載の半導
    体装置。 11、前記パッケージは、エポキシ系樹脂であることを
    特徴とする特許請求の範囲第1項記載の半導体装置。 12、主面に集積回路を形成した半導体チップをその内
    部に有するパッケージと、 その上面に配線及び電極が施こされ、前記パッケージを
    搭載するための配線基板と、 前記パッケージ内半導体チップから前記配線基板へ、電
    気信号を伝達するための手段であり、その一端はパッケ
    ージに接続し、他端は前記電極と接続しているリードs
    と、 前記リードsと電極とを接合するための接合材からなり
    、 ここにおいて、前記リードsはヤング率が 15×10^1^0Pa以下の材質からなり、かつその
    軸方向からの変位が前記リードsの径の1/2以上とな
    るように湾曲させていることを特徴とする半導体装置。 13、前記半導体チップを搭載するための絶縁基板と、
    封止するためのキャップからなることを特徴とする特許
    請求の範囲第12項記載の半導体装置。 14、前記絶縁基板内に形成された、前記半導体チップ
    とリードsとを電気的に接続するための内部配線からな
    ることを特徴とする特許請求の範囲第13項記載の半導
    体装置。 15、前記絶縁基板とキャップとを接合するための接着
    剤からなることを特徴とする特許請求の範囲第13項記
    載の半導体装置。 16、前記絶縁基板はムライト、前記キャップはSiC
    であることを特徴とする特許請求の範囲第13項記載の
    半導体装置。 17、前記絶縁基板及びキャップは、ガラスエポキシで
    あることを特徴とする特許請求の範囲第13項記載の半
    導体装置。 18、前記リードsは、Cu、Fe、Ni、Cu合金の
    うちの1つであることを特徴とする特許請求の範囲第1
    2項記載の半導体装置。 19、前記リードsは、複合線材であることを特徴とす
    る特許請求の範囲第12項記載の半導体装置。 20、前記複合線材は、カーボン繊維が入つたCuある
    いはNiであることを特徴とする特許請求の範囲第19
    項記載の半導体装置。 21、主面に集積回路と外部端子が形成された半導体チ
    ップと、 前記外部端子上に形成された突起電極と、 前記突起電極と電気的に接続され、かつ前記半導体チッ
    プ内から外部に信号を伝達するための手段であるリード
    、とからなり、 ここにおいて、前記リードsは、タングステン、モリブ
    デン、カーボン、アモルファス金属のうちの1つからな
    ることを特徴とする半導体装置。 22、前記リードsは、変態擬弾性材であることを特徴
    とする特許請求の範囲第21項記載の半導体装置。 23、前記変態擬弾性材は、Ti−Ni、Ag−Cd、
    Cu−Al−Ni、Ti−Ni−Fe合金のうちの1つ
    であることを特徴とする特許請求の範囲第22項記載の
    半導体装置。 24、前記リードsは、超高張力材あるいは耐熱超高張
    力材であることを特徴とする特許請求の範囲第21項記
    載の半導体装置。 25、主面に集積回路を形成した半導体チップをその内
    部に有する複数のパッケージsと、 その上面に配線及び電極sが施こされ、前記パッケージ
    sを搭載するための配線基板と、前記パッケージs内の
    半導体チップから前記配線基板へ、電気信号を伝達する
    ための手段であり、その一端は前記パッケージsに接続
    し、他端は前記電極sと接続しているリードsと、前記
    リードsと電極とを接合するための第 1の接合材と、 前記複数のパッケージsを同時にその内部に封止するた
    めの封止体と、 前記配線基板と封止体とを接合するための第2の接合材
    とからなり、 ここにおいて、前記リードsの変形強度は、 前記リー
    ドsと電極との接合部の接合強度よりも小さいことを特
    徴とする半導体装置。 26、前記半導体チップを搭載するための絶縁基板と、
    封止するためのキャップからなることを特徴とする特許
    請求の範囲第25項記載の半導体装置。 27、前記絶縁基板内に形成された、前記半導体チップ
    とリードsとを電気的に接続するための内部配線からな
    ることを特徴とする特許請求の範囲第25項記載の半導
    体装置。 28、前記絶縁基板とキャップとを接合するための接着
    剤からなることを特徴とする特許請求の範囲26項記載
    の半導体装置。 29、前記リードsは、タングステン、モリブデン、カ
    ーボン、アモルファス金属のうちの1つであることを特
    徴とする特許請求の範囲第 項記載の半導体装置。 30、前記リードsは、変態擬弾性材であることを特徴
    とする特許請求の範囲第 項記載の半導体装置。 31、前記変態擬弾性材は、Ti−Ni、Ag−Cd、
    Cu−Al−Ni、Ti−Ni−Fe合金のうちの1つ
    であることを特徴とする特許請求の範囲第項記載の半導
    体装置、 32、前記リードsは、超高張力材あるいは耐熱超高張
    力材であることを特徴とする特許請求の範囲第 項記載
    の半導体装置。 33、前記絶縁基板はムライト、前記キャップはSiC
    であることを特徴とする特許請求の範囲第 項記載の半
    導体装置。 34、前記絶縁基板及びキャップは、ガラスエポキシで
    あることを特徴とする特許請求の範囲第項記載の半導体
    装置。 35、前記パッケージは、エポキシ系樹脂であることを
    特徴とする特許請求の範囲第 項記載の半導体装置。 36、前記パッケージsと封止体との間に位置し、かつ
    密着接続された放熱体からなることを特徴とする特許請
    求の範囲第25項記載の半導体装置。 37、前記放熱体は、Cu−Mo合金からなることを特
    徴とする特許請求の範囲第36項記載の半導体装置。 38、前記封止体は、Cu−Mo合金からなることを特
    徴とする特許請求の範囲第25項記載の半導体装置。 39、前記封止体内に設けられた複数の水路からなるこ
    とを特徴とする特許請求の範囲第25項記載の半導体装
    置。
JP1163982A 1989-06-28 1989-06-28 半導体装置 Pending JPH0368163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1163982A JPH0368163A (ja) 1989-06-28 1989-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1163982A JPH0368163A (ja) 1989-06-28 1989-06-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH0368163A true JPH0368163A (ja) 1991-03-25

Family

ID=15784507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1163982A Pending JPH0368163A (ja) 1989-06-28 1989-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH0368163A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281451A (ja) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd 固体撮像素子収容用ケース及び固体撮像装置
JP2010283044A (ja) * 2009-06-03 2010-12-16 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP2014216589A (ja) * 2013-04-30 2014-11-17 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
WO2023214998A1 (en) * 2022-05-06 2023-11-09 Microchip Technology Incorporated Low-profile sealed surface-mount package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281451A (ja) * 2006-03-17 2007-10-25 Sumitomo Chemical Co Ltd 固体撮像素子収容用ケース及び固体撮像装置
JP2010283044A (ja) * 2009-06-03 2010-12-16 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US8749046B2 (en) 2009-06-03 2014-06-10 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
JP2014216589A (ja) * 2013-04-30 2014-11-17 富士通株式会社 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
WO2023214998A1 (en) * 2022-05-06 2023-11-09 Microchip Technology Incorporated Low-profile sealed surface-mount package
US12512379B2 (en) 2022-05-06 2025-12-30 Microchip Technology Incorporated Low-profile sealed surface-mount package

Similar Documents

Publication Publication Date Title
US5067007A (en) Semiconductor device having leads for mounting to a surface of a printed circuit board
US5098305A (en) Memory metal electrical connector
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6507107B2 (en) Semiconductor/printed circuit board assembly
US4724472A (en) Semiconductor device
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US6188127B1 (en) Semiconductor packing stack module and method of producing the same
KR100318160B1 (ko) 반도체장치
KR100324708B1 (ko) 반도체장치
WO1998040915A1 (en) Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6383838B2 (en) Substrateless chip scale package and method of making same
US9589873B2 (en) Leadless chip carrier
KR100372587B1 (ko) 반도체 장치
US7361977B2 (en) Semiconductor assembly and packaging for high current and low inductance
JPH0368163A (ja) 半導体装置
US7217597B2 (en) Die stacking scheme
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
CN112736056B (zh) 柔性芯片封装结构、柔性芯片的封装方法
JPH08250628A (ja) 半導体集積回路装置およびその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH0536275Y2 (ja)
JPS61242051A (ja) 半導体装置
JP3398276B2 (ja) ランドグリッドアレイ型パッケージの実装構造
CN121793782A (zh) 半导体封装结构及其封装方法