JPH036831A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電界効果トランジスタの製造方法に関し、さら
に詳しくはマイクロ波およびミリ波の波長領域において
動作する電界効果トランジスタの製造方法に関するもの
である。

［従来の技術］ マイクロ波およびミリ波の波長領域において動作する電
界効果トランジスタの雑音指数は、次に示すフクイの式
（Ｆｕｋｕｉ’ｓ　　ｅｑ、　）でもよく知られている
ように、ソース抵抗、ゲートルソース間容担、相互コン
ダクタンス、ゲート抵抗等に大きく依存する。

この式でＦは雑音指数、Ｋｆはフィッテング定数、ｆは
動作周波数、Ｃｇｓはゲートルソース間容量、Ｒｇはゲ
ート抵抗、ＲＳはソース抵抗、ｇｍは相互コンダクタン
スをそれぞれ表している。

ここで特にソース抵抗Ｒｓは、真性相互コンダクタンス
にも影響を与えるため重要と言える。通常のＭＥＳＦＥ
Ｔや選択ドープ構造ＦＥＴにおいては、ソース抵抗を低
減させることを意図してゲートの位置を可能な限りソー
ス電（伽に近づける努力がなされている。

ＭＥＳＦＥＨに関しては、このソース抵抗を低減させる
別の方法として、米国特許筒４．７２７．４０４号にボ
ッコン・キボツド（Ｂｏｃｃｏｎ　Ｇｉｂｏｄ　）が提
案しているような方法がある。

第４図は、この提案されているＦＥＴの要部断面図であ
る。同図において、９は半絶縁性基板、１０は能動層、
１１は誘電体層、１２は金属膜、１３はゲート電極、１
４ａ　、　１４ｂはソースおよびドレイン電極でおる。

このＦＥＴては、通常のＭＥＳＦＥＴの構造に加えて、
ソース電極〜ゲート電極間およびドレイン電極〜ゲート
電極間に誘電体層１１を形成し、該誘電体層１１上に金
属膜１２を形成している。

該金属膜１２はソース電極およびドレイン電極１４ａ。

１４ｂと電気的に接触している。高周波動作時において
は、金属１ｌ１１２と能動層１０の間のキャパシタを通
してソース電極からゲート下に電子が流れ込むので、実
質上のソース抵抗成分は減少する。

［発明が解決しようとする課題１ 従来の例に示したようなソース、トレイン、ゲートの３
端子電界効果トランジスタにおいては、ソース〜ゲート
間の２次元平面での距離かトランジスタのソース抵抗を
大きく左右する。これはＭＥＳＦＥＴのみならず、２次
元電子カス層をチャネル層とした選択ドープ溝）聞２次
元電子カス電界効果トランジスタにおいても共通の間Ｗ
点と言える。ソース抵抗は電界効果１〜ランシスタの動
作上における雑音指数をはじめと覆る諸々の特性に大き
く反映するパラメータである。従って通常は、このソー
ス抵抗の低減を意図してオーミック電極間の距離を小ざ
くし、かつゲートの形成位置を可能な限りソース電極に
近づける努力がなされている。

しかし、これは半導体装置作製プロセス上の制約から限
界があり、しかもプロセスの条件設定か歩留まりを大き
く左右する。従来の技術で示したボッコン・ギポッドに
よる発明は上記の問題点を解決するために考えられたも
のであり、誘電体を用いているものの、充分な誘電率が
得られず、問題点の解決に充分寄与していない。また、
誘電体層を形成する際、界面状態の制御に注意しないと
チャネル層表面にチャネル電子のトラップが起こってし
まう可能性があった。

本発明は、以上述べたような従来の問題点を解決するた
めになされたもので、ソース抵抗成分を低減させて、優
れた高周波特性を有する電界効果トランジスタの製造方
法を提供することを目的とする。

［課題を解決するだめの手段］ 本発明は、半絶縁性半導体基板上に形成された該半絶縁
性半導体基板と格子整合するような不純物添加半導体層
上の所望の位置にゲート電極を形成する工程と、該ゲー
ト電極の両側の前記不純物添加半導体層上に、この不純
物添加半導体層よりも電子親和力の小さな不純物照温７
ＪＯ半導体層を選択的に成長させる工程と、前記ゲート
電極および前記不純物無添加半導体層を挟み込むように
オーミンク電極を形成する工程と、前記オーミック電極
に接触し、かつ前記グーミル電）勇には接触しない金属
膜を前記不純物照温ｈ１］半導体層上に形成する工程と
を備えてなることを特徴とする電界効果トランジスタの
製造方法て必る。

なお、本発明の方法によって（７られる電界効果トラン
ジスタの構造は、特開昭６４−５１７１号公報に示され
ている。

［作用１ 本発明における表面金属膜は、該金属膜下の電子親和力
の小なる不純物無添加半導体層を介して能動層とキャパ
シタを形成する。本発明のようにオーミック電極と前記
金属膜を接触させている場合には、金属膜とチャネルは
抵抗成分と共にキャパシタ成分を並列にした構造である
といえる。

従って、直流に対しては確かに金属膜すなわちオーミッ
クとウェハ表面活性層は抵抗を介した関係であるが、高
周波動作時には電流はオーミックからキャパシタを通じ
てチャネル層へ流れ込むことになり、前記不純物照温Ｉ
ｌｌ半導体医を介したインピーダンスは実質上減少する
こととなる。チャネル層に比へ電子親和力の小なる不純
物無添加半導体層を用いた構造は、従来技術で示した誘
電体を用いている構造に比べて高い誘電率をもつことか
ら、動作周波数が上昇するほどこの効果は大きくなり、
従ってゲートルソース間インピーダンスは大幅に減少す
ることになる。これは高周波数特性、すなわち遮断周波
数の向上や高周波利得、雑音指数の向上に反映する。

第３図は本構造の半導体装置の等価回路図である。図中
のＣ９，Ｃ３の２つのキャパシタ成分により本発明の電
界効果トランジスタの高性能が期待できる。また、本発
明のように前記不純物無添加半導体層をゲート形成後に
選択的に成長する方法はプロセス構成上応用範囲が大き
くなる。

［実施例］ 次に、本発明の実施例について、図面を参照して詳細に
説明する。

第２図は本発明の製造方法により作製される電界効果ト
ランジスタの要部断面図である。この半導体装置の構造
は、半絶縁性半導体基板上に同種類の不純物無添加半導
体層、例えば半絶縁性（３ａＡＳ基板１上に不純物無添
加ＧａＡｓ層２を成長させ、続いてチャネル層に相当す
る半導体層、例えばｎ型にドープされた不純物添加Ｇａ
Ａｓ層３を成長し、該ＧａＡｓ層３上に、このＧａＡｓ
層３とはへテロ接合を有するような電子親和力の小さな
不純物無添加半導体層、例えば不純物無添加ＡｌＧａＡ
Ｓ層５が順次積層成長され、該不純物無添加ＡＩｔＧａ
Ａｓ層５の特定箇所に前記不純物添加ＧａＡｓ層３の表
面が露呈するような窓が開口され、オーミック電極であ
るソース電極６およびドレイン電極７が形成されている
。

各オーミック電極の間の不純物無添加ＡＪ！ＧａＡＳ層
５にはざらに開口部が形成されており、その開口部にシ
ョットキー型のゲート電極４が形成されている。不純物
無添加ＡＩ！ＧａＡＳ層５上にはゲ層外上極４には接触
せずにオーミック電極６゜７には接触しているような金
属膜８が形成されている。

次に上記の電界効果トランジスタの製造方法について、
図面を用いて説明する。

第１図（ａ）〜（ｅ）はその方法を工程順に示す要部断
面図である。半絶縁性半導体基板、例えば半絶縁性Ｇａ
Ａｓ基板１上に不純物無添加ＧａＡｓ層２、不純物添加
ＧａＡｓ層３を順次分子線エピタキシー法（ＭＢ２法）
、おるいは有機金属気相成長法（ＭＯＣＶＤ法）等の結
晶成長法により成長させる（第１図（ａ））。この電界
効果トランジスタのチャネルは不純物添加ＧａＡｓ層３
に相当する。

続いて所望の位置に耐熱性の金属、例えばＷ３ｉの金属
を用いてスパッタ、ミリング等によりゲート電極４を形
成する（第１図（ｂ））。ゲート電極４の形成後に、該
ゲート電極４と後工程におけるオーミック電極形成箇所
との間に前記不純物添加ＧａＡｓ層３より電子親和力の
小さい不純物無添加半導体層、例えばここではＧａＡＳ
に対して不純物無添加Ａｆ　ＧａＡｓ層５を特定の厚み
で選択成長する（第１図（Ｃ））。

続いて前記ゲート電極４および前記不純物無添加１！Ｇ
ａＡｓ層５を挟み込む位置に、例えばホトレジストを用
いたリフトオフ法などにより、オーミック金属、例えば
Ａｕ／Ｎ　ｉ／ＡｕＧｅの蒸着を行う。蒸着後は、高温
熱処理アロイによりオーミック金属の共晶化を行い、オ
ーミック電極で必るソース電極６およびドレイン電極７
の形成を行う（第１図（ｄ））。

続いて前記不純物添加ＡＲＧａＡＳ層５上に、オーミッ
ク電極６，７に接触し、かつゲート電極４には接触しな
いように金属膜８、例えばＡｕ／Ｐｔ／Ｔｉの薄膜層を
、例えばホトレジストを用いたレジストリフトオフ法に
より蒸着形成する（第１図（ｅ））。以上で本発明の電
界効果トランジスタの製造工程は完了する。

なお、本発明の実施例は特定の材料、特定の値を用いて
説明したが、これは理解を容易にするためのものであり
、例えばゲート電極を構成する金属も耐熱性を有する金
属材料ならばＷＳ＋に限らない。

［発明の効果］ 以上説明したように、本発明によれば高周波動作に大き
く影響するソース抵抗成分が大幅に削減された電界効果
トランジスタを容易に製造することが可能となり、高周
波特性、すなわち遮断周波数の向上や高周波利得、雑音
指数の向上した電界効果トランジスタを製造することが
できる。また、本発明の方法によれば、不純物無添加半
導体層をゲート電極形成後に選択成長することとしてい
るので、プロセス構成上応用が広範囲である。

【図面の簡単な説明】

第１図は本発明の方法をＴ程順に示す要部断面図、第２
図は本発明の方法により製造される電界効果トランジス
タの一例の要部断面図、第３図は本発明の方法により製
造される電界効果トランジスタの一例の等価回路図、第
４図はソース抵抗の低減を狙った従来例による電界効果
トランジスタの一例の要部断面図である。 １・・・半絶縁性ＧａＡＳ基板 ２・・・不純物無添加ＧａＡｓ層 ３・・・不純物添／ＪＤ　Ｇ　ａ　Ａ　３層４．１３・
・・ゲート電極 ５・・・不純物無添加ＡβＧａＡＳ層 ６・・・ソース電極 ７・・・トレイン電極 ９・・・半絶縁性基板 １１・・・誘電体層 ８．１２・・・金属膜 １０・・・能動図 １４ａ　、　１４ｂ　−・・電極 代理 人弁理士舘野千忠子 第２図 第４図

Claims (1)

【特許請求の範囲】
1. （１）半絶縁性半導体基板上に形成された該半絶縁性半
   導体基板と格子整合するような不純物添加半導体層上の
   所望の位置にゲート電極を形成する工程と、該ゲート電
   極の両側の前記不純物添加半導体層上に、この不純物添
   加半導体層よりも電子親和力の小さな不純物無添加半導
   体層を選択的に成長させる工程と、前記ゲート電極およ
   び前記不純物無添加半導体層を挟み込むようにオーミッ
   ク電極を形成する工程と、前記オーミック電極に接触し
   、かつ前記ゲート電極には接触しない金属膜を前記不純
   物無添加半導体層上に形成する工程とを備えてなること
   を特徴とする電界効果トランジスタの製造方法。