JPH0368429B2 - - Google Patents

Info

Publication number
JPH0368429B2
JPH0368429B2 JP58208567A JP20856783A JPH0368429B2 JP H0368429 B2 JPH0368429 B2 JP H0368429B2 JP 58208567 A JP58208567 A JP 58208567A JP 20856783 A JP20856783 A JP 20856783A JP H0368429 B2 JPH0368429 B2 JP H0368429B2
Authority
JP
Japan
Prior art keywords
processing
computer
neumann
parallel
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58208567A
Other languages
English (en)
Other versions
JPS60101644A (ja
Inventor
Masahiro Sowa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP58208567A priority Critical patent/JPS60101644A/ja
Priority to EP84113431A priority patent/EP0144779B1/en
Priority to DE8484113431T priority patent/DE3483418D1/de
Priority to AT84113431T priority patent/ATE57583T1/de
Publication of JPS60101644A publication Critical patent/JPS60101644A/ja
Priority to US07/022,499 priority patent/US4780820A/en
Publication of JPH0368429B2 publication Critical patent/JPH0368429B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Image Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Advance Control (AREA)
  • Holo Graphy (AREA)

Description

【発明の詳細な説明】 ≪発明の分野≫ この発明は、機械語レベルで並列処理が可能な
ノイマン型コンピユータプログラムを実行するコ
ントロールフローコンピユータに関する。詳細に
は、並列コンピユータ内に直列処理コンピユータ
であるノイマン式コンピユータの実行方式を導入
する技術に関する。
≪発明の背景≫ 現在のコンピユータのほとんどは、直列処理を
基本原理としたノイマン式コンピユータである
が、その応用範囲が広がるに従つて、超高速処理
が可能なコンピユータの出現が要望されている。
ところが、ノイマン式コンピユータは直列処理
を基本原理としているために、並列処理を多く含
む処理の超高速化には向かない。それゆえ、超高
速処理を実現するために、データフローコンピユ
ータやコントロールフローパラレルコンピユータ
等、並列処理を基本原理としたコンピユータの研
究が進められている。
ところが、これらほとんどの並列処理コンピユ
ータでは、命令の実行順序が一意的に定まらない
非決定処理を行なうため、決定処理を行なうノイ
マン式コンピユータでは簡単であつたが、ある信
号入力に対し、定められた時間後に信号を出力す
るということが簡単にはできなかつたし、ノイマ
ン式コンピユータとは逆に、直列処理しか含まな
い処理を、並列処理コンピユータで行なうと実行
速度が遅くなるという欠点があつた。
また、ノイマン式とこれらの並列処理コンピユ
ータでは、基本原理が異なるため、コンピユータ
を利用した仕事のように、ソフトウエアの蓄積が
大きく仕事の効率を左右する分野では、ノイマン
式コンピユータから並列処理コンピユータへの移
行がスムーズにいかないという欠点があつた。
≪発明の目的≫ この発明の目的とするところは、並列処理コン
ピユータに、直列処理コンピユータであるノイマ
ン式処理を許すことによつて、非決定処理と決定
処理、並列処理と直列処理を可能にし、直列処理
を含んだ並列処理プログラムの実行を高速にで
き、また、現在蓄積されている膨大なソフトウエ
アの実行を、並列処理コンピユータで可能にする
ことによつて、ノイマン式コンピユータ時代か
ら、並列式コンピユータ時代への移行をスムーズ
にするコンピユータを製作することにある。
≪発明の構成と効果≫ この発明は上記の目的を達成するために、第１
の発明では命令やデータを格納するメモリと、 命令を実行する複数個のフアンクシヨナルユニ
ツトと、 実行可能な命令を指示するノードドライビング
レジスタと、 上記各フアンクシヨナルユニツトにノイマン式
処理か並列処理かを指示するモードレジスタと、 並列処理中、あるフアンクシヨナルユニツトが
ノードドライビングレジスタの１ワードによつて
指示されている実行可能命令をメモリから取り出
したとき、その命令がノイマン式処理の開始を意
味するものであれば、モードレジスタにノイマン
式処理を意味する“Ｎ”を書き込むとともに、上
記１ワードを一時的にあるフアンクシヨナルユニ
ツト専用に割り付け、該ワードをノイマン式コン
ピユータのプログラムカウンタと同じ働きをする
ように制御する手段と、 ノイマン式処理中、あるフアンクシヨナルユニ
ツトが該ワードによつて指示されている実行可能
命令をメモリから取り出したとき、その命令が並
列処理への復起を意味するものであれば、モード
レジスタに並列処理を意味する“Ｐ”を書き込む
手段と、を有し、 各フアンクシヨナルユニツトは、処理実行中、
並列処理コンピユータの一要素としての動作モー
ドとノイマン式コンピユータとしての動作モード
とに相互に切り替え可能とされていることを特徴
とする。
また、第２の発明では、命令やデータを格納す
るメモリと、 命令を実行するとともにプログラムカウンタを
備えた複数個のフアンクシヨナルユニツトと、 実行可能な命令を指示するノードドライビング
レジスタと、 上記各フアンクシヨナルユニツトにノイマン式
処理か並列処理かを指示するモードレジスタと、 並列処理中、あるフアンクシヨナルユニツトが
ノードドライビングレジスタの１ワードによつて
指示されている実行可能命令をメモリから取り出
したとき、その命令がノイマン式処理の開始を意
味するものであれば、モードレジスタにノイマン
式処理を意味する“Ｎ”を書き込むとともに、フ
アンクシヨナルユニツト内に設けられたプログラ
ムカウンタを一時的に使用することによつてノイ
マン式プログラムの処理を実行する手段と、 ノイマン式処理中、あるフアンクシヨナルユニ
ツトがプログラムカウンタによつて指示されてい
る実行可能命令をメモリから取り出したとき、そ
の命令が並列処理への復起を意味するものであれ
ば、モードレジスタに並列処理を意味する“Ｐ”
を書き込む手段と、を有し、 各フアンクシヨナルユニツトは、処理実行中、
並列処理コンピユータの一要素としての動作モー
ドのノイマン式コンピユータとしての動作モード
とに相互に切り替え可能とされていることを特徴
とする。
この構成で、並列処理中（モードレジスタの内
容は“Ｐ”である）、あるフアンクシヨナルユニ
ツトがノードドライビングレジスタの１ワードに
よつて指示されている実行可能命令をメモリから
取り出したとき、その命令がノイマン式処理の開
始を意味するものであれば、モードレジスタにノ
イマン式処理を意味する“Ｎ”を書込む。
以後、ノードドライビングレジスタの１ワード
はそのフアンクシヨナルユニツト専用となり、ノ
イマン式コンピユータのプログラムカウンタとし
て働く。
このフアンクシヨナルユニツトとプログラムカ
ウンタとでノイマン式コンピユータの中央処理装
置に相当する動作を行なう。
ノイマン式コンピユータとして働いているフア
ンクシヨナルユニツトとノードドライビングレジ
スタの並列処理コンピユータへの１要素としての
復帰は、フアンクシヨナルユニツトが、復帰命令
を取り出し、モードレジスタに“Ｐ”を書込むこ
とにより行なわれる。
この構成によると、ノイマン式コンピユータへ
の切り替えが簡単で、また１つの並列コンピユー
タの中に、複数個のノイマン式コンピユータの存
在が許されるので、ノイマン式プログラムの実行
と並列処理プログラムの実行を同時に行なうこと
が可能となる。
≪実施例の説明≫ 第２図は、この発明の一実施例によるコントロ
ールフローパラレルコンピユータのプログラムで
ある。
N1〜N4はノードと呼ばれ、その内部に処理内
容を含んでいる。
ノードに入力されている矢印は入力アークと呼
ばれ、ノードから出力されている矢印は出力アー
クと呼ばれる。
ノード内の処理の実行は、そのノードのすべて
の入力アーク上に、制御権を表わすトークン（図
では黒丸で表わされている）がおかれたとき、そ
のトークンをノード内に取込むことによつて始め
られ、処理が終了すると、出力アーク上にトーク
ンを出力する。
１つのノードに入力されるべきトークンは、そ
のノードへのノードポインタNPRとともに、ト
ークンパケツトTPと呼ばれるひとまとめにした
形で、ノードドライビングレジスタ１（以下、
NDRという）に格納される。
なお、LTはレフトトークン、RTはライトト
ークンである。
このプログラムでは、ノードN4までで ｙ＝ａ＋ｂ／ａ×ｂ＋ａ＋ｂ を計算している。
第１図は、コントロールフロー並列計算機のハ
ードウエア構成を示す図である。同図において、
１はトークンパケツトを格納するノードドライビ
ングレジスタ（NDR）、２は並列処理とノイマン
処理を切替えるための信号を入れるためのモード
レジスタ（MD1〜MDn）、３は、ノードの処理を
行なうフアンクシヨナルユニツト（Fu1〜Fun）、
４はノード（命令）とデータを格納するメモリ
（Ｍ）である。
今、すべてのMDに“Ｐ”が入つていると仮定
すると、このコンピユータのそれぞれのフアンク
シヨナルユニツトFuは次のように動作する。
まず、フアンクシヨナルユニツトは、NDR１
からノードを実行するのに充分なトークンが格納
されたトークンパケツトTPを取り出す(1)。
例えば、フアンクシヨナルユニツトFu2が第１
図のN3に入力されるべきトークンパケツトを、
NDRの第７ワード目NDR７から取り出したとす
ると、そのTPのノードポインタNPRに示されて
いるノードN3をメモリ４から取り出す(2)。
その後、ｘ＝ｐ÷ｑの計算を行ない(3)、計算終
了後トークンにノードN4を示すノードポインタ
を接続してトークンパケツトTPとし(4)、NDR１
に入れる（第１図破線）。
NDR１に入れられたトークンパケツトは、同
じノードポインタを持つもの同士がひとまとめに
され格納される(5)。
以上の動作がそれぞれのフアンクシヨナルユニ
ツト３によつて互いに独立に行なわれ、プログラ
ムが並列的に実行されてゆく。
もし、(2)で取り出したノードが、例えば
NBEGINで示されるノイマン式プログラム開始
命令であつたならば、フアンクシヨナルユニツト
Fu2は、モードレジスタMD2に“Ｎ”を入れる。
MD2に“Ｎ”が入ると、NDRの７番目のワー
ドNDR７はFu2専用に割付られ、以後、NDR７
のノードポインタ部NPRが、ノイマン式コンピ
ユータのプログラムカウンタとして働く。
すなわち、NDR７と、Fu2、メモリとで１台
のノイマン式コンピユータを形成する。
以後、Fu2は、第２図で１点鎖線内に示されて
いるノイマン式プログラムを実行する。
ノイマン式プログラム実行中に、例えばノード
N6；NENDで示されるノイマン式プログラム終
了命令を取り出したならば、Fu2はMD2に“Ｐ”
を入れる。
MD2に“Ｐ”が入ることによつて、NDR７は
Fu2から解放され、NDR７、Fu2とも並列コンピ
ユータの１要素となり、次からは並列処理プログ
ラムの実行に入る。
なお、フアンクシヨナルユニツト内に予めプロ
グラムカウンタを内蔵しておき、モードレジスタ
に“Ｎ”が入つたときこのプログラムカウンタを
用いるようにすることによつても並列処理コンピ
ユータ内でのノイマン式処理が実現できる。
また、コントロールフローパラレルコンピユー
タのトークンに、データを用いるとデータフロー
コンピユータとなるので、この発明はデータフロ
ーコンピユータにも適用できる。
【図面の簡単な説明】
第１図はこの発明の一実施例によるノイマン式
処理を含んだコントロールフローパラレルコンピ
ユータのプログラム、第２図は第１図を実行する
コントロールフローパラレルコンピユータのハー
ドウエア構成を示すブロツク図である。 １……ノードドライビングレジスタ、２……モ
ードレジスタ、３……フアンクシヨナルユニツ
ト、４……メモリ。
【特許請求の範囲】
１ 検出ラインの明暗情報を２値化信号で出力す
る光センサーと、この光センサーからの２値化信
号でトリガーされてパルス出力を開始し、次の２
値化信号が入力されなくてもマーク部間の距離が
最大となる部分の入力信号間隔よりも若干長い幅
パルス出力を継続し、パルス出力中に次の２値化
信号が入力されると再トリガーする再トリガー形
発振手段と、この発振手段から出力されるパルス
信号のパルス幅を検出するパルス幅検出手段と、
このパルス幅検出手段で検出されたパルス幅をマ
ーク幅に対応して予め設定されたマーク判定用の
基準値と比較し、検出パルス幅が基準値以上のと
きマーク判定信号を出力するマーク判定手段とを
具備してなることを特徴とするマーク検出装置。 ２ パルス幅検出手段は、クロツクパルス発生器
と、発振手段からのパルス信号の出力に同期して
上記クロツクパルス発生器からのクロツクパルス
をカウントするカウンタとで構成したことを特徴
とする特許請求の範囲第１項記載のマーク検出装
置。

Claims (1)

  1. 並列処理コンピユータの一要素としての動作モー
    ドとノイマン式コンピユータとしての動作モード
    とに相互に切り替え可能とされていることを特徴
    とするノイマン型コンピユータプログラムを実行
    するコントロールフローコンピユータ。 ２ 命令やデータを格納するメモリと、 命令を実行するとともにプログラムカウンタを
    備えた複数個のフアンクシヨナルユニツトと、 実行可能な命令を指示するノードドライビング
    レジスタと、 上記各フアンクシヨナルユニツトにノイマン式
    処理か並列処理かを指示するモードレジスタと、 並列処理中、あるフアンクシヨナルユニツトが
    ノードドライビングレジスタの１ワードによつて
    指示されている実行可能命令をメモリから取り出
    したとき、その命令がノイマン式処理の開始を意
    味するものであれば、モードレジスタにノイマン
    式処理を意味する“Ｎ”を書き込むとともに、フ
    アンクシヨナルユニツト内に設けられたプログラ
    ムカウンタを一時的に使用することによつてノイ
    マン式プログラムの処理を実行する手段と、 ノイマン式処理中、あるフアンクシヨナルユニ
    ツトがプログラムカウンタによつて指示されてい
    る実行可能命令をメモリから取り出したとき、そ
    の命令が並列処理への復起を意味するものであれ
    ば、モードレジスタに並列処理を意味する“Ｐ”
    を書き込む手段と、を有し、 各フアンクシヨナルユニツトは、処理実行中、
    並列処理コンピユータの一要素としての動作モー
    ドとノイマン式コンピユータとしての動作モード
    とに相互に切り替え可能とされていることを特徴
    とするノイマン型コンピユータプログラムを実行
    するコントロールフローコンピユータ。
JP58208567A 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ Granted JPS60101644A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58208567A JPS60101644A (ja) 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ
EP84113431A EP0144779B1 (en) 1983-11-07 1984-11-07 Parallel processing computer
DE8484113431T DE3483418D1 (de) 1983-11-07 1984-11-07 Parallelverarbeitender rechner.
AT84113431T ATE57583T1 (de) 1983-11-07 1984-11-07 Parallelverarbeitender rechner.
US07/022,499 US4780820A (en) 1983-11-07 1987-03-09 Control flow computer using mode and node driving registers for dynamically switching between parallel processing and emulation of von neuman processors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58208567A JPS60101644A (ja) 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ

Publications (2)

Publication Number Publication Date
JPS60101644A JPS60101644A (ja) 1985-06-05
JPH0368429B2 true JPH0368429B2 (ja) 1991-10-28

Family

ID=16558318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58208567A Granted JPS60101644A (ja) 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ

Country Status (5)

Country Link
US (1) US4780820A (ja)
EP (1) EP0144779B1 (ja)
JP (1) JPS60101644A (ja)
AT (1) ATE57583T1 (ja)
DE (1) DE3483418D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204965A (en) * 1985-08-20 1993-04-20 Schlumberger Technology Corporation Data processing system using stream stores
GB8717689D0 (en) * 1987-07-25 1987-09-03 British Petroleum Co Plc Computers
JPH0239262A (ja) * 1988-06-17 1990-02-08 Siemens Ag 異種多重計算機システム内でのプログラム実行方法および装置
US5241635A (en) * 1988-11-18 1993-08-31 Massachusetts Institute Of Technology Tagged token data processing system with operand matching in activation frames
BR8905536A (pt) * 1989-10-30 1992-03-03 Edison Gilberto Domingues Da S Circuitacao e microprogramacao de um computador nao-vonneumann para a obtencao de uma programacao("software")automatica
HU900012D0 (en) * 1990-01-03 1990-03-28 Cellware Mikroelektronikai Kut Nanoprocessor
US5974522A (en) * 1990-01-24 1999-10-26 Cornell Research Foundation, Inc. Machine for processing interrupted out-of-order instructions
EP0481031A4 (en) * 1990-05-04 1993-01-27 International Business Machines Corporation System for compounding instructions for handling instruction and data stream for processor with different attributes
ATE146611T1 (de) * 1990-05-04 1997-01-15 Ibm Maschinenarchitektur für skalaren verbundbefehlssatz
US5303356A (en) * 1990-05-04 1994-04-12 International Business Machines Corporation System for issuing instructions for parallel execution subsequent to branch into a group of member instructions with compoundability in dictation tag
US5448746A (en) * 1990-05-04 1995-09-05 International Business Machines Corporation System for comounding instructions in a byte stream prior to fetching and identifying the instructions for execution
DE4129614C2 (de) * 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
RU2148857C1 (ru) * 1998-02-20 2000-05-10 Бурцев Всеволод Сергеевич Вычислительная система
US6341338B1 (en) 1999-02-04 2002-01-22 Sun Microsystems, Inc. Protocol for coordinating the distribution of shared memory
US6378066B1 (en) * 1999-02-04 2002-04-23 Sun Microsystems, Inc. Method, apparatus, and article of manufacture for developing and executing data flow programs, and optimizing user input specifications
US7406681B1 (en) 2000-10-12 2008-07-29 Sun Microsystems, Inc. Automatic conversion of source code from 32-bit to 64-bit
DE102004003323A1 (de) * 2004-01-22 2005-08-18 Infineon Technologies Ag Halbleiterspeichervorrichtung und Schaltungsanordnung
US20070118726A1 (en) * 2005-11-22 2007-05-24 International Business Machines Corporation System and method for dynamically selecting storage instruction performance scheme

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614745A (en) * 1969-09-15 1971-10-19 Ibm Apparatus and method in a multiple operand stream computing system for identifying the specification of multitasks situations and controlling the execution thereof
GB1445714A (en) * 1973-04-13 1976-08-11 Int Computers Ltd Array processors
US3970993A (en) * 1974-01-02 1976-07-20 Hughes Aircraft Company Cooperative-word linear array parallel processor
US3978452A (en) * 1974-02-28 1976-08-31 Burroughs Corporation System and method for concurrent and pipeline processing employing a data driven network
US3962706A (en) * 1974-03-29 1976-06-08 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4541048A (en) * 1978-10-06 1985-09-10 Hughes Aircraft Company Modular programmable signal processor
US4229790A (en) * 1978-10-16 1980-10-21 Denelcor, Inc. Concurrent task and instruction processor and method
US4467409A (en) * 1980-08-05 1984-08-21 Burroughs Corporation Flexible computer architecture using arrays of standardized microprocessors customized for pipeline and parallel operations
JPS57155666A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Instruction controlling system of vector processor
DE3275139D1 (en) * 1981-10-22 1987-02-19 Nec Corp Data processing machine suitable for high-speed processing
JPS58158759A (ja) * 1982-03-16 1983-09-21 Nec Corp 情報処理装置
BG35575A1 (en) * 1982-04-26 1984-05-15 Kasabov Multimicroprocessor system
JPS5936857A (ja) * 1982-08-25 1984-02-29 Nec Corp プロセツサユニツト
JPS59146345A (ja) * 1983-02-10 1984-08-22 Masahiro Sowa コントロ−ルフロ−並列計算機方式

Also Published As

Publication number Publication date
DE3483418D1 (de) 1990-11-22
ATE57583T1 (de) 1990-11-15
JPS60101644A (ja) 1985-06-05
US4780820A (en) 1988-10-25
EP0144779A3 (en) 1985-07-10
EP0144779B1 (en) 1990-10-17
EP0144779A2 (en) 1985-06-19

Similar Documents

Publication Publication Date Title
JPH0368429B2 (ja)
JPH045216B2 (ja)
Simpson New algorithms for asynchronous communication
JPS58149541A (ja) デ−タ処理装置
JP2783865B2 (ja) データ処理装置
CN109614148B (zh) 数据逻辑运算方法、监测方法及装置
JPH04287241A (ja) 履歴情報記憶装置
JP2903526B2 (ja) パルス発生装置
Saulys et al. MPS data-acquisition software system
JPH02272646A (ja) トレーサー
EP0333213B1 (en) Microcomputer producing pulses at outout ports in sequence in response to request signal
CN120950739A (zh) 全路径查找方法、装置、设备及介质
JPH0497446A (ja) ファームウェアトレーサによるレジスタトレース回路
JPS62298843A (ja) プログラムアドレストレ−ス装置
JPH04287242A (ja) 履歴情報記憶装置
JPS6341895A (ja) シ−ケンス制御方法
JPH04192037A (ja) 半導体集積回路
JPH02136934A (ja) マイクロコンピュータのエミュレーションチップ
JPS63173144A (ja) 実時間ガ−ベジコレクシヨン制御方式
JPH01233628A (ja) メモリアドレス変換制御回路
JPH0792757B2 (ja) 最適データ割付け方式
Saulys et al. MPS [Multiparticle Spectrometer] data acquisition software system
JPS6341950A (ja) 分岐命令実行測定制御方式
JPH0378833A (ja) リスト処理言語を使用するデ―タ処理装置
JPS61253546A (ja) マルチジヨブ実行装置の割込み信号発生装置