JPH0368537B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体集積回路装置、特にこの中に形
成された抵抗素子の構造に関する。

半導体集積回路装置（以下、ICという）は、
単一の半導体基板上にトランジスタ素子やダイオ
ード素子のような能動素子および抵抗素子やコン
デンサ素子のような受動素子を作り込み、これら
を互いに接続してある回路機能を実現したもので
ある。そして、製造工程の観点から前述の能動お
よび受動素子は、特にトランジスタ素子を形成す
る時と同一製造工程で形成される。

すなわち、第１図乃至第３図にNPNトランジ
スタのエミツタの抵抗素子が接続される場合の製
造工程を示すように、まずＰ型シリコン基板１を
用意し、この表面に高濃度のN⁺拡散領域２を選
択的に形成し、上記シリコン基板１上にＮ型エピ
タキシヤルシリコン層３を成長させる（第１図）。
この領域２はNPNトランジスタ２のコレクタ直
列抵抗を低減するためのものである。

次に、第２図に示すようにエピタキシヤル層３
の表面から基板１に達するように、トランジスタ
素子と抵抗素子とを電気的に絶縁する高濃度P⁺
型の絶縁分離拡散領域４を形成し、エピタキシヤ
ル層３を低抵抗率の抵抗を形成する領域３ａと
NPNトランジスタを形成する領域３ｂに電気的
に分離する。次に、領域３ｂのエピタキシヤル層
の表面上にNPNトランジスタのベース領域とな
るＰ型拡散領域５ｂを形成し、同時に領域３ａの
エピタキシヤル層の表面に抵抗領域として働く領
域を領域３ａ上の他の抵抗素子と電気的に分離す
るためのＰ型拡散領域５ａを形成する。そして、
Ｐ型拡散領域５ｂの表面上にNPNトランジスタ
のエミツタ領域となる高濃度N⁺拡散領域６ｂを
形成し、同時に領域３ｂのエピタキシヤル層の表
面上にNPNトランジスタのコレクタコンタクト
領域となる高濃度N⁺拡散領域６ｃ及び上記Ｐ型
拡散層５ａの表面上に低抵抗率の抵抗領域となる
高濃度N⁺拡散領域６ａをそれそれ形成する。

次に、第３図に示すようにアルミニウム配線絶
縁のために全面にシリコン酸化膜７形成し、この
シリコン酸化膜７の電極形成個所にエツチングに
よる穴あけを行ない、全面アルミニウム蒸着を行
なつた後選択エツチングにより電極８ａ，８ｂ，
８ｃ，８ｄを形成する。電極８ｂは抵抗領域６ａ
の一端とNPNトランジスタのエミツタ領域６ｂ
とを接続している。すなわち抵抗領域６ａはトラ
ンジスタのエミツタ抵抗として用いられている。
この領域（Ｎ型）６ａはＰ型の領域５ａ内にこれ
と接触して形成されているため領域６ａと領域５
ａとはそれらの間でPN接合、すなわち、寄生ダ
イオードを形成している。

このように、抵抗素子はトランジスタの拡散工
程を利用して同時に形成したものであり、抵抗素
子を形成するための格別な製造工程は不必要であ
る。しかしながら、その反面、例えば電極８ａに
外部より静電気などによるサージ、スパイク等の
突発的異常電圧が印加された場合、NPNトラン
ジスタのベース領域５ｂ及びエミツタ領域６ｂに
よつて形成されるPN接合と、低抵抗率の抵抗に
おいてＰ型拡散領域５ａと高濃度N⁺拡散領域６
ａによつて形成されるPN接合との双方の逆方向
降伏電圧は、各領域が同一工程で形成されている
ためにほぼ等しい。このため、低抵抗率の抵抗に
後続するNPNトランジスタのベースエミツタ間
のPN接合が劣化又は破壊される欠点があつた。

よつて本発明の目的は、静電気などによる外部
からのサージ、スパイス等の突発的異常電位が入
力されても、低抵抗率の抵抗に後続するトランジ
スタのベース・エミツタ間のPN接合の劣化又は
破壊を生じることのない半導体集積回路装置を提
供するものである。

本発明は、一導電型の半導体基板上に成長させ
た逆導電型の半導体基体層に、表面不純物濃度が
トランジスタ素子のベース領域の表面不純物濃度
よりも高い一導電型の不純物領域を形成し、この
高表面不純物濃度領域にトランジスタ素子のエミ
ツタ領域と同時に形成した逆導電型領域を形成
し、この逆導電型領域で構成した抵抗領域を前記
エミツタ領域に接続した構成としている。

この場合、高表面不純物濃度領域は、トランジ
スタ素子を他のトランジスタ素子あるいは他の素
子と分離するために設けた一導電型の絶縁分離領
域であることが好ましい。

以下、本発明の実施例につき図面を参照してよ
り詳細に説明する。

第４図乃至第６図は本発明の一実施例の低抵抗
率の励行及びそれに接続するNPNトランジスタ
の製造工程断面図である。

まず第４図に示すように、Ｐ型シリコン基板９
の表面に公知のフオトレジスタ処理及び拡散処理
を施してNPNトランジスタを形成する部分に高
濃度N⁺型拡散領域１０を形成する。これはトラ
ンジスタのコレクタ直列抵抗を低減するためのも
のである。しかる後に、上記シリコン基板９上に
Ｎ型シリコンエピタキシヤル層１１を成長させ
る。

次に第５図に示すように、エピタキシヤル層１
１において低抵抗率の抵抗を形成する領域全面に
各素子間を電気的に分離するための高濃度P⁺型
絶縁分離拡散領域１２ａをシリコン基板９に達す
るまで形成し、同時に上記シリコン基板９に達す
る高濃度P⁺型絶縁分離拡散領域１２ｂを形成し
て、NPNトランジスタを形成すつ領域のエピタ
キシヤル層１１ａを他素子より分離する。そし
て、エピタキシヤル層１１ａの表面上にNPNト
ランジスタのベース領域となるＰ型拡散層１３ｂ
を形成し同時に上記絶縁分離拡散領域１２ａの表
面上に後述により詳細に説明するが抵抗領域の
PN接合の逆方向降伏特性を急峻にするためのＰ
型拡散層１３ａを形成する。

以降第６図に示すように、周知の拡散工程に従
つて高濃度N⁺拡散層によるエミツタ領域１４ｂ、
コレクタコンタクト領域１４ｃ及び低抵抗率抵抗
領域１４ａをそれぞれ形成し、全面にシリコン酸
化膜１５を形成して所定部開孔した後、アルミニ
ウム等の金属を蒸着して選択的にエツチング除去
して電極及びアルミニウム配線１６を形成する。

かかる本実施例の半導体集積回路装置では、抵
抗領域１４ａは絶縁分離領域１２ａ内に形成され
ている。この絶縁分離領域１２ａはトランジスタ
素子や抵抗素子等を確実に電気的に絶縁するため
その不純物濃度は極めて高い。一方、ベース領域
１３ｂの不純物濃度は絶縁分離領域１２ａのそれ
よりもかなり低い。知られているように、PN接
合のブレークダウン電圧はＰ領域およびＮ領域の
不純物濃度によつて決定され、その濃度が高いほ
どブレークダウン電圧は低くなる。このため、抵
抗素子に形成されたPN接合の降伏電圧は、トラ
ンジスタ素子のベース・エミツタ間PN接合のそ
れに比して小さい電圧である。よつて、抵抗素子
の電極１６に外部から静電気等の異常電圧が入力
されても、抵抗素子のPN接合がトランジスタ素
子のベース・エミツタ間PN接合よりも早く降伏
して抵抗領域１４ａに印加された異常電荷を領域
１３ａへと流す。この場合領域１３ａと領域１２
ａは順方向となつているため、抵抗領域１４ａの
異常電荷は領域１３ａ，１２ａを介して基板９へ
と放電される。一例として、領域１４ａと１３ａ
で形成されるPN接合を降伏電圧は5.9V、領域１
４ｂ、領域１３ｂで形成されるPN接合の降伏電
圧は6.5Vである。このため、抵抗素子の一端と
エミツタ領域１４ｂとを結ぶアルミニウム配線１
６の電位は、抵抗素子のPN接合の降伏電圧に維
持され、従来のようにベース・エミツタ間接合の
劣化や破壊は全くなくなる。

このように、かかる半導体集積回路装置は外部
から印加された静電気等に対してトランジスタを
保護することが出来、非常に信頼度の高い静電耐
圧が得られる。トランジスタ領域はブレークダウ
ンするとトランジスタのHFEが低下するが、抵
抗では大電流が流れないかぎり特性劣下は生じな
いので、エネルギーの小さいサージ電圧程度では
抵抗の破壊は生じない。ただし抵抗が破壊するほ
ど大きなエネルギーが加えられた場合はトランジ
スタにも影響が及ぶと考えられる。

ところで、本実施例では抵抗素子を形成すべき
部分の絶縁分離領域１２ａにトランジスタ素子の
ベース領域１３ｂ形成時に領域１３ａを形成し
た。しかしながら、この領域１３ａは抵抗素子の
PN接合の降伏電圧をトランジスタ素子のベー
ス・エミツタ間PN接合のそれより小さくする観
点から言えば必ずしも必要でない。又、同様の観
点から抵抗領域１４ａを絶縁分離領域１２ａに形
成せずベース領域１３ｂの表面不純物濃度よりも
高い領域を形成してこの中に抵抗領域１４ａを形
成してもよい。

しかし、後者の場合それだけ製造工程が余分に
必要となり、原価低減に支障をきたしてしまう。
さらに、抵抗素子を他の素子と絶縁するための分
離領域が必要となり、素子密度の低下もきたす。
よつて、本実施例では絶縁分離領域１２ａでもつ
て、降伏電圧の低下ならびに素子間分離の役目を
させて原価低減ならびに素子密度の向上を達して
いる。

そして前者の場合には、前述の如く絶縁分離領
域１２ａはその不純物濃度は極めて高く、又、抵
抗領域１４ａもエミツタ領域１４ｂと同時に形成
されるのでその不純物濃度も高い。このため、抵
抗素子の表面近傍は極めて高い不純物濃度を示す
ので、表面リース電流が増大する等特性劣化をき
たす。このため、絶縁分離領域１２ａの中にベー
ス領域形成時に同時に領域１３ａを形成する。す
なわち、領域１３ａの形成後、領域１４ａを形成
するために必要な絶縁物を形成しなければならな
い。この絶縁物として通常、酸化雰囲気中での熱
処理によつて表面のシリコンを二酸化シリコンに
変化させる方法が用いられる。このため領域１３
ａの表面が酸化し、領域１４ａと接合をなす領域
近傍の表面不純物濃度が低下し、このためリーク
電流の増大はなくなり、しかもPN接合の降伏が
急峻になり、トランジスタの保護がより確実にな
される。さらにまた、領域１４ａを形成するため
の拡散マクスの形成時間が、領域１３ａ上の酸化
膜を除去すればよいので非常に短かくなる。

この絶縁分離領域１２ａの表面不純物濃度を低
下させる手段として、本実施例ではベース形成工
程を用いたが、新たに酸化膜形成のための熱処理
工程を増せは同じように達成できる。しかし、前
述の如く製造工程の増加を考えると、ベース形成
時のマスク形状を変化させるだけでよい本実施例
の方がはるかに勝る。

さらに本実施例の半導体集積回路装置は、低抵
領域１４ａ上の絶縁層１５上にアルミニウム配線
１６ｂが形成されている。これは、この抵抗素子
を、交差するアルミニウ配線において多層配線技
術を用いて双方ともアルミニウム配線を形成する
のではなく、一方のアルミニウム配線を低抵抗率
の半導体領域を用いてその交差する部分を半導体
基体（エピタキシヤル層１１）内に形成した所謂
トンネル抵抗として使用したものである。即ち電
極１６ａとアルミニウム配線１６ｃとは本来は連
続しており、この配線１６ａ，１６ｃと配線１６
ｂとは交差する。このため、双方の配線を多層配
線技術で交差させるのではなく、電極１６ａと配
線１６ｃとを低抵抗領域１４ａをトンネル抵抗と
して接続し、多層配線と同し機能を果たしてい
る。しかしながら、通常の抵抗素子にも適応して
よいこと無論である。

以上のように、本実施例の半導体集積回路装置
は何ら製造工程を増加させることなく、又特性劣
化もきたすことなく外部静電気等からトランジス
タの破壊を防止できる。

尚、本発明の上記実施例に限定されず、導電型
をすべて入れ換えてもよい。又、絶縁膜１５を各
電極形成前に新に形成したが、これを各領域を形
成するときに用いた絶縁膜をそのまま残しておい
てもよい。さらにまた、絶縁膜や金属配線の材質
もこれに限定されないこと無論である。そしてさ
らに、絶縁領域１２ａ，１２ｂを基板９に達する
まで形成したが、これを基板９に新かじめP⁺型
埋込み層を形成しておき、これを領域１２ａ，１
２ｂと連続させて絶縁領域としてもよい。

【図面の簡単な説明】

第１図乃至第３図は従来の半導体集積回路装置
の製造工程断面図、第４図乃至第６図は本発明の
一実施例を示す半導体集積回路装置の製造工程断
面図である。 １，９……Ｐ型シリコン基板、２，１０……
N⁺型埋込み層、３，１１……Ｎ型エピタキシヤ
ル層、４，１２ａ，１２ｂ……P⁺型絶縁分離領
域、５ｂ，１３ｂ……Ｐ型ベース領域、５ａ，１
３ａ……抵抗領域絶縁のためのＰ型領域、６ｂ，
１４ｂ……N⁺型エミツタ領域、６ａ，１４ａ…
…抵抗領域、７，１５……絶縁層、８ａ乃至８
ｄ，１６ａ乃至１６ｅ……金属配線層。

Claims (1)

1. 【特許請求の範囲】 １ 一導電型の半導体基板上に逆導電型の半導体
   基体層を有し、この半導体基体層に一導電型のベ
   ース領域および逆導電型のエミツタ領域を有する
   トランジスタ素子を構成してなる半導体集積回路
   装置において、前記半導体基体層には表面不純物
   濃度が前記ベース領域の表面不純物濃度よりも高
   い一導電型の不純物領域を有し、この高表面不純
   物濃度領域に前記エミツタ領域と同じ不純物濃度
   の逆導電型領域を有し、この逆導電型領域で構成
   される抵抗領域が前記エミツタ領域に電気接続さ
   れてなることを特徴とする半導体集積回路装置。 ２ 前記高表面不純物濃度領域は絶縁分離領域で
   ある特許請求の範囲第１項記載の半導体集積回路
   装置。