JPH0368886A - Radar scanning converting apparatus - Google Patents
Radar scanning converting apparatusInfo
- Publication number
- JPH0368886A JPH0368886A JP1204365A JP20436589A JPH0368886A JP H0368886 A JPH0368886 A JP H0368886A JP 1204365 A JP1204365 A JP 1204365A JP 20436589 A JP20436589 A JP 20436589A JP H0368886 A JPH0368886 A JP H0368886A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video
- data
- coordinates
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はレーダなとで得られるPPI画像(T、
θ座標)やRHr画像(r、 h座標)などを直交座
標(x、y)に変換する走査変換装置2こ関するもので
ある。[Detailed Description of the Invention] [Industrial Application Field] This invention is applicable to PPI images (T,
The present invention relates to a scan conversion device 2 that converts images such as θ coordinates) and RHr images (r, h coordinates) to orthogonal coordinates (x, y).
第2図は例えば特開昭61−84573号公報に記載さ
れた従来のレーダ走査変換装置の構成を示すブロック図
であり、図において、100はレーダからのアナログビ
デオをディジタルビデオに変換するA/D変換部、10
1はディジタルビデオを距離に応じて記憶するパンツア
メモリ、102はディジタルビデオに対応したT、θ座
標を発生するR1θアドレス発生部、103は方位およ
び距離で示される極座標を直交座標へ変換するX、Yア
ドレス発生部、104はバッファメモリ101からのデ
ィジタルビデオを、直交座標のディジタルビデオ信号と
して記憶するビデオメモリ、105は極座標から直交座
標へ変換する際に画素抜けを補正する画素抜はメモリ、
106はビデオメモリ104からのディジタルビデオを
アナログビデオに変換するD/A変換器、107は表示
装置である。FIG. 2 is a block diagram showing the configuration of a conventional radar scan conversion device described in, for example, Japanese Patent Laid-Open No. 61-84573. In the figure, 100 is an A/ D conversion section, 10
1 is a panzer memory that stores digital video according to distance; 102 is an R1θ address generator that generates T and θ coordinates corresponding to the digital video; and 103 is X that converts polar coordinates indicated by direction and distance into rectangular coordinates. , a Y address generation unit; 104 is a video memory for storing the digital video from the buffer memory 101 as a digital video signal in orthogonal coordinates; 105 is a pixel omission memory for correcting pixel omission when converting from polar coordinates to orthogonal coordinates;
106 is a D/A converter that converts digital video from the video memory 104 into analog video, and 107 is a display device.
次に動作について説明する。レーダ受信機からのアナロ
グビデオ信号10はA/D変換部100においてディジ
タルビデ第11に変換され、バッファメモリ101へ入
力される。またレーダ受信機からのレーダトリガ信号1
3.ノース信号14および角度信号15はR1θアドレ
ス発生部102に入力される。R3θ3θアドレス部1
02は、距離カウントパルス16をバッファメモリ10
1に送る。バッファメモリ101ではディジタルビデオ
信号11を、距離カウントパルス16によってメモリア
ドレスをインクリメントしながら順次書き込む。またR
1θアドレス発生部102では、アジマス信号17およ
び距離信号17′も同時に発生し、X、Yアドレス発生
部103へ出力する。Next, the operation will be explained. An analog video signal 10 from the radar receiver is converted into a digital video signal 11 in an A/D converter 100 and input to a buffer memory 101. Also, the radar trigger signal 1 from the radar receiver
3. The north signal 14 and the angle signal 15 are input to the R1θ address generation section 102. R3θ3θ address part 1
02 stores the distance count pulse 16 in the buffer memory 10.
Send to 1. In the buffer memory 101, the digital video signal 11 is sequentially written while the memory address is incremented by the distance count pulse 16. Also R
The 1θ address generating section 102 also generates an azimuth signal 17 and a distance signal 17' at the same time, and outputs them to the X, Y address generating section 103.
ビデオデータ12の書き込みは、X、Yアドレス発生部
103において、アジマス信号17をもとにX、 Y座
標アドレス信号19を発生し、バッファメモリ101か
ら読みだしたビデオデータ12をビデオメモリ104に
書き込んだ後、X、 Yアドレス発生部103からのカ
ウント信号18によってバッファメモリ101は次のデ
ータを準備する。To write the video data 12, an X, Y address generator 103 generates an X, Y coordinate address signal 19 based on the azimuth signal 17, and writes the video data 12 read from the buffer memory 101 to the video memory 104. After that, the buffer memory 101 prepares the next data in response to the count signal 18 from the X, Y address generator 103.
一方、画素抜はメモリ105は、X、Yアドレス発生部
103からのX、Y座標アドレス信号19の示す座標が
、画素抜けの近傍であった場合、画素抜は近傍信号20
をX、Yアドレス発生部103に送り、X、Yアドレス
発生部103で画素抜はアドレスを発生すると共に、バ
ッファメモリ101のカウント信号18を禁止すること
によって、ビデオメモリ104では前記近傍の座標にお
けるディジタルビデオ信号12が画素抜はアドレスに対
応したデータとして書き込まれる。On the other hand, if the coordinates indicated by the X, Y coordinate address signal 19 from the X, Y address generation unit 103 are in the vicinity of the pixel omission, the memory 105 stores the pixel omission using the neighborhood signal 205.
is sent to the X, Y address generation section 103, and the X, Y address generation section 103 generates an address for pixel extraction, and by disabling the count signal 18 of the buffer memory 101, the video memory 104 generates an address at the neighboring coordinates. The digital video signal 12 is written as data corresponding to the pixel address.
ビデオデータの読みだし時は、X、Yアドレス発生部1
03からテレビ読みだし用のX、Y座標アドレス信号1
9を順次発生し、ビデオメモリ104からアドレスに応
したビデオデータが順次読みだされ、D/A変換部10
6でアナログビデオに変換された後、表示装置107に
よってレーダビデオを映し出す。When reading video data, X, Y address generation section 1
X, Y coordinate address signal 1 for TV reading from 03
9 are sequentially generated, video data corresponding to the addresses are sequentially read out from the video memory 104, and the D/A converter 10
After being converted into analog video in step 6, the radar video is displayed on a display device 107.
[発明が解決しようとする課題]
従来のレーダ走査変換装置は以上のように構成されてい
るので、R2θアドレスの中心を表示装置の表示中心に
対して自由にオフセットすることができない、表示ビデ
オを拡大縮小することによってレーダビデオ信号の一部
分のみを表示する場合に表示分解能に応じたレーダビデ
オの詳細表示が困難であるという問題点があり、またバ
ッファメモリにはR1θ座標に対してビデオデータのみ
が記憶されるため、バッファメモリの誤動作等で書き込
みと読みだしの関係が壊れると、読みだしデータとX、
Yとの座標関係が連続して壊れてしまい、正常な状態へ
の修正が困難であるなどの問題があった。[Problems to be Solved by the Invention] Since the conventional radar scan conversion device is configured as described above, it is difficult to freely offset the center of the R2θ address with respect to the display center of the display device. When displaying only a portion of the radar video signal by enlarging or reducing it, there is a problem that it is difficult to display the details of the radar video according to the display resolution, and the buffer memory only contains video data for the R1θ coordinate. Therefore, if the relationship between writing and reading is broken due to a malfunction of the buffer memory, the read data and
There were problems such as the coordinate relationship with Y was continuously broken and it was difficult to correct it to a normal state.
この発明は上記のような問題点を解消するためになされ
たもので、レーダビデオの中心が表示装置の表示の中心
に対して自由にオフセットできるとともに、レーダビデ
オの一部分を拡大/縮小表示する場合に表示分解能に応
じて詳細に表示することができ、またメモリデータ書き
込み時、またはメモリデータ読みだし時の誤動作によっ
て、読みだしデータの座標が連続して誤動作しないよう
なレーダ走査変換装置を得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and the center of the radar video can be freely offset from the center of the display of the display device, and when displaying a part of the radar video in enlargement or reduction. To obtain a radar scan conversion device capable of displaying details in accordance with display resolution, and in which the coordinates of read data do not malfunction continuously due to malfunctions when writing or reading memory data. With the goal.
この発明に係るレーダ走査変換装置は、ビデオ信号の中
心と表示の中心のオフセット量およびビデオ信号の単位
距離に対する表示長さの拡大/縮小率を含んで、ビデオ
信号をX、Y座標へ座標変換した後、バッファメモリX
、Y座標と共に書き込むようにしたものである。The radar scanning conversion device according to the present invention coordinately converts a video signal into X and Y coordinates, including an offset amount between the center of the video signal and the center of the display, and an enlargement/reduction ratio of the display length with respect to a unit distance of the video signal. After that, buffer memory
, and the Y coordinate.
この発明におけるレーダ走査変換装置は、レーダビデオ
信号に対する位置信号(方位角信号)からX、Y座標に
変換する際、レーダビデオの距離方向の分解能(サンプ
リング率)を、表示の拡大/縮小に応じて変化させ、そ
の出力データにオフセット量を加えた値によってX、Y
デイスプレィ座標の表示範囲を判定し、表示範囲内にあ
るビデオ信号のみを抽出してX、Y座標と共にバッファ
メモリに書き込む構成としたから、レーダビデオの中心
が表示装置の表示中心に対して自由にオフセットするこ
とができるとともに、レーダビデオの一部分の拡大/縮
小表示をする場合にレーダビデオの距離分解能を表示分
解能に最適なものとすることができる。The radar scan conversion device according to the present invention changes the resolution (sampling rate) in the distance direction of the radar video according to the enlargement/reduction of the display when converting a position signal (azimuth signal) for a radar video signal into an X, Y coordinate. X, Y is changed by adding the offset amount to the output data.
The display range of the display coordinates is determined, and only the video signal within the display range is extracted and written to the buffer memory along with the X and Y coordinates, so the center of the radar video can be freely aligned with the display center of the display device. The distance resolution of the radar video can be made optimal for the display resolution when enlarging/reducing a portion of the radar video.
以下、この発明の一実施例について説明する。 An embodiment of the present invention will be described below.
第1図は本発明の一実施例によるレーダ走査変換装置の
構成を示すブロック図であり、図において、100はレ
ーダからのアナログ信号をディジタル信号に変換するA
/D変換部、200はレーダからの方位角信号をX成分
、Y成分に分解するSIN/CO3変換器、201は拡
大/縮小率の人力データから基準クロック信号を発生さ
せる基準クロック・ジヱネレータ、202は基準クロッ
クをカウントするレンジ・カウンタ、203はSIN/
CO3変換器200からの出力とレンジ・カウンタ20
2の出力を乗算する乗算器、205は乗算器203から
の出力とデイスプレィ・コントローラ204からのオフ
セット量を加算するとともに表示外のデータかどうかを
判定する加算器および表示外検出器、207は表示範囲
内の有効なビデオ信号とX、Y座標をFIFOへ書き込
む様コントロールするFIFOライト・コントローラ、
206は有効なビデオデータを記憶するバッファメモリ
用FIFO120Bはビデオメモリ209のアドレスを
、FIFO206からのデータ書き込み時はFIFO側
へ、またD/A変換器へビデオ信号出力時はデイスプレ
ィ・コントローラ204からのラスタ・アドレス側へ倒
す、アドレス切替え器、209はビデオメモリ、210
はビデオメモリ209からのディジタルビデオをアナロ
グビデオへ変換するD/A変換器、204は表示装置全
体のタイミングをコントロールするデイスプレィ・コン
トローラ、107は表示装置である。FIG. 1 is a block diagram showing the configuration of a radar scan conversion device according to an embodiment of the present invention.
/D conversion unit, 200 is a SIN/CO3 converter that decomposes the azimuth signal from the radar into an X component and a Y component, 201 is a reference clock generator that generates a reference clock signal from manual data of the enlargement/reduction ratio, 202 is a range counter that counts the reference clock, and 203 is a SIN/
Output from CO3 converter 200 and range counter 20
205 is an adder and an out-of-display detector that adds the output from the multiplier 203 and the offset amount from the display controller 204 and determines whether the data is out-of-display, and 207 is a display. a FIFO write controller that controls writing valid video signals and X, Y coordinates within a range to the FIFO;
206 is a buffer memory that stores valid video data. FIFO 120B sends the address of the video memory 209 to the FIFO side when writing data from the FIFO 206, and from the display controller 204 when outputting a video signal to the D/A converter. Flip to raster/address side, address switcher, 209 is video memory, 210
204 is a display controller that controls the timing of the entire display device; 107 is a display device; 204 is a display controller that controls the timing of the entire display device;
次に動作について説明する。レーダ受信機からのアナロ
グビデオ信号50はA/D変換部100において、ディ
ジタルビデ第54に変換され、バッファメモリ用FIF
O206の入力端へ出力される。レーダ受信機からの方
位角信号51はSlN/COS変換器200へ入力され
、X成分(SINθ)、Ytc分(COSθ)に変換サ
レテ、乗算器203へ入力される。Next, the operation will be explained. The analog video signal 50 from the radar receiver is converted into a digital video signal 54 in the A/D converter 100, and then sent to the FIF for buffer memory.
It is output to the input terminal of O206. The azimuth signal 51 from the radar receiver is input to the SlN/COS converter 200, converted into an X component (SINθ) and a Ytc component (COSθ), and input to a multiplier 203.
またレーダ受信機からのレーダトリガ信号52と、デイ
スプレィ・コントローラ204からの拡大/縮小率デー
タ58は、基準クロック・ジェネレータ201へ入力さ
れ、表示分解能に応じた拡大/縮小率の距離分解能にな
る様な繰り返しを有する基準クロック56となって、レ
ンジ・カウンタ202.およびFIFOライト・コント
ローラ207へ出力する。Further, the radar trigger signal 52 from the radar receiver and the enlargement/reduction ratio data 58 from the display controller 204 are input to the reference clock generator 201, and the distance resolution is adjusted such that the enlargement/reduction ratio corresponds to the display resolution. A reference clock 56 with repetition is provided for the range counter 202 . and output to the FIFO write controller 207.
レンジ・カウンタ202では基準クロック・ジェネレー
タ201を経路して入力されたレンジ0の信号から、基
準クロック56のカウントを行い、パラレルのカウンタ
出力57として乗算器203へ出力する0乗算器203
では、X側としてs■Nθと乗算し、Y側としてCos
θと乗算し、この乗算した結果(すなわち、オフセット
されていないビデオのX座標、Y座標データ)を、加算
器および表示外検出器205へ出力する。The range counter 202 counts the reference clock 56 from the range 0 signal input via the reference clock generator 201 and outputs it to the multiplier 203 as a parallel counter output 57.
Then, for the X side, multiply by s■Nθ, and for the Y side, multiply by Cos
The result of this multiplication (that is, the X and Y coordinate data of the unoffset video) is output to the adder and out-of-display detector 205.
加算器および表示外検出器205では乗算器203から
のX、Y座標データ59と、デイスプレィ・コントロー
ラ204からのオフセット・データ60を加X(または
引算)し、ビデオ信号に対して表示面上のX、Y座標6
1が求められる。この演算した結果が表示範囲内である
場合、FTFOライト・コントローラ207に対してデ
ータ有効フラグ62を出力する。FIFOライト・コン
トローラ207では、加算器および表示外検出器205
からのデータ有効フラグ62が有効を示している間、基
準クロック・ジェネレータ201からの基準クロック5
6に同期して、バッファメモリ用FIFO206へFI
FOライト信号63を出力し、ディジタルビデオ信号5
4.X、Yil161を書き込む。The adder and off-display detector 205 adds (or subtracts) the X, Y coordinate data 59 from the multiplier 203 and the offset data 60 from the display controller 204, and adds (or subtracts) the X, Y coordinate data 59 from the multiplier 203 to the offset data 60 from the display controller 204, X, Y coordinates of 6
1 is required. If the calculated result is within the display range, a data valid flag 62 is output to the FTFO write controller 207. In the FIFO write controller 207, the adder and off-display detector 205
While the data valid flag 62 from the reference clock generator 201 indicates valid, the reference clock 5 from the reference clock generator 201
FIFO 206 for buffer memory in synchronization with 6.
Outputs the FO write signal 63 and outputs the digital video signal 5.
4. Write X, Yil161.
一方、ビデオメモリ209がビデオ表示時間外等で書き
込み可能な時に、デイスプレィ・コントローラ204は
、バッファメモリ用FIF○2゜6へFXFOリード信
号65を出力すると共に、アドレス切替器208ヘビデ
オメモリのアクセスの為のメモリアドレス69が、バッ
ファメモリ用PIF○206から人力されるように、切
り換え信号73を出力する。On the other hand, when the video memory 209 is enabled for writing outside the video display time, the display controller 204 outputs the FXFO read signal 65 to the buffer memory FIF○2゜6, and at the same time outputs the FXFO read signal 65 to the address switch 208 for video memory access. A switching signal 73 is output so that the memory address 69 for the buffer memory PIF 206 can be input manually.
ビデオメモリ209では、バッファメモリ用FI FO
206からのビデオ信号66を入力する一方、そのビデ
オ信号に対するメモリアドレス69は、バッファ・メモ
リ用FIFO206からのX。In the video memory 209, FIFO for buffer memory
The memory address 69 for the video signal is X from the FIFO 206 for buffer memory.
Y座標67がアドレス切替器208経由で入力される。Y coordinate 67 is input via address switch 208.
こうしてビデオメモリ209へ入力されたビデオ信号6
6は、デイスプレィ・コントローラ204からのライト
信号74によって指定されたメモリアドレス69へ書き
込まれる。The video signal 6 thus input to the video memory 209
6 is written to the memory address 69 specified by the write signal 74 from the display controller 204.
このようにして書き込まれたビデオ信号のD/A変tA
器210への出力は、デイスプレィ・コントローラ20
4からのラスタ・アドレス68がビデオメモリ209の
アドレス69となるようにアドレス切替器208を切り
換える。D/A change tA of the video signal written in this way
The output to the display controller 210 is
The address switch 208 is switched so that the raster address 68 from 4 becomes the address 69 of the video memory 209.
このラスタ・アドレス68は、ラスタに応じてインクリ
メントされながら、ビデオメモリ209へ出力される。This raster address 68 is output to the video memory 209 while being incremented according to the raster.
こうしてビデオメモリ209から出力されるディジタル
ビデオ信号70はD/A変換器210によって、アナロ
グビデオへ変換されたのち、表示装置107へ出力を写
し出されることとなる。In this way, the digital video signal 70 output from the video memory 209 is converted into analog video by the D/A converter 210, and then the output is displayed on the display device 107.
このように本実施例では、ビデオ信号の中心と表示の中
心のオフセット量、およびビデオ信号の単位距離に対す
る表示長さの拡大/縮小率を含んで、ビデオ信号をX、
Y座標へ座標変換した後、バッファメモリにビデオデー
タとX、Y座標を1対1で対応させて書き込むようにし
たから、レーダビデオの中心が表示装置の表示中心に対
して自由にオフセットすることができるとともに、レー
ダビデオの一部分の拡大/縮小表示をする場合にレーダ
ビデオの距離分解能を表示分解能に最適なものとするこ
とができ、これにより表示性能を大幅に向上することが
でき、かつメモリの誤動作に対して修復性の高いものを
実現できる。In this way, in this embodiment, the video signal is
After coordinate conversion to the Y coordinate, the video data and the X and Y coordinates are written in a one-to-one correspondence to the buffer memory, so the center of the radar video can be freely offset from the display center of the display device. At the same time, when enlarging or reducing a portion of the radar video, it is possible to optimize the distance resolution of the radar video for the display resolution, which greatly improves display performance and saves memory. It is possible to realize a system that is highly repairable against malfunctions.
以上のように、この発明によれば、ビデオ信号の中心と
表示の中心のオフセット量、およびビデオ信号の単位距
離に対する表示長さの拡大/縮小率を含んで、ビデオ信
号をX、Y座標へ座標変換した後、バッファメモリにビ
デオデータとX、Y座標を1対1で対応させて書き込む
構成としたから、レーダビデオの中心が表示装置の表示
中心に対して自由にオフセットできるとともに、レーダ
ビデオの一部分の拡大/縮小表示に対して、表示分解能
に最適なレーダビデオの距離分解能となり、表示能力に
対して、安価な装置ができるとともに表示精度の高いレ
ーダ走査変換装置が得られる効果がある。As described above, according to the present invention, the video signal is converted to After coordinate conversion, the video data and X, Y coordinates are written in a one-to-one correspondence to the buffer memory, so the center of the radar video can be offset freely with respect to the display center of the display device, and the radar video For enlargement/reduction display of a portion of , the distance resolution of the radar video becomes optimal for the display resolution, and there is an effect that an inexpensive device and a radar scan conversion device with high display accuracy can be obtained in terms of display performance.
第1図はこの発明の一実施例によるレーダ走査変換装置
を示すブロック図、第2図は従来のレーダ走査変換装置
を示すブロック図である。
100・・・A/D変換部、101・・・バッファメモ
リ、102・・・R9θアドレス発生部、103・・・
X。
Yアドレス発生部、104・・・ビデオメモリ、105
・・・画素波はメモリ、106・・・D/A変換器、1
07・・・表示装置、200・・・SIN/CO3変換
器、201・・・基準クロック・ジェネレータ、202
・・・レンジカウンタ、203・・・乗算器、204・
・・デイスプレィ・コントローラ、205・・・加算器
および表示外検出器、206・・・バッファメモリ用F
IFO1207・・・FIFOライト・コントローラ、
208・・・アドレス切替器、209・・・ビデオメモ
リ、210・・・D/A変換器。
なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram showing a radar scan conversion device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional radar scan conversion device. 100... A/D conversion section, 101... Buffer memory, 102... R9θ address generation section, 103...
X. Y address generation unit, 104... video memory, 105
... Pixel wave is memory, 106... D/A converter, 1
07... Display device, 200... SIN/CO3 converter, 201... Reference clock generator, 202
... Range counter, 203 ... Multiplier, 204.
...Display controller, 205...Adder and non-display detector, 206...F for buffer memory
IFO1207...FIFO light controller,
208... Address switcher, 209... Video memory, 210... D/A converter. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
交座標に変換するレーダ走査変換装置において、 上記ビデオ信号に対応する方位角信号をX成分とY成分
に変換する手段と、 上記X、Y成分に表示拡大量に関するデータを乗算し、
X、Y座標データを得る手段と、 上記X、Y座標データに走査の原点のオフセット位置に
関するデータを加算する手段と、 必要とする表示直交座標範囲について、上記加算手段の
出力するX、Y座標データをビデオデータと共に1対1
で記憶する手段とを備えたことを特徴とするレーダ走査
変換装置。(1) In a radar scan conversion device that converts a video signal in an arbitrary scan into rectangular coordinates (x, y), means for converting an azimuth signal corresponding to the video signal into an X component and a Y component; , multiplying the Y component by data related to the display enlargement amount,
means for obtaining X, Y coordinate data; means for adding data regarding the offset position of the scanning origin to the X, Y coordinate data; and X, Y coordinates output by the adding means for the required display rectangular coordinate range One-on-one data with video data
A radar scan conversion device comprising: means for storing data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204365A JPH0368886A (en) | 1989-08-07 | 1989-08-07 | Radar scanning converting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204365A JPH0368886A (en) | 1989-08-07 | 1989-08-07 | Radar scanning converting apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368886A true JPH0368886A (en) | 1991-03-25 |
Family
ID=16489312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1204365A Pending JPH0368886A (en) | 1989-08-07 | 1989-08-07 | Radar scanning converting apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368886A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527009A (en) * | 1991-07-17 | 1993-02-05 | Mitsubishi Electric Corp | Display device |
| FR2694411A1 (en) * | 1992-07-14 | 1994-02-04 | Mitsubishi Electric Corp | Three-dimensional display device for radar. |
| JPH06174827A (en) * | 1992-12-02 | 1994-06-24 | Nec Corp | Scan conversion radar display |
| JPH08262128A (en) * | 1995-03-27 | 1996-10-11 | Nec Corp | Method and device for tracking |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195262A (en) * | 1984-10-16 | 1986-05-14 | Anritsu Corp | Radar equipment by x-y sweep display system |
| JPS61231473A (en) * | 1985-04-02 | 1986-10-15 | トムソン―セ―エスエフ | Method and device for inserting inserting picture to picturefrom digital scanning type converter |
| JPS6453181A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Video display circuit for radar indicator |
-
1989
- 1989-08-07 JP JP1204365A patent/JPH0368886A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195262A (en) * | 1984-10-16 | 1986-05-14 | Anritsu Corp | Radar equipment by x-y sweep display system |
| JPS61231473A (en) * | 1985-04-02 | 1986-10-15 | トムソン―セ―エスエフ | Method and device for inserting inserting picture to picturefrom digital scanning type converter |
| JPS6453181A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Video display circuit for radar indicator |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527009A (en) * | 1991-07-17 | 1993-02-05 | Mitsubishi Electric Corp | Display device |
| FR2694411A1 (en) * | 1992-07-14 | 1994-02-04 | Mitsubishi Electric Corp | Three-dimensional display device for radar. |
| JPH06174827A (en) * | 1992-12-02 | 1994-06-24 | Nec Corp | Scan conversion radar display |
| JPH08262128A (en) * | 1995-03-27 | 1996-10-11 | Nec Corp | Method and device for tracking |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1103345A (en) | Digital scan converter | |
| US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
| JPH0472873A (en) | Picture display device | |
| JPH0368886A (en) | Radar scanning converting apparatus | |
| US5414429A (en) | Device for converting output data of a radar for the display thereof on a television screen | |
| US6522289B1 (en) | Method and device for producing a pulse trail | |
| US6087982A (en) | Radar scan converter and method of mixing image | |
| EP0582305A1 (en) | Video signal converting device and noise eliminator | |
| JP3594977B2 (en) | Track display device | |
| JP2828908B2 (en) | Radar equipment | |
| JPS6316199Y2 (en) | ||
| JPH06214004A (en) | Video data processing circuit | |
| USH84H (en) | Real-time polar controlled video processor | |
| JPH04351078A (en) | Special effect generating circuit | |
| JPS61288164A (en) | Waveform display device | |
| JPH0934409A (en) | Liquid crystal display device with zoom function | |
| JPH05126937A (en) | Video display device | |
| JPS61145471A (en) | Digital scanning converter | |
| JPH02161376A (en) | Scan converter display system | |
| JPS6073677A (en) | Bright display unit | |
| JPH05215837A (en) | Digital scanning converter | |
| JPS62278475A (en) | Radar scan converter | |
| JPH04134285A (en) | Coordinate conversion device | |
| JPH056872B2 (en) | ||
| JPS5994164A (en) | Input device of tv picture data |