JPH0368886A - レーダ走査変換装置 - Google Patents
レーダ走査変換装置Info
- Publication number
- JPH0368886A JPH0368886A JP1204365A JP20436589A JPH0368886A JP H0368886 A JPH0368886 A JP H0368886A JP 1204365 A JP1204365 A JP 1204365A JP 20436589 A JP20436589 A JP 20436589A JP H0368886 A JPH0368886 A JP H0368886A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video
- data
- coordinates
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はレーダなとで得られるＰＰＩ画像（Ｔ、
θ座標）やＲＨｒ画像（ｒ、 ｈ座標）などを直交座
標（ｘ、ｙ）に変換する走査変換装置２こ関するもので
ある。
θ座標）やＲＨｒ画像（ｒ、 ｈ座標）などを直交座
標（ｘ、ｙ）に変換する走査変換装置２こ関するもので
ある。
第２図は例えば特開昭６１−８４５７３号公報に記載さ
れた従来のレーダ走査変換装置の構成を示すブロック図
であり、図において、１００はレーダからのアナログビ
デオをディジタルビデオに変換するＡ／Ｄ変換部、１０
１はディジタルビデオを距離に応じて記憶するパンツア
メモリ、１０２はディジタルビデオに対応したＴ、θ座
標を発生するＲ１θアドレス発生部、１０３は方位およ
び距離で示される極座標を直交座標へ変換するＸ、Ｙア
ドレス発生部、１０４はバッファメモリ１０１からのデ
ィジタルビデオを、直交座標のディジタルビデオ信号と
して記憶するビデオメモリ、１０５は極座標から直交座
標へ変換する際に画素抜けを補正する画素抜はメモリ、
１０６はビデオメモリ１０４からのディジタルビデオを
アナログビデオに変換するＤ／Ａ変換器、１０７は表示
装置である。
れた従来のレーダ走査変換装置の構成を示すブロック図
であり、図において、１００はレーダからのアナログビ
デオをディジタルビデオに変換するＡ／Ｄ変換部、１０
１はディジタルビデオを距離に応じて記憶するパンツア
メモリ、１０２はディジタルビデオに対応したＴ、θ座
標を発生するＲ１θアドレス発生部、１０３は方位およ
び距離で示される極座標を直交座標へ変換するＸ、Ｙア
ドレス発生部、１０４はバッファメモリ１０１からのデ
ィジタルビデオを、直交座標のディジタルビデオ信号と
して記憶するビデオメモリ、１０５は極座標から直交座
標へ変換する際に画素抜けを補正する画素抜はメモリ、
１０６はビデオメモリ１０４からのディジタルビデオを
アナログビデオに変換するＤ／Ａ変換器、１０７は表示
装置である。
次に動作について説明する。レーダ受信機からのアナロ
グビデオ信号１０はＡ／Ｄ変換部１００においてディジ
タルビデ第１１に変換され、バッファメモリ１０１へ入
力される。またレーダ受信機からのレーダトリガ信号１
３．ノース信号１４および角度信号１５はＲ１θアドレ
ス発生部１０２に入力される。Ｒ３θ３θアドレス部１
０２は、距離カウントパルス１６をバッファメモリ１０
１に送る。バッファメモリ１０１ではディジタルビデオ
信号１１を、距離カウントパルス１６によってメモリア
ドレスをインクリメントしながら順次書き込む。またＲ
１θアドレス発生部１０２では、アジマス信号１７およ
び距離信号１７′も同時に発生し、Ｘ、Ｙアドレス発生
部１０３へ出力する。
グビデオ信号１０はＡ／Ｄ変換部１００においてディジ
タルビデ第１１に変換され、バッファメモリ１０１へ入
力される。またレーダ受信機からのレーダトリガ信号１
３．ノース信号１４および角度信号１５はＲ１θアドレ
ス発生部１０２に入力される。Ｒ３θ３θアドレス部１
０２は、距離カウントパルス１６をバッファメモリ１０
１に送る。バッファメモリ１０１ではディジタルビデオ
信号１１を、距離カウントパルス１６によってメモリア
ドレスをインクリメントしながら順次書き込む。またＲ
１θアドレス発生部１０２では、アジマス信号１７およ
び距離信号１７′も同時に発生し、Ｘ、Ｙアドレス発生
部１０３へ出力する。
ビデオデータ１２の書き込みは、Ｘ、Ｙアドレス発生部
１０３において、アジマス信号１７をもとにＸ、 Ｙ座
標アドレス信号１９を発生し、バッファメモリ１０１か
ら読みだしたビデオデータ１２をビデオメモリ１０４に
書き込んだ後、Ｘ、 Ｙアドレス発生部１０３からのカ
ウント信号１８によってバッファメモリ１０１は次のデ
ータを準備する。
１０３において、アジマス信号１７をもとにＸ、 Ｙ座
標アドレス信号１９を発生し、バッファメモリ１０１か
ら読みだしたビデオデータ１２をビデオメモリ１０４に
書き込んだ後、Ｘ、 Ｙアドレス発生部１０３からのカ
ウント信号１８によってバッファメモリ１０１は次のデ
ータを準備する。
一方、画素抜はメモリ１０５は、Ｘ、Ｙアドレス発生部
１０３からのＸ、Ｙ座標アドレス信号１９の示す座標が
、画素抜けの近傍であった場合、画素抜は近傍信号２０
をＸ、Ｙアドレス発生部１０３に送り、Ｘ、Ｙアドレス
発生部１０３で画素抜はアドレスを発生すると共に、バ
ッファメモリ１０１のカウント信号１８を禁止すること
によって、ビデオメモリ１０４では前記近傍の座標にお
けるディジタルビデオ信号１２が画素抜はアドレスに対
応したデータとして書き込まれる。
１０３からのＸ、Ｙ座標アドレス信号１９の示す座標が
、画素抜けの近傍であった場合、画素抜は近傍信号２０
をＸ、Ｙアドレス発生部１０３に送り、Ｘ、Ｙアドレス
発生部１０３で画素抜はアドレスを発生すると共に、バ
ッファメモリ１０１のカウント信号１８を禁止すること
によって、ビデオメモリ１０４では前記近傍の座標にお
けるディジタルビデオ信号１２が画素抜はアドレスに対
応したデータとして書き込まれる。
ビデオデータの読みだし時は、Ｘ、Ｙアドレス発生部１
０３からテレビ読みだし用のＸ、Ｙ座標アドレス信号１
９を順次発生し、ビデオメモリ１０４からアドレスに応
したビデオデータが順次読みだされ、Ｄ／Ａ変換部１０
６でアナログビデオに変換された後、表示装置１０７に
よってレーダビデオを映し出す。
０３からテレビ読みだし用のＸ、Ｙ座標アドレス信号１
９を順次発生し、ビデオメモリ１０４からアドレスに応
したビデオデータが順次読みだされ、Ｄ／Ａ変換部１０
６でアナログビデオに変換された後、表示装置１０７に
よってレーダビデオを映し出す。
［発明が解決しようとする課題］
従来のレーダ走査変換装置は以上のように構成されてい
るので、Ｒ２θアドレスの中心を表示装置の表示中心に
対して自由にオフセットすることができない、表示ビデ
オを拡大縮小することによってレーダビデオ信号の一部
分のみを表示する場合に表示分解能に応じたレーダビデ
オの詳細表示が困難であるという問題点があり、またバ
ッファメモリにはＲ１θ座標に対してビデオデータのみ
が記憶されるため、バッファメモリの誤動作等で書き込
みと読みだしの関係が壊れると、読みだしデータとＸ、
Ｙとの座標関係が連続して壊れてしまい、正常な状態へ
の修正が困難であるなどの問題があった。
るので、Ｒ２θアドレスの中心を表示装置の表示中心に
対して自由にオフセットすることができない、表示ビデ
オを拡大縮小することによってレーダビデオ信号の一部
分のみを表示する場合に表示分解能に応じたレーダビデ
オの詳細表示が困難であるという問題点があり、またバ
ッファメモリにはＲ１θ座標に対してビデオデータのみ
が記憶されるため、バッファメモリの誤動作等で書き込
みと読みだしの関係が壊れると、読みだしデータとＸ、
Ｙとの座標関係が連続して壊れてしまい、正常な状態へ
の修正が困難であるなどの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、レーダビデオの中心が表示装置の表示の中心
に対して自由にオフセットできるとともに、レーダビデ
オの一部分を拡大／縮小表示する場合に表示分解能に応
じて詳細に表示することができ、またメモリデータ書き
込み時、またはメモリデータ読みだし時の誤動作によっ
て、読みだしデータの座標が連続して誤動作しないよう
なレーダ走査変換装置を得ることを目的とする。
たもので、レーダビデオの中心が表示装置の表示の中心
に対して自由にオフセットできるとともに、レーダビデ
オの一部分を拡大／縮小表示する場合に表示分解能に応
じて詳細に表示することができ、またメモリデータ書き
込み時、またはメモリデータ読みだし時の誤動作によっ
て、読みだしデータの座標が連続して誤動作しないよう
なレーダ走査変換装置を得ることを目的とする。
この発明に係るレーダ走査変換装置は、ビデオ信号の中
心と表示の中心のオフセット量およびビデオ信号の単位
距離に対する表示長さの拡大／縮小率を含んで、ビデオ
信号をＸ、Ｙ座標へ座標変換した後、バッファメモリＸ
、Ｙ座標と共に書き込むようにしたものである。
心と表示の中心のオフセット量およびビデオ信号の単位
距離に対する表示長さの拡大／縮小率を含んで、ビデオ
信号をＸ、Ｙ座標へ座標変換した後、バッファメモリＸ
、Ｙ座標と共に書き込むようにしたものである。
この発明におけるレーダ走査変換装置は、レーダビデオ
信号に対する位置信号（方位角信号）からＸ、Ｙ座標に
変換する際、レーダビデオの距離方向の分解能（サンプ
リング率）を、表示の拡大／縮小に応じて変化させ、そ
の出力データにオフセット量を加えた値によってＸ、Ｙ
デイスプレィ座標の表示範囲を判定し、表示範囲内にあ
るビデオ信号のみを抽出してＸ、Ｙ座標と共にバッファ
メモリに書き込む構成としたから、レーダビデオの中心
が表示装置の表示中心に対して自由にオフセットするこ
とができるとともに、レーダビデオの一部分の拡大／縮
小表示をする場合にレーダビデオの距離分解能を表示分
解能に最適なものとすることができる。
信号に対する位置信号（方位角信号）からＸ、Ｙ座標に
変換する際、レーダビデオの距離方向の分解能（サンプ
リング率）を、表示の拡大／縮小に応じて変化させ、そ
の出力データにオフセット量を加えた値によってＸ、Ｙ
デイスプレィ座標の表示範囲を判定し、表示範囲内にあ
るビデオ信号のみを抽出してＸ、Ｙ座標と共にバッファ
メモリに書き込む構成としたから、レーダビデオの中心
が表示装置の表示中心に対して自由にオフセットするこ
とができるとともに、レーダビデオの一部分の拡大／縮
小表示をする場合にレーダビデオの距離分解能を表示分
解能に最適なものとすることができる。
以下、この発明の一実施例について説明する。
第１図は本発明の一実施例によるレーダ走査変換装置の
構成を示すブロック図であり、図において、１００はレ
ーダからのアナログ信号をディジタル信号に変換するＡ
／Ｄ変換部、２００はレーダからの方位角信号をＸ成分
、Ｙ成分に分解するＳＩＮ／ＣＯ３変換器、２０１は拡
大／縮小率の人力データから基準クロック信号を発生さ
せる基準クロック・ジヱネレータ、２０２は基準クロッ
クをカウントするレンジ・カウンタ、２０３はＳＩＮ／
ＣＯ３変換器２００からの出力とレンジ・カウンタ２０
２の出力を乗算する乗算器、２０５は乗算器２０３から
の出力とデイスプレィ・コントローラ２０４からのオフ
セット量を加算するとともに表示外のデータかどうかを
判定する加算器および表示外検出器、２０７は表示範囲
内の有効なビデオ信号とＸ、Ｙ座標をＦＩＦＯへ書き込
む様コントロールするＦＩＦＯライト・コントローラ、
２０６は有効なビデオデータを記憶するバッファメモリ
用ＦＩＦＯ１２０Ｂはビデオメモリ２０９のアドレスを
、ＦＩＦＯ２０６からのデータ書き込み時はＦＩＦＯ側
へ、またＤ／Ａ変換器へビデオ信号出力時はデイスプレ
ィ・コントローラ２０４からのラスタ・アドレス側へ倒
す、アドレス切替え器、２０９はビデオメモリ、２１０
はビデオメモリ２０９からのディジタルビデオをアナロ
グビデオへ変換するＤ／Ａ変換器、２０４は表示装置全
体のタイミングをコントロールするデイスプレィ・コン
トローラ、１０７は表示装置である。
構成を示すブロック図であり、図において、１００はレ
ーダからのアナログ信号をディジタル信号に変換するＡ
／Ｄ変換部、２００はレーダからの方位角信号をＸ成分
、Ｙ成分に分解するＳＩＮ／ＣＯ３変換器、２０１は拡
大／縮小率の人力データから基準クロック信号を発生さ
せる基準クロック・ジヱネレータ、２０２は基準クロッ
クをカウントするレンジ・カウンタ、２０３はＳＩＮ／
ＣＯ３変換器２００からの出力とレンジ・カウンタ２０
２の出力を乗算する乗算器、２０５は乗算器２０３から
の出力とデイスプレィ・コントローラ２０４からのオフ
セット量を加算するとともに表示外のデータかどうかを
判定する加算器および表示外検出器、２０７は表示範囲
内の有効なビデオ信号とＸ、Ｙ座標をＦＩＦＯへ書き込
む様コントロールするＦＩＦＯライト・コントローラ、
２０６は有効なビデオデータを記憶するバッファメモリ
用ＦＩＦＯ１２０Ｂはビデオメモリ２０９のアドレスを
、ＦＩＦＯ２０６からのデータ書き込み時はＦＩＦＯ側
へ、またＤ／Ａ変換器へビデオ信号出力時はデイスプレ
ィ・コントローラ２０４からのラスタ・アドレス側へ倒
す、アドレス切替え器、２０９はビデオメモリ、２１０
はビデオメモリ２０９からのディジタルビデオをアナロ
グビデオへ変換するＤ／Ａ変換器、２０４は表示装置全
体のタイミングをコントロールするデイスプレィ・コン
トローラ、１０７は表示装置である。
次に動作について説明する。レーダ受信機からのアナロ
グビデオ信号５０はＡ／Ｄ変換部１００において、ディ
ジタルビデ第５４に変換され、バッファメモリ用ＦＩＦ
Ｏ２０６の入力端へ出力される。レーダ受信機からの方
位角信号５１はＳｌＮ／ＣＯＳ変換器２００へ入力され
、Ｘ成分（ＳＩＮθ）、Ｙｔｃ分（ＣＯＳθ）に変換サ
レテ、乗算器２０３へ入力される。
グビデオ信号５０はＡ／Ｄ変換部１００において、ディ
ジタルビデ第５４に変換され、バッファメモリ用ＦＩＦ
Ｏ２０６の入力端へ出力される。レーダ受信機からの方
位角信号５１はＳｌＮ／ＣＯＳ変換器２００へ入力され
、Ｘ成分（ＳＩＮθ）、Ｙｔｃ分（ＣＯＳθ）に変換サ
レテ、乗算器２０３へ入力される。
またレーダ受信機からのレーダトリガ信号５２と、デイ
スプレィ・コントローラ２０４からの拡大／縮小率デー
タ５８は、基準クロック・ジェネレータ２０１へ入力さ
れ、表示分解能に応じた拡大／縮小率の距離分解能にな
る様な繰り返しを有する基準クロック５６となって、レ
ンジ・カウンタ２０２．およびＦＩＦＯライト・コント
ローラ２０７へ出力する。
スプレィ・コントローラ２０４からの拡大／縮小率デー
タ５８は、基準クロック・ジェネレータ２０１へ入力さ
れ、表示分解能に応じた拡大／縮小率の距離分解能にな
る様な繰り返しを有する基準クロック５６となって、レ
ンジ・カウンタ２０２．およびＦＩＦＯライト・コント
ローラ２０７へ出力する。
レンジ・カウンタ２０２では基準クロック・ジェネレー
タ２０１を経路して入力されたレンジ０の信号から、基
準クロック５６のカウントを行い、パラレルのカウンタ
出力５７として乗算器２０３へ出力する０乗算器２０３
では、Ｘ側としてｓ■Ｎθと乗算し、Ｙ側としてＣｏｓ
θと乗算し、この乗算した結果（すなわち、オフセット
されていないビデオのＸ座標、Ｙ座標データ）を、加算
器および表示外検出器２０５へ出力する。
タ２０１を経路して入力されたレンジ０の信号から、基
準クロック５６のカウントを行い、パラレルのカウンタ
出力５７として乗算器２０３へ出力する０乗算器２０３
では、Ｘ側としてｓ■Ｎθと乗算し、Ｙ側としてＣｏｓ
θと乗算し、この乗算した結果（すなわち、オフセット
されていないビデオのＸ座標、Ｙ座標データ）を、加算
器および表示外検出器２０５へ出力する。
加算器および表示外検出器２０５では乗算器２０３から
のＸ、Ｙ座標データ５９と、デイスプレィ・コントロー
ラ２０４からのオフセット・データ６０を加Ｘ（または
引算）し、ビデオ信号に対して表示面上のＸ、Ｙ座標６
１が求められる。この演算した結果が表示範囲内である
場合、ＦＴＦＯライト・コントローラ２０７に対してデ
ータ有効フラグ６２を出力する。ＦＩＦＯライト・コン
トローラ２０７では、加算器および表示外検出器２０５
からのデータ有効フラグ６２が有効を示している間、基
準クロック・ジェネレータ２０１からの基準クロック５
６に同期して、バッファメモリ用ＦＩＦＯ２０６へＦＩ
ＦＯライト信号６３を出力し、ディジタルビデオ信号５
４．Ｘ、Ｙｉｌ１６１を書き込む。
のＸ、Ｙ座標データ５９と、デイスプレィ・コントロー
ラ２０４からのオフセット・データ６０を加Ｘ（または
引算）し、ビデオ信号に対して表示面上のＸ、Ｙ座標６
１が求められる。この演算した結果が表示範囲内である
場合、ＦＴＦＯライト・コントローラ２０７に対してデ
ータ有効フラグ６２を出力する。ＦＩＦＯライト・コン
トローラ２０７では、加算器および表示外検出器２０５
からのデータ有効フラグ６２が有効を示している間、基
準クロック・ジェネレータ２０１からの基準クロック５
６に同期して、バッファメモリ用ＦＩＦＯ２０６へＦＩ
ＦＯライト信号６３を出力し、ディジタルビデオ信号５
４．Ｘ、Ｙｉｌ１６１を書き込む。
一方、ビデオメモリ２０９がビデオ表示時間外等で書き
込み可能な時に、デイスプレィ・コントローラ２０４は
、バッファメモリ用ＦＩＦ○２゜６へＦＸＦＯリード信
号６５を出力すると共に、アドレス切替器２０８ヘビデ
オメモリのアクセスの為のメモリアドレス６９が、バッ
ファメモリ用ＰＩＦ○２０６から人力されるように、切
り換え信号７３を出力する。
込み可能な時に、デイスプレィ・コントローラ２０４は
、バッファメモリ用ＦＩＦ○２゜６へＦＸＦＯリード信
号６５を出力すると共に、アドレス切替器２０８ヘビデ
オメモリのアクセスの為のメモリアドレス６９が、バッ
ファメモリ用ＰＩＦ○２０６から人力されるように、切
り換え信号７３を出力する。
ビデオメモリ２０９では、バッファメモリ用ＦＩ ＦＯ
２０６からのビデオ信号６６を入力する一方、そのビデ
オ信号に対するメモリアドレス６９は、バッファ・メモ
リ用ＦＩＦＯ２０６からのＸ。
２０６からのビデオ信号６６を入力する一方、そのビデ
オ信号に対するメモリアドレス６９は、バッファ・メモ
リ用ＦＩＦＯ２０６からのＸ。
Ｙ座標６７がアドレス切替器２０８経由で入力される。
こうしてビデオメモリ２０９へ入力されたビデオ信号６
６は、デイスプレィ・コントローラ２０４からのライト
信号７４によって指定されたメモリアドレス６９へ書き
込まれる。
６は、デイスプレィ・コントローラ２０４からのライト
信号７４によって指定されたメモリアドレス６９へ書き
込まれる。
このようにして書き込まれたビデオ信号のＤ／Ａ変ｔＡ
器２１０への出力は、デイスプレィ・コントローラ２０
４からのラスタ・アドレス６８がビデオメモリ２０９の
アドレス６９となるようにアドレス切替器２０８を切り
換える。
器２１０への出力は、デイスプレィ・コントローラ２０
４からのラスタ・アドレス６８がビデオメモリ２０９の
アドレス６９となるようにアドレス切替器２０８を切り
換える。
このラスタ・アドレス６８は、ラスタに応じてインクリ
メントされながら、ビデオメモリ２０９へ出力される。
メントされながら、ビデオメモリ２０９へ出力される。
こうしてビデオメモリ２０９から出力されるディジタル
ビデオ信号７０はＤ／Ａ変換器２１０によって、アナロ
グビデオへ変換されたのち、表示装置１０７へ出力を写
し出されることとなる。
ビデオ信号７０はＤ／Ａ変換器２１０によって、アナロ
グビデオへ変換されたのち、表示装置１０７へ出力を写
し出されることとなる。
このように本実施例では、ビデオ信号の中心と表示の中
心のオフセット量、およびビデオ信号の単位距離に対す
る表示長さの拡大／縮小率を含んで、ビデオ信号をＸ、
Ｙ座標へ座標変換した後、バッファメモリにビデオデー
タとＸ、Ｙ座標を１対１で対応させて書き込むようにし
たから、レーダビデオの中心が表示装置の表示中心に対
して自由にオフセットすることができるとともに、レー
ダビデオの一部分の拡大／縮小表示をする場合にレーダ
ビデオの距離分解能を表示分解能に最適なものとするこ
とができ、これにより表示性能を大幅に向上することが
でき、かつメモリの誤動作に対して修復性の高いものを
実現できる。
心のオフセット量、およびビデオ信号の単位距離に対す
る表示長さの拡大／縮小率を含んで、ビデオ信号をＸ、
Ｙ座標へ座標変換した後、バッファメモリにビデオデー
タとＸ、Ｙ座標を１対１で対応させて書き込むようにし
たから、レーダビデオの中心が表示装置の表示中心に対
して自由にオフセットすることができるとともに、レー
ダビデオの一部分の拡大／縮小表示をする場合にレーダ
ビデオの距離分解能を表示分解能に最適なものとするこ
とができ、これにより表示性能を大幅に向上することが
でき、かつメモリの誤動作に対して修復性の高いものを
実現できる。
以上のように、この発明によれば、ビデオ信号の中心と
表示の中心のオフセット量、およびビデオ信号の単位距
離に対する表示長さの拡大／縮小率を含んで、ビデオ信
号をＸ、Ｙ座標へ座標変換した後、バッファメモリにビ
デオデータとＸ、Ｙ座標を１対１で対応させて書き込む
構成としたから、レーダビデオの中心が表示装置の表示
中心に対して自由にオフセットできるとともに、レーダ
ビデオの一部分の拡大／縮小表示に対して、表示分解能
に最適なレーダビデオの距離分解能となり、表示能力に
対して、安価な装置ができるとともに表示精度の高いレ
ーダ走査変換装置が得られる効果がある。
表示の中心のオフセット量、およびビデオ信号の単位距
離に対する表示長さの拡大／縮小率を含んで、ビデオ信
号をＸ、Ｙ座標へ座標変換した後、バッファメモリにビ
デオデータとＸ、Ｙ座標を１対１で対応させて書き込む
構成としたから、レーダビデオの中心が表示装置の表示
中心に対して自由にオフセットできるとともに、レーダ
ビデオの一部分の拡大／縮小表示に対して、表示分解能
に最適なレーダビデオの距離分解能となり、表示能力に
対して、安価な装置ができるとともに表示精度の高いレ
ーダ走査変換装置が得られる効果がある。
第１図はこの発明の一実施例によるレーダ走査変換装置
を示すブロック図、第２図は従来のレーダ走査変換装置
を示すブロック図である。 １００・・・Ａ／Ｄ変換部、１０１・・・バッファメモ
リ、１０２・・・Ｒ９θアドレス発生部、１０３・・・
Ｘ。 Ｙアドレス発生部、１０４・・・ビデオメモリ、１０５
・・・画素波はメモリ、１０６・・・Ｄ／Ａ変換器、１
０７・・・表示装置、２００・・・ＳＩＮ／ＣＯ３変換
器、２０１・・・基準クロック・ジェネレータ、２０２
・・・レンジカウンタ、２０３・・・乗算器、２０４・
・・デイスプレィ・コントローラ、２０５・・・加算器
および表示外検出器、２０６・・・バッファメモリ用Ｆ
ＩＦＯ１２０７・・・ＦＩＦＯライト・コントローラ、
２０８・・・アドレス切替器、２０９・・・ビデオメモ
リ、２１０・・・Ｄ／Ａ変換器。 なお図中同一符号は同−又は相当部分を示す。
を示すブロック図、第２図は従来のレーダ走査変換装置
を示すブロック図である。 １００・・・Ａ／Ｄ変換部、１０１・・・バッファメモ
リ、１０２・・・Ｒ９θアドレス発生部、１０３・・・
Ｘ。 Ｙアドレス発生部、１０４・・・ビデオメモリ、１０５
・・・画素波はメモリ、１０６・・・Ｄ／Ａ変換器、１
０７・・・表示装置、２００・・・ＳＩＮ／ＣＯ３変換
器、２０１・・・基準クロック・ジェネレータ、２０２
・・・レンジカウンタ、２０３・・・乗算器、２０４・
・・デイスプレィ・コントローラ、２０５・・・加算器
および表示外検出器、２０６・・・バッファメモリ用Ｆ
ＩＦＯ１２０７・・・ＦＩＦＯライト・コントローラ、
２０８・・・アドレス切替器、２０９・・・ビデオメモ
リ、２１０・・・Ｄ／Ａ変換器。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）任意の走査におけるビデオ信号を（ｘ、ｙ）の直
交座標に変換するレーダ走査変換装置において、 上記ビデオ信号に対応する方位角信号をＸ成分とＹ成分
に変換する手段と、 上記Ｘ、Ｙ成分に表示拡大量に関するデータを乗算し、
Ｘ、Ｙ座標データを得る手段と、 上記Ｘ、Ｙ座標データに走査の原点のオフセット位置に
関するデータを加算する手段と、 必要とする表示直交座標範囲について、上記加算手段の
出力するＸ、Ｙ座標データをビデオデータと共に１対１
で記憶する手段とを備えたことを特徴とするレーダ走査
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204365A JPH0368886A (ja) | 1989-08-07 | 1989-08-07 | レーダ走査変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1204365A JPH0368886A (ja) | 1989-08-07 | 1989-08-07 | レーダ走査変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368886A true JPH0368886A (ja) | 1991-03-25 |
Family
ID=16489312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1204365A Pending JPH0368886A (ja) | 1989-08-07 | 1989-08-07 | レーダ走査変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368886A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527009A (ja) * | 1991-07-17 | 1993-02-05 | Mitsubishi Electric Corp | 表示装置 |
| FR2694411A1 (fr) * | 1992-07-14 | 1994-02-04 | Mitsubishi Electric Corp | Dispositif de visualisation tri-dimensionnelle pour radar. |
| JPH06174827A (ja) * | 1992-12-02 | 1994-06-24 | Nec Corp | 走査変換レーダ表示装置 |
| JPH08262128A (ja) * | 1995-03-27 | 1996-10-11 | Nec Corp | 追尾処理方法および装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195262A (ja) * | 1984-10-16 | 1986-05-14 | Anritsu Corp | Ｘ−ｙ掃引表示方式によるレ−ダ装置 |
| JPS61231473A (ja) * | 1985-04-02 | 1986-10-15 | トムソン―セ―エスエフ | デイジタル走査型変換器からの画像への挿入画像挿入方法及びその装置 |
| JPS6453181A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Video display circuit for radar indicator |
-
1989
- 1989-08-07 JP JP1204365A patent/JPH0368886A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195262A (ja) * | 1984-10-16 | 1986-05-14 | Anritsu Corp | Ｘ−ｙ掃引表示方式によるレ−ダ装置 |
| JPS61231473A (ja) * | 1985-04-02 | 1986-10-15 | トムソン―セ―エスエフ | デイジタル走査型変換器からの画像への挿入画像挿入方法及びその装置 |
| JPS6453181A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Video display circuit for radar indicator |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527009A (ja) * | 1991-07-17 | 1993-02-05 | Mitsubishi Electric Corp | 表示装置 |
| FR2694411A1 (fr) * | 1992-07-14 | 1994-02-04 | Mitsubishi Electric Corp | Dispositif de visualisation tri-dimensionnelle pour radar. |
| JPH06174827A (ja) * | 1992-12-02 | 1994-06-24 | Nec Corp | 走査変換レーダ表示装置 |
| JPH08262128A (ja) * | 1995-03-27 | 1996-10-11 | Nec Corp | 追尾処理方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1103345A (en) | Digital scan converter | |
| US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
| JPH0472873A (ja) | 画像表示装置 | |
| JPH0368886A (ja) | レーダ走査変換装置 | |
| US5414429A (en) | Device for converting output data of a radar for the display thereof on a television screen | |
| US6522289B1 (en) | Method and device for producing a pulse trail | |
| US6087982A (en) | Radar scan converter and method of mixing image | |
| EP0582305A1 (en) | Video signal converting device and noise eliminator | |
| JP3594977B2 (ja) | 航跡表示装置 | |
| JP2828908B2 (ja) | レーダ装置 | |
| JPS6316199Y2 (ja) | ||
| JPH06214004A (ja) | 映像データ処理回路 | |
| USH84H (en) | Real-time polar controlled video processor | |
| JPH04351078A (ja) | 特殊効果発生回路 | |
| JPS61288164A (ja) | 波形表示装置 | |
| JPH0934409A (ja) | 拡大ズーム機能付き液晶ディスプレイ装置 | |
| JPH05126937A (ja) | ビデオ表示装置 | |
| JPS61145471A (ja) | デイジタル・スキヤン・コンバ−タ | |
| JPH02161376A (ja) | スキャンコンバータ表示方式 | |
| JPS6073677A (ja) | ブライト・デイスプレイ装置 | |
| JPH05215837A (ja) | デジタル走査変換装置 | |
| JPS62278475A (ja) | レ−ダスキヤンコンバ−タ装置 | |
| JPH04134285A (ja) | 座標変換器 | |
| JPH056872B2 (ja) | ||
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 |