JPH0369149A - 高出力トランジスタ - Google Patents
高出力トランジスタInfo
- Publication number
- JPH0369149A JPH0369149A JP1205255A JP20525589A JPH0369149A JP H0369149 A JPH0369149 A JP H0369149A JP 1205255 A JP1205255 A JP 1205255A JP 20525589 A JP20525589 A JP 20525589A JP H0369149 A JPH0369149 A JP H0369149A
- Authority
- JP
- Japan
- Prior art keywords
- board
- transistor chip
- terminal
- lead
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、大電力で動作する高出力トランジスタに関
するものである。
するものである。
第６図は従来の高出力トランジスタを示す斜視図である
。図において、１は当該高出力トランジスタを放熱板に
取り付けるための取付座であり、２は熱伝導度の高い絶
縁材料によって形成されて第６゛図には現れないトラン
ジスタチップが搭載され、前記取付座１の上に取り付け
られる基盤である。３はこの基盤２に取り付けられ、ボ
ンディング等によって基盤２上に搭載されたトランジス
タチップの、例えばエミッタに接続されて共通アースと
なり得る、偏平リードによる接続子であり、４は前記基
盤２に取り付けられ、前記トランジスタチップの例えば
コレクタに接続されて出力端子となり得る、偏平リード
による接続子、５は同じく基盤２に取り付けられ、トラ
ンジスタチップの例えばベースに接続されて入力端子と
なり得る、偏平リードによる接続子である。６は前記ト
ランジスタチップ、およびそのボンディング等を保護す
るため、前記基盤２上に設けられた保護キャップである
。
。図において、１は当該高出力トランジスタを放熱板に
取り付けるための取付座であり、２は熱伝導度の高い絶
縁材料によって形成されて第６゛図には現れないトラン
ジスタチップが搭載され、前記取付座１の上に取り付け
られる基盤である。３はこの基盤２に取り付けられ、ボ
ンディング等によって基盤２上に搭載されたトランジス
タチップの、例えばエミッタに接続されて共通アースと
なり得る、偏平リードによる接続子であり、４は前記基
盤２に取り付けられ、前記トランジスタチップの例えば
コレクタに接続されて出力端子となり得る、偏平リード
による接続子、５は同じく基盤２に取り付けられ、トラ
ンジスタチップの例えばベースに接続されて入力端子と
なり得る、偏平リードによる接続子である。６は前記ト
ランジスタチップ、およびそのボンディング等を保護す
るため、前記基盤２上に設けられた保護キャップである
。
次に動作について説明する。ここで、第７図は前記構成
の高出力トランジスタを用いた高周波高出力回路を示す
回路図である。この高出力トランジスタは各接続子３〜
５の半田付けによってプリント配線板に取り付けられ、
例えば、Ｃ級動作による増幅作用にて入力電力の電力増
幅を行っている。このような高周波高出力回路では、高
出力トランジスタとそれが接続される回路との間でイン
ピーダンス整合をとる必要があり、接続子４にはプリン
ト配線板上に配置された出力整合用のコンデンサ７ａお
よびコイル７ｂが接続されて出力整合がとられ、同様に
、接続子５にはプリント配線板上の入力用整合用のコン
デンサ７ｃおよびコイル７ｄが接続されて入力整合がと
られている。これらのインピーダンス整合では、高出力
トランジスタの接続子４あるいは５のインダクタンス成
分も考慮した整合が行われる。
の高出力トランジスタを用いた高周波高出力回路を示す
回路図である。この高出力トランジスタは各接続子３〜
５の半田付けによってプリント配線板に取り付けられ、
例えば、Ｃ級動作による増幅作用にて入力電力の電力増
幅を行っている。このような高周波高出力回路では、高
出力トランジスタとそれが接続される回路との間でイン
ピーダンス整合をとる必要があり、接続子４にはプリン
ト配線板上に配置された出力整合用のコンデンサ７ａお
よびコイル７ｂが接続されて出力整合がとられ、同様に
、接続子５にはプリント配線板上の入力用整合用のコン
デンサ７ｃおよびコイル７ｄが接続されて入力整合がと
られている。これらのインピーダンス整合では、高出力
トランジスタの接続子４あるいは５のインダクタンス成
分も考慮した整合が行われる。
従来の高出力トランジスタは以上のように構成されてい
るので、大電力で動作する場合、トランジスタチップに
おける発熱が接続子３〜５よりプリント配線板に伝わっ
て、接続子３〜５の半田付けなどによる接合部分、特に
、流れる電流が多い出力端子となる接続子４の接合部分
における経年的信頼性を劣化させる要因となるばかりか
、各接続子３〜５はその形状が固定されており、接続子
４および５のインダクタンス成分が高周波高出力回路の
構成に影響を与え、目的とする特性を得るためには整合
回路が複雑になり、部品点数が増加して調整も頻雑にな
るなどの問題点があった。
るので、大電力で動作する場合、トランジスタチップに
おける発熱が接続子３〜５よりプリント配線板に伝わっ
て、接続子３〜５の半田付けなどによる接合部分、特に
、流れる電流が多い出力端子となる接続子４の接合部分
における経年的信頼性を劣化させる要因となるばかりか
、各接続子３〜５はその形状が固定されており、接続子
４および５のインダクタンス成分が高周波高出力回路の
構成に影響を与え、目的とする特性を得るためには整合
回路が複雑になり、部品点数が増加して調整も頻雑にな
るなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半田付けの経年的信頼性を改善し、高周波高
出力回路での目的とする特性を得やすい高出力トランジ
スタを得ることを目的とする。
たもので、半田付けの経年的信頼性を改善し、高周波高
出力回路での目的とする特性を得やすい高出力トランジ
スタを得ることを目的とする。
この発明に係る高出力トランジスタは、トランジスタチ
ップを搭載した基盤の表面の一部を保護キャップより露
出させるとともに、トランジスタチップに接続され、さ
らに外部接続のための接続リードが接続される接続端子
を、前記基盤の露出面に密着配置したものである。
ップを搭載した基盤の表面の一部を保護キャップより露
出させるとともに、トランジスタチップに接続され、さ
らに外部接続のための接続リードが接続される接続端子
を、前記基盤の露出面に密着配置したものである。
この発明における高出力トランジスタは、固定形状の接
続子に代えて、外部との接続のための接続リードが接続
される接続端子を、基盤の保護キャップより露出した面
に密着して配置することにより、トランジスタチップの
発生した熱を、基盤を介して効率よく放散させるととも
に、前記接続リードに目的の特性を持ったものの使用を
可能とし、高周波高出力回路での目的とする特性を容易
に得ることのできる高出力トランジスタを実現する。
続子に代えて、外部との接続のための接続リードが接続
される接続端子を、基盤の保護キャップより露出した面
に密着して配置することにより、トランジスタチップの
発生した熱を、基盤を介して効率よく放散させるととも
に、前記接続リードに目的の特性を持ったものの使用を
可能とし、高周波高出力回路での目的とする特性を容易
に得ることのできる高出力トランジスタを実現する。
以下、この発明の一実施例を図について説明する。第１
図において、工は取付座、２は基盤、３および５は偏平
リードによる接続子、６は保護キャップであり、第６図
に同一符号を付した従来のそれらと同一、あるいは相当
部分であるため詳細な説明は省略する。
図において、工は取付座、２は基盤、３および５は偏平
リードによる接続子、６は保護キャップであり、第６図
に同一符号を付した従来のそれらと同一、あるいは相当
部分であるため詳細な説明は省略する。
また、８は前記保護キャップ６によって覆われていない
、前記基盤２の露出した表面であり、９は従来の接続子
４に代わって、第１図には現れないトランジスタチップ
に接続され、基盤２の前記露出した表面８に密着して配
置された接続端子である。１０はその一方の端部が図示
を省略したプリント配線板に半田付けにて接続され、他
方の端部が前記接続端子９に、例えば半田付けなどによ
って接続され、当該高出力トランジスタの外部との接続
を実現する接続リードで、要求される特性に応じた長さ
１幅、および厚さを有しており、また、多数のすだれ状
のスリットを設けることによってその放熱特性の向上を
はかっている。
、前記基盤２の露出した表面であり、９は従来の接続子
４に代わって、第１図には現れないトランジスタチップ
に接続され、基盤２の前記露出した表面８に密着して配
置された接続端子である。１０はその一方の端部が図示
を省略したプリント配線板に半田付けにて接続され、他
方の端部が前記接続端子９に、例えば半田付けなどによ
って接続され、当該高出力トランジスタの外部との接続
を実現する接続リードで、要求される特性に応じた長さ
１幅、および厚さを有しており、また、多数のすだれ状
のスリットを設けることによってその放熱特性の向上を
はかっている。
次に動作について説明する。ここで、第２図は前記構成
の高出力トランジスタを用いた高周波高出力回路を示す
回路図である。この高出力トランジスタは各接続子３お
よび５の半田付け、および接続端子９に接続された接続
リード１ｏの半田付けによってプリント配線板に取り付
けられ、例えば、Ｃ級動作による増幅作用にて入力電力
の電力増幅を行っている。従って、基盤２の露出した表
面８に密着して配置された接続端子９では、そこに多く
の電流が流れて大きな発熱があっても、熱伝導度の高い
絶縁材料で形成されている基盤２によってその熱は速や
かに放熱される。
の高出力トランジスタを用いた高周波高出力回路を示す
回路図である。この高出力トランジスタは各接続子３お
よび５の半田付け、および接続端子９に接続された接続
リード１ｏの半田付けによってプリント配線板に取り付
けられ、例えば、Ｃ級動作による増幅作用にて入力電力
の電力増幅を行っている。従って、基盤２の露出した表
面８に密着して配置された接続端子９では、そこに多く
の電流が流れて大きな発熱があっても、熱伝導度の高い
絶縁材料で形成されている基盤２によってその熱は速や
かに放熱される。
このような高周波高出力回路における出力インピーダン
スの整合は、プリント配線板上に配置されて接続リード
１０に接続された、出力整合用のコンデンサ７ａおよび
コイル７ｂによってとられ。
スの整合は、プリント配線板上に配置されて接続リード
１０に接続された、出力整合用のコンデンサ７ａおよび
コイル７ｂによってとられ。
同様にして入力インピーダンスの整合は、プリント配線
板上に配置されて接続子５に接続された、入力用整合用
のコンデンサ７ｃおよびコイル７ｄによってとられてい
る。これらのインピーダンス整合は、接続リード１０お
よび接続子５のインダクタンス成分も考慮して行われて
おり、従って、接続リード１０として、目的とする特性
に合った長さ、幅、および厚さのものを選択することに
よって、整合回路を部品点数の少ない簡略なものとする
ことが可能となり、その調整も簡易化することができる
。
板上に配置されて接続子５に接続された、入力用整合用
のコンデンサ７ｃおよびコイル７ｄによってとられてい
る。これらのインピーダンス整合は、接続リード１０お
よび接続子５のインダクタンス成分も考慮して行われて
おり、従って、接続リード１０として、目的とする特性
に合った長さ、幅、および厚さのものを選択することに
よって、整合回路を部品点数の少ない簡略なものとする
ことが可能となり、その調整も簡易化することができる
。
また、第３図はこの発明の他の実施例を示す斜視図であ
る。この実施例では、従来の接続子４に代わって、第３
図には現れないトランジスタチップに接続され、基盤２
の露出した表面８に密着して配置された接続端子９と、
この高出力トランジスタの共通アースとなり得る接続子
３との間に、電子部品、例えば出力整合用コンデンサ７
ａを直接接続したものである。このように出力整合用コ
ンデンサ７ａを接続した場合、接続リード１０と高出力
トランジスタの内部インダクタンスとの間にコンデンサ
が接続されることになり１回路のＱを考慮しながら容易
にインピーダンス整合を行うことが可能となる。さらに
、当該出力整合用コンデンサ７ａより発生する熱も接続
端子９がその露出した表面８に密着している基盤２より
速やかに放散され、放熱特性をさらに改善することがで
きる。ここで、接続端子９と接続リード１０との間に接
続する電子部品としては、前述のようなコンデンサのみ
でなく、抵抗器、コイル等、他の電子部品であってもよ
い。
る。この実施例では、従来の接続子４に代わって、第３
図には現れないトランジスタチップに接続され、基盤２
の露出した表面８に密着して配置された接続端子９と、
この高出力トランジスタの共通アースとなり得る接続子
３との間に、電子部品、例えば出力整合用コンデンサ７
ａを直接接続したものである。このように出力整合用コ
ンデンサ７ａを接続した場合、接続リード１０と高出力
トランジスタの内部インダクタンスとの間にコンデンサ
が接続されることになり１回路のＱを考慮しながら容易
にインピーダンス整合を行うことが可能となる。さらに
、当該出力整合用コンデンサ７ａより発生する熱も接続
端子９がその露出した表面８に密着している基盤２より
速やかに放散され、放熱特性をさらに改善することがで
きる。ここで、接続端子９と接続リード１０との間に接
続する電子部品としては、前述のようなコンデンサのみ
でなく、抵抗器、コイル等、他の電子部品であってもよ
い。
なお、上記実施例では、接続リード１０として、多数の
すだれ状スリットを有する平らな偏平リードを用いた場
合を示したが、スリットの形状を他の形状としても、ス
リットのない単純な偏平リード、あるいはボンディング
ワイヤや丸リードであってもよく、さらに、それらに湾
曲部を設けてもよい。第５図はすだれ状のスリットを有
する偏平リードにこのような湾曲部１１を設けた接続り
−ド１０の一例を示す斜視図であり、このように接続リ
ード１０に湾曲部１１を持たせることにより。
すだれ状スリットを有する平らな偏平リードを用いた場
合を示したが、スリットの形状を他の形状としても、ス
リットのない単純な偏平リード、あるいはボンディング
ワイヤや丸リードであってもよく、さらに、それらに湾
曲部を設けてもよい。第５図はすだれ状のスリットを有
する偏平リードにこのような湾曲部１１を設けた接続り
−ド１０の一例を示す斜視図であり、このように接続リ
ード１０に湾曲部１１を持たせることにより。
発熱によって接続リード１０が伸縮しても、当該伸縮に
よる応力をこの湾曲部１１にて吸収し、半田付は部分の
経年的信頼性の劣化を防止することができる。
よる応力をこの湾曲部１１にて吸収し、半田付は部分の
経年的信頼性の劣化を防止することができる。
また、上記実施例では、出力端子となり得る接続子４の
みを、基！１２の露出した表面８に密着した接続端子９
に代えた場合について説明したが、共通アースとなり得
る接続子３、および入力端子となり得る接続子５なども
、この基盤２の露出した表面に密着した接続端子に代え
てもよく、さらに、上記実施例では、接続リード１０を
当該高出力トランジスタの取付時に接続端子９に接続す
る場合について説明したが、出荷時にすでに、接続リー
ド１０を接続端子９に接続しておくようにしてもよい。
みを、基！１２の露出した表面８に密着した接続端子９
に代えた場合について説明したが、共通アースとなり得
る接続子３、および入力端子となり得る接続子５なども
、この基盤２の露出した表面に密着した接続端子に代え
てもよく、さらに、上記実施例では、接続リード１０を
当該高出力トランジスタの取付時に接続端子９に接続す
る場合について説明したが、出荷時にすでに、接続リー
ド１０を接続端子９に接続しておくようにしてもよい。
また、上記実施例では、高出力トランジスタの形状が角
型の場合について説明したが丸型であってもよく、上記
実施例と同様の効果を奏するものであり、さらに、上記
実施例では、当該高出力トランジスタをＣ級動作の高周
波増幅回路に使用した場合について説明したが、スイッ
チング回路、低周波の増幅回路等、他の高出力回路にて
使用することも可能である。
型の場合について説明したが丸型であってもよく、上記
実施例と同様の効果を奏するものであり、さらに、上記
実施例では、当該高出力トランジスタをＣ級動作の高周
波増幅回路に使用した場合について説明したが、スイッ
チング回路、低周波の増幅回路等、他の高出力回路にて
使用することも可能である。
Ｃ発明の効果〕
以上のように、この発明によれば、固定形状の接続子に
代えて、外部との接続のための接続リードが接続される
接続端子を、基盤の保護キャップより露出した表面に密
着して配置するように構成したので、トランジスタチッ
プより発生した熱を基盤を介して効率よく放散させるこ
とが可能となって、半田付けなどによる接合部分の経年
的信頼性の劣化を防止でき、また、前記接続リードとし
て、目的の特性を持ったものを使用することが可能とな
り、高周波高出力回路などおいては目的とする特性を容
易に実現することができるばかりか、電子部品を当該高
出力トランジスタ上に容易に取り付けることが可能とな
るため、トランジスタ製造上の誤差を外部より容易に補
正でき、さらに外部回路の電子部品の一部をこの高出力
トランジスタに取り付けることで外部回路を簡略化する
・ことも可能となるなどの効果がある。
代えて、外部との接続のための接続リードが接続される
接続端子を、基盤の保護キャップより露出した表面に密
着して配置するように構成したので、トランジスタチッ
プより発生した熱を基盤を介して効率よく放散させるこ
とが可能となって、半田付けなどによる接合部分の経年
的信頼性の劣化を防止でき、また、前記接続リードとし
て、目的の特性を持ったものを使用することが可能とな
り、高周波高出力回路などおいては目的とする特性を容
易に実現することができるばかりか、電子部品を当該高
出力トランジスタ上に容易に取り付けることが可能とな
るため、トランジスタ製造上の誤差を外部より容易に補
正でき、さらに外部回路の電子部品の一部をこの高出力
トランジスタに取り付けることで外部回路を簡略化する
・ことも可能となるなどの効果がある。
第１図はこの発明の一実施例による高出力トランジスタ
を示す斜視図、第２図はそれを使用した回路の一例を示
す回路図、第３図はこの発明の他の実施例を示す斜視図
、第４図はそれを使用した回路の一例を示す回路図、第
５図は接続リードの他の実施例を示す斜視図、第６図は
従来の高出力トランジスタを示す斜視図、第７図はそれ
を使用した回路の一例を示す回路図である。 ２は基盤、６は保護キャップ、８は露出した表面、９は
接続端子、１０は接続リード。 なお１図中、同一符号は同一、又は相当部分を示す。 第 図 第 図 １１：鳩゛曲耶 三菱電機株式会社 第 ６ 図 第 ワ 図
を示す斜視図、第２図はそれを使用した回路の一例を示
す回路図、第３図はこの発明の他の実施例を示す斜視図
、第４図はそれを使用した回路の一例を示す回路図、第
５図は接続リードの他の実施例を示す斜視図、第６図は
従来の高出力トランジスタを示す斜視図、第７図はそれ
を使用した回路の一例を示す回路図である。 ２は基盤、６は保護キャップ、８は露出した表面、９は
接続端子、１０は接続リード。 なお１図中、同一符号は同一、又は相当部分を示す。 第 図 第 図 １１：鳩゛曲耶 三菱電機株式会社 第 ６ 図 第 ワ 図
Claims (1)
- トランジスタチップを搭載する熱伝導度の高い絶縁材料
より成る基盤と、前記基盤に搭載された前記トランジス
タチップおよびそのボンディングを覆い、前記基盤の表
面の一部を露出するように前記基盤上に配置された保護
キャップと、前記トランジスタチップに接続されて前記
基盤の露出した表面に密着して配置され、外部との接続
のための接続リードが接続される接続端子とを備えた高
出力トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205255A JPH0770656B2 (ja) | 1989-08-08 | 1989-08-08 | 高出力トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205255A JPH0770656B2 (ja) | 1989-08-08 | 1989-08-08 | 高出力トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0369149A true JPH0369149A (ja) | 1991-03-25 |
| JPH0770656B2 JPH0770656B2 (ja) | 1995-07-31 |
Family
ID=16503960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205255A Expired - Fee Related JPH0770656B2 (ja) | 1989-08-08 | 1989-08-08 | 高出力トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770656B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134945A (ja) * | 1985-12-06 | 1987-06-18 | Sony Corp | モ−ルドトランジスタ |
-
1989
- 1989-08-08 JP JP1205255A patent/JPH0770656B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134945A (ja) * | 1985-12-06 | 1987-06-18 | Sony Corp | モ−ルドトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770656B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US5734555A (en) | Shared socket multi-chip module and/or piggyback pin grid array package | |
| US11984380B2 (en) | Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus | |
| EP0449435B1 (en) | Construction for cooling of a RF power transistor | |
| KR100503531B1 (ko) | 반도체디바이스 | |
| EP0408904A2 (en) | Surface mounting semiconductor device and method | |
| JP2016051751A (ja) | 半導体装置 | |
| JPH0369149A (ja) | 高出力トランジスタ | |
| JPH1197598A (ja) | 半導体装置 | |
| JP2002043779A (ja) | 電子部品の組み付け構造 | |
| JPH11220074A (ja) | 半導体装置 | |
| JPH07122680A (ja) | 混成集積回路装置 | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JP2001068877A (ja) | 電子回路装置 | |
| JP2954725B2 (ja) | 混成集積回路装置およびその製造に用いるリードフレームならびに混成集積回路装置の実装構造 | |
| US6327146B2 (en) | Pick and place assembly and reflow soldering for high power active devices with a flange | |
| JP2554040Y2 (ja) | 電子部品取付構造 | |
| JPS6329413B2 (ja) | ||
| JP3735985B2 (ja) | 電力増幅モジュール | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JPS6240438Y2 (ja) | ||
| JPH0627956Y2 (ja) | 電子回路モジュール | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP3449312B2 (ja) | 半導体装置 | |
| JPH0951071A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |