JPH0627956Y2 - 電子回路モジュール - Google Patents
電子回路モジュールInfo
- Publication number
- JPH0627956Y2 JPH0627956Y2 JP1988013312U JP1331288U JPH0627956Y2 JP H0627956 Y2 JPH0627956 Y2 JP H0627956Y2 JP 1988013312 U JP1988013312 U JP 1988013312U JP 1331288 U JP1331288 U JP 1331288U JP H0627956 Y2 JPH0627956 Y2 JP H0627956Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- circuit module
- electronic circuit
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、ＬＳＩチップあるいはその他のチップ形状の
電子部品が搭載された電子回路モジュールに関するもの
であり、具体的には誘電率が小さいポリイミド膜を層間
絶縁膜とした高速信号伝送に適する配線基板で、ＬＳＩ
チップ等のチップ形状電子部品からの発熱を効率良く放
熱する構造の電子回路モジュールに関する。
電子部品が搭載された電子回路モジュールに関するもの
であり、具体的には誘電率が小さいポリイミド膜を層間
絶縁膜とした高速信号伝送に適する配線基板で、ＬＳＩ
チップ等のチップ形状電子部品からの発熱を効率良く放
熱する構造の電子回路モジュールに関する。
［従来の技術］ 第３図に従来の構造の電子回路モジュールを示す。図中
１はセラミック多層配線基板で、２はセラミック多層配
線基板１内層に設けられた電源あるいはアース層、３は
入出力信号用ピン、４は電源用あるいはアース用ピンで
あり、５が絶縁膜であるポリイミド膜６及び配線用導体
７ａ及び電源用あるいはアース用導体７ｂからなる多層
配線層、８はＬＳＩチップ、９はボンディング用ワイヤ
である。１０は封止用キャンである。この電子回路モジ
ュールは、通常第４図の従来の電子回路モジュールの実
装図に示すように、入出力信号用等のピン３，４を電子
回路モジュール配線基板１７に挿入して使用される。
１はセラミック多層配線基板で、２はセラミック多層配
線基板１内層に設けられた電源あるいはアース層、３は
入出力信号用ピン、４は電源用あるいはアース用ピンで
あり、５が絶縁膜であるポリイミド膜６及び配線用導体
７ａ及び電源用あるいはアース用導体７ｂからなる多層
配線層、８はＬＳＩチップ、９はボンディング用ワイヤ
である。１０は封止用キャンである。この電子回路モジ
ュールは、通常第４図の従来の電子回路モジュールの実
装図に示すように、入出力信号用等のピン３，４を電子
回路モジュール配線基板１７に挿入して使用される。
上記従来の電子回路モジュールは、ＬＳＩチップ８で発
生した熱が主に、ＬＳＩチップ８の下面あるいはボンデ
ィング用ワイヤ９から多層配線層５を介してセラミック
多層配線基板１に伝達され、入出力用ピン３側のセラミ
ック多層配線基板１表面から空気中に放熱される構造で
あった。
生した熱が主に、ＬＳＩチップ８の下面あるいはボンデ
ィング用ワイヤ９から多層配線層５を介してセラミック
多層配線基板１に伝達され、入出力用ピン３側のセラミ
ック多層配線基板１表面から空気中に放熱される構造で
あった。
［考案が解決しようとする課題］ しかしながら、上記従来の技術における電子回路モジュ
ールでは、ポリイミド膜６の熱伝導特性が良くないため
ＬＳＩチップ８で発生した熱が効率的にセラミック多層
配線基板１に伝達されないこと、さらに電子回路モジュ
ールは第４図に示す様に電子モジュール実装用配線板１
７に実装されて使用されることにより入出力信号用ピン
３側のセラミック多層配線基板表面への空気流入が阻害
され、この面から空気中への放熱も小さなものとなって
いることのため、全体として放熱特性が悪い構造となっ
ていた。このため、発熱の小さいＬＳＩチップや電子部
品の搭載しか出来ず、一般に発熱の大きい高速なＬＳＩ
チップ等の搭載が困難であった。
ールでは、ポリイミド膜６の熱伝導特性が良くないため
ＬＳＩチップ８で発生した熱が効率的にセラミック多層
配線基板１に伝達されないこと、さらに電子回路モジュ
ールは第４図に示す様に電子モジュール実装用配線板１
７に実装されて使用されることにより入出力信号用ピン
３側のセラミック多層配線基板表面への空気流入が阻害
され、この面から空気中への放熱も小さなものとなって
いることのため、全体として放熱特性が悪い構造となっ
ていた。このため、発熱の小さいＬＳＩチップや電子部
品の搭載しか出来ず、一般に発熱の大きい高速なＬＳＩ
チップ等の搭載が困難であった。
本考案は、上記問題点を解決するために創案されたもの
で、誘電率が小さく高速信号伝送に適するが熱伝導特性
の良くないポリイミド膜を配線層の絶縁膜とすることが
できるとともに、発熱量の多い例えば高速なＬＳＩチッ
プ等の電子部品を搭載できるようにした効率的な放熱構
造を有する電子回路モジュールを提供することを目的と
する。
で、誘電率が小さく高速信号伝送に適するが熱伝導特性
の良くないポリイミド膜を配線層の絶縁膜とすることが
できるとともに、発熱量の多い例えば高速なＬＳＩチッ
プ等の電子部品を搭載できるようにした効率的な放熱構
造を有する電子回路モジュールを提供することを目的と
する。
［課題を解決するための手段］ 上記の目的を達成するための本考案の電子モジュールの
構成は、 セラミックスの配線基板の一方の表面上にポリイミド絶
縁膜とその絶縁膜の内層または表面層に設けた配線用ま
たは電源用またはアース用導体とを含む配線層を上記配
線基板の表面に達するまでその配線層の一部を切り欠い
て形成し、 チップ形状電子部品を上記切り欠いた領域に搭載しかつ
上記配線層に接続して封止し、 上記配線基板の一方の表面側に入出力信号用ピンまたは
配線用あるいは電源用ピンを設け、 上記配線基板の他方の表面上に放熱用フィンを取り付け
た構造としたことを特徴とする。
構成は、 セラミックスの配線基板の一方の表面上にポリイミド絶
縁膜とその絶縁膜の内層または表面層に設けた配線用ま
たは電源用またはアース用導体とを含む配線層を上記配
線基板の表面に達するまでその配線層の一部を切り欠い
て形成し、 チップ形状電子部品を上記切り欠いた領域に搭載しかつ
上記配線層に接続して封止し、 上記配線基板の一方の表面側に入出力信号用ピンまたは
配線用あるいは電源用ピンを設け、 上記配線基板の他方の表面上に放熱用フィンを取り付け
た構造としたことを特徴とする。
［作用］ 本考案は、一般的に熱伝導性の良くないポリイミド絶縁
膜を含む配線層の一部を一般的に熱伝導性の良いセラミ
ックスの配線基板の表面まで切り欠き、この位置にＬＳ
Ｉチップ等のチップ形状の電子部品を搭載してこのチッ
プ形状部品から配線基板への熱伝導を良くするととも
に、配線層すなわち電子部品搭載面側の配線基板表面側
に入出力信号ピンを取り付け、その反対側の表面には放
熱フィンを取り付けることにより、この電子回路モジュ
ールをその実装用配線板等に実装した際に配線基板への
空気流入を良くして空気中への放熱を良くする。
膜を含む配線層の一部を一般的に熱伝導性の良いセラミ
ックスの配線基板の表面まで切り欠き、この位置にＬＳ
Ｉチップ等のチップ形状の電子部品を搭載してこのチッ
プ形状部品から配線基板への熱伝導を良くするととも
に、配線層すなわち電子部品搭載面側の配線基板表面側
に入出力信号ピンを取り付け、その反対側の表面には放
熱フィンを取り付けることにより、この電子回路モジュ
ールをその実装用配線板等に実装した際に配線基板への
空気流入を良くして空気中への放熱を良くする。
［実施例］ 以下、本考案の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は本考案の一実施例を示す側面から見た構成図で
ある。従来と同様の部材には同一の符号を付して説明す
る。１はセラミック多層配線基板、２はこのセラミック
多層配線基板１内層に設けられた電源あるいはアース層
である。１１が、誘電率が小さく高速伝送に適するポリ
イミド膜６を絶縁膜とし、そのポリイミド膜６とその内
層または表面層に設けた配線用導体７ａまたは電源用あ
るいはアース用導体７ｂとから成る多層配線層であり、
その一部の領域１１ａがセラミック多層配線基板１の表
面まで切り欠いて形成される。この切り欠きは例えばエ
ッチングにより形成することができ、また、感光硬加性
の膜であれば、切り欠き領域をマスクして現像すること
によっても形成できる。８はＬＳＩチップであり、上記
の多層配線層１１の切り欠いた領域１１ａ内に現れてい
るセラミック多層配線基板１の表面に搭載され、ボンデ
ィング用ワイヤ９によって多層配線層１１の配線用導体
７ａまたは電源用あるいはアース用導体７ｂに接続され
る。１０は封止用キャンであり、多層配線層１１および
ＬＳＩチップ８等を封止する。なお、封止はキャン以外
で行っても良い。１２は入出力信号用ピン、１３は電源
用あるいはアース用ピンであり、１４はセラミック多層
配線基板１の内層を通って入出力信号用ピン１２へ接続
するための引き出し用配線である。この入出力信号用ピ
ン１２は、ロウ付け等によってＬＳＩチップ８等の搭載
側のセラミック多層配線基板１表面に立設される。１５
は放熱フィンであり、上記ＬＳＩチップ８等が搭載さ
れ、入出力信号用ピン１２が立設されている側の反対側
のセラミック多層配線基板１表面に取り付けられる。
ある。従来と同様の部材には同一の符号を付して説明す
る。１はセラミック多層配線基板、２はこのセラミック
多層配線基板１内層に設けられた電源あるいはアース層
である。１１が、誘電率が小さく高速伝送に適するポリ
イミド膜６を絶縁膜とし、そのポリイミド膜６とその内
層または表面層に設けた配線用導体７ａまたは電源用あ
るいはアース用導体７ｂとから成る多層配線層であり、
その一部の領域１１ａがセラミック多層配線基板１の表
面まで切り欠いて形成される。この切り欠きは例えばエ
ッチングにより形成することができ、また、感光硬加性
の膜であれば、切り欠き領域をマスクして現像すること
によっても形成できる。８はＬＳＩチップであり、上記
の多層配線層１１の切り欠いた領域１１ａ内に現れてい
るセラミック多層配線基板１の表面に搭載され、ボンデ
ィング用ワイヤ９によって多層配線層１１の配線用導体
７ａまたは電源用あるいはアース用導体７ｂに接続され
る。１０は封止用キャンであり、多層配線層１１および
ＬＳＩチップ８等を封止する。なお、封止はキャン以外
で行っても良い。１２は入出力信号用ピン、１３は電源
用あるいはアース用ピンであり、１４はセラミック多層
配線基板１の内層を通って入出力信号用ピン１２へ接続
するための引き出し用配線である。この入出力信号用ピ
ン１２は、ロウ付け等によってＬＳＩチップ８等の搭載
側のセラミック多層配線基板１表面に立設される。１５
は放熱フィンであり、上記ＬＳＩチップ８等が搭載さ
れ、入出力信号用ピン１２が立設されている側の反対側
のセラミック多層配線基板１表面に取り付けられる。
以上のように構成した実施例の作用を述べる。第２図は
上記構成の電子回路モジュールの実装形態を示す図であ
る。電子回路モジュール１６は、その入出力信号用ピン
１２および電源用またはアース用ピン１３が電子回路モ
ジュール実装用配線板１７に挿入されて実装・配線さ
れ、コネクタ１８およびケーブル１９を介して外部に接
続される。
上記構成の電子回路モジュールの実装形態を示す図であ
る。電子回路モジュール１６は、その入出力信号用ピン
１２および電源用またはアース用ピン１３が電子回路モ
ジュール実装用配線板１７に挿入されて実装・配線さ
れ、コネクタ１８およびケーブル１９を介して外部に接
続される。
本実施例の電子回路モジュールの構造では、多層配線層
１１の一部がセラミック多層配線基板１の表面に達する
まで切り欠かれ、その位置にＬＳＩチップ８が搭載され
る。このため、ＬＳＩチップ８で発生した熱が、ＬＳＩ
チップ８の下面から熱伝導特性の優れたセラミック多層
配線基板１へと効率的に伝達される。さらに、入出力信
号用ピン１２及び電源用あるいはアース用ピン１３が多
層配線層１１すなわちＬＳＩチップ８の搭載面側と同じ
セラミック多層配線基板表面に取りつけられているの
で、第２図に示す実装形態で使用しても入出力信号用ピ
ン１２の取り付け面と反対側のセラミック多層配線基板
１表面への空気流入が妨げられず、放熱フィン１５から
能率良く放熱されることとなる。従って、ＬＳＩチップ
８の下面からセラミック多層配線基板１へ伝達された熱
はセラミック多層配線基板表面から効率良く空気中へ放
熱され、全体としてＬＳＩチップ８を効果的に冷却する
ことが出来る。
１１の一部がセラミック多層配線基板１の表面に達する
まで切り欠かれ、その位置にＬＳＩチップ８が搭載され
る。このため、ＬＳＩチップ８で発生した熱が、ＬＳＩ
チップ８の下面から熱伝導特性の優れたセラミック多層
配線基板１へと効率的に伝達される。さらに、入出力信
号用ピン１２及び電源用あるいはアース用ピン１３が多
層配線層１１すなわちＬＳＩチップ８の搭載面側と同じ
セラミック多層配線基板表面に取りつけられているの
で、第２図に示す実装形態で使用しても入出力信号用ピ
ン１２の取り付け面と反対側のセラミック多層配線基板
１表面への空気流入が妨げられず、放熱フィン１５から
能率良く放熱されることとなる。従って、ＬＳＩチップ
８の下面からセラミック多層配線基板１へ伝達された熱
はセラミック多層配線基板表面から効率良く空気中へ放
熱され、全体としてＬＳＩチップ８を効果的に冷却する
ことが出来る。
なお、本考案は上記実施例に限定されるものではなく、
セラミックスの配線基板が多層配線基板以外の配線基板
である場合についても適用可能であることはもちろんで
ある。このように、本考案はその主旨に沿って種々に応
用され、種々の実施態様を取り得るものである。
セラミックスの配線基板が多層配線基板以外の配線基板
である場合についても適用可能であることはもちろんで
ある。このように、本考案はその主旨に沿って種々に応
用され、種々の実施態様を取り得るものである。
［考案の効果］ 以上の説明で明らかなように、本考案の電子回路モジュ
ールによれば、配線層の一部を配線基板の表面まで切り
欠き、この位置にＬＳＩチップを搭載して、配線基板へ
の伝熱を良くするとともに配線層すなわちＬＳＩチップ
搭載面側の配線基板表面に入出力信号用ピンを取り付け
る構造としているため、ＬＳＩチップ等から発生する熱
を効率的に空気中に放熱させることが出来、ＬＳＩチッ
プ等を良く冷却することが出来る。従って、配線層の熱
伝導特性は問題にされることがなくなり、高周波特性の
良いポリイミド膜を配線層の絶縁膜とし、発熱量が多い
高速なＬＳＩチップが搭載可能になる。
ールによれば、配線層の一部を配線基板の表面まで切り
欠き、この位置にＬＳＩチップを搭載して、配線基板へ
の伝熱を良くするとともに配線層すなわちＬＳＩチップ
搭載面側の配線基板表面に入出力信号用ピンを取り付け
る構造としているため、ＬＳＩチップ等から発生する熱
を効率的に空気中に放熱させることが出来、ＬＳＩチッ
プ等を良く冷却することが出来る。従って、配線層の熱
伝導特性は問題にされることがなくなり、高周波特性の
良いポリイミド膜を配線層の絶縁膜とし、発熱量が多い
高速なＬＳＩチップが搭載可能になる。
第１図は本考案の一実施例を示す側面から見た構成図、
第２図は上記実施例の電子回路モジュールの実装形態を
示す図、第３図は従来例の電子回路モジュールの構成
図、第４図は従来の電子回路モジュールの実装形態を示
す図である。 １…セラミック多層配線基板、６…ポリイミド膜（絶縁
膜）、８…ＬＳＩチップ、１０…封止用キャン、１１…
多層配線層、１１ａ…切り欠いた領域、１２…入出力信
号用ピン、１３…電源用あるいはアース用ピン、１５…
放熱フィン。
第２図は上記実施例の電子回路モジュールの実装形態を
示す図、第３図は従来例の電子回路モジュールの構成
図、第４図は従来の電子回路モジュールの実装形態を示
す図である。 １…セラミック多層配線基板、６…ポリイミド膜（絶縁
膜）、８…ＬＳＩチップ、１０…封止用キャン、１１…
多層配線層、１１ａ…切り欠いた領域、１２…入出力信
号用ピン、１３…電源用あるいはアース用ピン、１５…
放熱フィン。
Claims (1)
- 【請求項１】セラミックスの配線基板の一方の表面上に
ポリイミド絶縁膜とその絶縁膜の内層または表面層に設
けた配線用または電源用またはアース用導体とを含む配
線層を上記配線基板の表面に達するまでその配線層の一
部を切り欠いて形成し、 チップ形状電子部品を上記切り欠いた領域に搭載しかつ
上記配線層に接続して封止し、 上記配線基板の一方の表面側に入出力信号用ピンまたは
配線用あるいは電源用ピンを設け、 上記配線基板の他方の表面上に放熱用フィンを取り付け
た構造としたことを特徴とする電子回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988013312U JPH0627956Y2 (ja) | 1988-02-03 | 1988-02-03 | 電子回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988013312U JPH0627956Y2 (ja) | 1988-02-03 | 1988-02-03 | 電子回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01118494U JPH01118494U (ja) | 1989-08-10 |
| JPH0627956Y2 true JPH0627956Y2 (ja) | 1994-07-27 |
Family
ID=31223510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988013312U Expired - Lifetime JPH0627956Y2 (ja) | 1988-02-03 | 1988-02-03 | 電子回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627956Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3162485B2 (ja) * | 1992-06-24 | 2001-04-25 | 株式会社東芝 | マルチチップモジュール |
-
1988
- 1988-02-03 JP JP1988013312U patent/JPH0627956Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01118494U (ja) | 1989-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586007A (en) | Circuit board having improved thermal radiation | |
| EP0836227A2 (en) | Heat conductive substrate mounted in PC board hole for transferring heat from IC to heat sink | |
| JPH06169189A (ja) | チップ形発熱部品及びその実装方法 | |
| US6008988A (en) | Integrated circuit package with a heat spreader coupled to a pair of electrical devices | |
| JPS60202956A (ja) | 回路モジユ−ル | |
| JP2000058741A (ja) | ハイブリッドモジュール | |
| JP3068488B2 (ja) | プリント基板 | |
| JP3193142B2 (ja) | 基 板 | |
| JPS61144855A (ja) | 半導体回路のためのパツケージ | |
| JPH07321471A (ja) | 多層基板 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPH0529502A (ja) | プリント基板 | |
| JPH05198696A (ja) | 半導体チップの実装構造 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| JP2000059003A (ja) | ハイブリッドモジュール | |
| JP2828385B2 (ja) | Ｉｃパッケージの構造 | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JP2000252657A (ja) | 制御機器の放熱装置 | |
| JPH05275822A (ja) | 電子回路の実装装置 | |
| JP2000315747A (ja) | 半導体パッケージ | |
| JPH07321423A (ja) | 回路基板 | |
| JPS63289847A (ja) | Ｌｓｉパッケ−ジの放熱構造 | |
| JPS645895Y2 (ja) | ||
| JPH09260796A (ja) | 放熱構造プリント基板 | |
| JP2815917B2 (ja) | 半導体集積回路装置 |