JPH036919A - 遅延装置 - Google Patents
遅延装置Info
- Publication number
- JPH036919A JPH036919A JP1141719A JP14171989A JPH036919A JP H036919 A JPH036919 A JP H036919A JP 1141719 A JP1141719 A JP 1141719A JP 14171989 A JP14171989 A JP 14171989A JP H036919 A JPH036919 A JP H036919A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- output
- fir filter
- sampling rate
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分寄
本発明は遅延装置に係り、特に、ディジタル的に信号を
遅延させるものに関する。
遅延させるものに関する。
従来の技術
近年のディジタル信号処理技術の進歩に伴い、遅延装置
もディジタル化されてきている。従来の遅延装置を第７
図に示し、その説明を行う（例えばエレクトロニクスラ
イフ誌１８８８年１月号ｐｐ１０５−１１２）。
もディジタル化されてきている。従来の遅延装置を第７
図に示し、その説明を行う（例えばエレクトロニクスラ
イフ誌１８８８年１月号ｐｐ１０５−１１２）。
音声入力は、ローパスフィルタ（ＬＰＦ）１００によっ
て帯域制限された後、アダブティブデルタモジュレーシ
ジン（ＡＤＭ）変調器１０１によってＡ／Ｄ変換され、
ここでは５００ｋＨｚｌビツトのディジタル信号に変換
される。このディジタル信号が制御ロジック１０２によ
ってダイナミックＲＡＭ１０３に格納されるとともに、
書き込み時のアドレス信号と一定の差を有する読み出し
信号によって読み出される。この読み出されたディジタ
ル信号は、ＡＤＭ復調器１０４によってアナログ信号に
変換され、ローパスフィルタ（ＬＰＦ）１０５によって
折返し雑音が取り除かれた後、音声出力として取り出さ
れる。このように、ＲＡＭに対する書き込みと読み出し
をアドレス値を常に一定の値でずらして行うようにし、
一定時間遅延された音声信号を発生している。
て帯域制限された後、アダブティブデルタモジュレーシ
ジン（ＡＤＭ）変調器１０１によってＡ／Ｄ変換され、
ここでは５００ｋＨｚｌビツトのディジタル信号に変換
される。このディジタル信号が制御ロジック１０２によ
ってダイナミックＲＡＭ１０３に格納されるとともに、
書き込み時のアドレス信号と一定の差を有する読み出し
信号によって読み出される。この読み出されたディジタ
ル信号は、ＡＤＭ復調器１０４によってアナログ信号に
変換され、ローパスフィルタ（ＬＰＦ）１０５によって
折返し雑音が取り除かれた後、音声出力として取り出さ
れる。このように、ＲＡＭに対する書き込みと読み出し
をアドレス値を常に一定の値でずらして行うようにし、
一定時間遅延された音声信号を発生している。
発明が解決しようとする課題
しかしながら上記のような構成では、音声帯域に対して
かなり高いサンプリングレートでＡ／Ｄ変換を行ってい
るため、充分な遅延時間を得るためには大規模な記憶装
置を必要とし、更に、Ａ／Ｄ変換するのにＡＤＭ変調器
を用いているために歪率が高くなるという問題点があっ
た。
かなり高いサンプリングレートでＡ／Ｄ変換を行ってい
るため、充分な遅延時間を得るためには大規模な記憶装
置を必要とし、更に、Ａ／Ｄ変換するのにＡＤＭ変調器
を用いているために歪率が高くなるという問題点があっ
た。
本発明は上記の問題点に鑑み、小規模の記憶装置で、し
かも低歪率の音声出力が得られる遅延装置を提供するも
のである。
かも低歪率の音声出力が得られる遅延装置を提供するも
のである。
課題を解決するための手段
上記目的を達成するために本発明による遅延装置は、入
力されるアナログ信号を必要とされる帯域の２倍よりも
高いサンプリングレートでディジタル信号に変換するＡ
／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデシメーシ
式ンを行うＦＩＲフィルタと、前記ＦＩＲフィルタの出
力を順次格納する記憶手段と、前記記憶手段より記憶内
容を順次読み出しアナログ信号に変換するようにしたも
のである。
力されるアナログ信号を必要とされる帯域の２倍よりも
高いサンプリングレートでディジタル信号に変換するＡ
／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデシメーシ
式ンを行うＦＩＲフィルタと、前記ＦＩＲフィルタの出
力を順次格納する記憶手段と、前記記憶手段より記憶内
容を順次読み出しアナログ信号に変換するようにしたも
のである。
また、上記目的を達成するために本発明による遅延装置
、は、入力されるアナログ信号を必要とされる帯域の２
倍よりも高いサンプリングレートでディジタル信号に変
換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデ
シメータ１ンを行う第１のＦＩＲフィルタと、前記第１
のＦＩＲフィルタの出力を順次格納する記憶手段と、前
記記憶手段より記憶内容を順次読み出し、オーバーサン
プリングを行う第２のＦＩＲフィルタと、前記第２のＦ
ＩＲフィルタの出力をアナログ信号に変換するようにし
たものである。
、は、入力されるアナログ信号を必要とされる帯域の２
倍よりも高いサンプリングレートでディジタル信号に変
換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデ
シメータ１ンを行う第１のＦＩＲフィルタと、前記第１
のＦＩＲフィルタの出力を順次格納する記憶手段と、前
記記憶手段より記憶内容を順次読み出し、オーバーサン
プリングを行う第２のＦＩＲフィルタと、前記第２のＦ
ＩＲフィルタの出力をアナログ信号に変換するようにし
たものである。
また、上記目的を達成するために本発明による遅延装置
は、入力されるアナログ信号を必要とされる帯域の２倍
よりも高いサンプリングレートでディジタル信号に変換
するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデシ
メーションを行う第１のＦＩＲフィルタと、前記第１の
ＦＩＲフィルタの出力を周期Ｔで順次格納する記憶手段
と、前記記憶手段より周期Ｔの間に特定数の記憶内容を
読み出し、読み出した記憶内容に対して予め設定された
係数を乗算することによりオーバーサンプリングを行う
オーバーサンプリング手段と、該オーバーサンプリング
手段の出力をアナログ信号に変換するようにしたもので
ある。
は、入力されるアナログ信号を必要とされる帯域の２倍
よりも高いサンプリングレートでディジタル信号に変換
するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデシ
メーションを行う第１のＦＩＲフィルタと、前記第１の
ＦＩＲフィルタの出力を周期Ｔで順次格納する記憶手段
と、前記記憶手段より周期Ｔの間に特定数の記憶内容を
読み出し、読み出した記憶内容に対して予め設定された
係数を乗算することによりオーバーサンプリングを行う
オーバーサンプリング手段と、該オーバーサンプリング
手段の出力をアナログ信号に変換するようにしたもので
ある。
また、上記目的を達成するために本発明による遅延装置
は、入力されるアナログ信号を必要とされる帯域の２倍
よりも高いサンプリングレートでディジタル信号に変換
するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデシ
メーションを行う第１のＦＩＲフィルタと、前記第１の
ＦＩＲフィルタの出力を周期Ｔで順次格納する記憶手段
と、前記記憶手段より周期Ｔの間に特定数の記憶内容を
読み出し、読み出した記憶内容に対して予め設定された
係数を乗算することによりオーバーサンプリングを行う
第２のＦＩＲフィルタと、前記第２のＦＩＲフィルタの
出力をアナログ信号に変換するＤ／Ａ変換手段とを備え
、前記第２のＦＩＲフィルタのフィルタタップ数が前記
第１のＦＩＲフィルタのフィルタタップ数より多くする
ようにしたものである。
は、入力されるアナログ信号を必要とされる帯域の２倍
よりも高いサンプリングレートでディジタル信号に変換
するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段出力のデシ
メーションを行う第１のＦＩＲフィルタと、前記第１の
ＦＩＲフィルタの出力を周期Ｔで順次格納する記憶手段
と、前記記憶手段より周期Ｔの間に特定数の記憶内容を
読み出し、読み出した記憶内容に対して予め設定された
係数を乗算することによりオーバーサンプリングを行う
第２のＦＩＲフィルタと、前記第２のＦＩＲフィルタの
出力をアナログ信号に変換するＤ／Ａ変換手段とを備え
、前記第２のＦＩＲフィルタのフィルタタップ数が前記
第１のＦＩＲフィルタのフィルタタップ数より多くする
ようにしたものである。
作用
上記のように、音声入力の取り込み時に入力信号帯域の
２倍以上のサンプリングレートでＡ／Ｄ変換を行う（以
下、オーバーサンプリングによるＡ／Ｄ変換と称す）よ
うにしているため、入力段のアナログの低域フィルタ（
以下、ＬＰＦと称す）が簡単なもので済み、また、デシ
メーシｄンフィルタで必要最小限のサンプリングレート
に落して記憶装置に書き込むようにしたため、小規模の
記憶装置で長い遅延時間を得ることがができるものであ
る。
２倍以上のサンプリングレートでＡ／Ｄ変換を行う（以
下、オーバーサンプリングによるＡ／Ｄ変換と称す）よ
うにしているため、入力段のアナログの低域フィルタ（
以下、ＬＰＦと称す）が簡単なもので済み、また、デシ
メーシｄンフィルタで必要最小限のサンプリングレート
に落して記憶装置に書き込むようにしたため、小規模の
記憶装置で長い遅延時間を得ることがができるものであ
る。
また、オーバーサンプリングによってＡ／Ｄ変換を行う
ようにしているため、入力段のアナログＬＰＦが簡単な
もので済み、また、デシメーシ靜ンフィルタで必要最小
限のサンプリングレートに落して記憶装置に書き込みむ
ようにしているため、小規模の記憶装置で長時間の遅延
時間を得ることができ、また、再生の際にオーバーサン
プリングフィルタでサンプリングレートを上げてＤ／Ａ
変換を行うようにしたため、出力段のアナログＬＰＦが
簡単なもので済むものである。
ようにしているため、入力段のアナログＬＰＦが簡単な
もので済み、また、デシメーシ靜ンフィルタで必要最小
限のサンプリングレートに落して記憶装置に書き込みむ
ようにしているため、小規模の記憶装置で長時間の遅延
時間を得ることができ、また、再生の際にオーバーサン
プリングフィルタでサンプリングレートを上げてＤ／Ａ
変換を行うようにしたため、出力段のアナログＬＰＦが
簡単なもので済むものである。
また、上記のように再生の際にオーバーサンプリングフ
ィルタでサンプリングレートを上げてＤ／Ａ変換を行う
際、上記の記憶装置を用いてオーバーサンプリングを行
うようにしているため、記憶装置を増やすことなくオー
バーサンプリングを行うことができるものである。
ィルタでサンプリングレートを上げてＤ／Ａ変換を行う
際、上記の記憶装置を用いてオーバーサンプリングを行
うようにしているため、記憶装置を増やすことなくオー
バーサンプリングを行うことができるものである。
また、上記のように再生の際にオーバーサンプリングフ
ィルタでサンプリングレートを上げてＤ／Ａ変換を行う
際、上記の記憶装置を用いてオーバーサンプリングを行
うようにし、デシメーション用のＦＩＲフィルタのタッ
プ数よりオーバーサンプリング用のＦＩＲフィルタのタ
ップ数を多くするようにしたため、記憶装置を増やすこ
とな（オーバーサンプリング用ＦＩＲフィルりとしてよ
り高い性能を持たせることができるため、その分デシメ
ーション用フィルタを小型化することができる。また、
デシメーション用のＦＩＲフィルタのタップ数よりオー
バーサンプリング用のＦＩＲフィルタのタップ数を多く
したため、オーバーサンプリング用のＦＩＲフィルタの
遷移領域をデシメーション用のＦＩＲフィルタの遷移領
域より広＜シ、デシメーション用ＦＩＲフィルタで充分
に取り除くことができなかった帯域の信号をオーバーサ
ンプリング用ＦＩＲフィルタで取り除くことようにでき
、その分全体として高性能のフィルタ特性を得ることが
できるものである。
ィルタでサンプリングレートを上げてＤ／Ａ変換を行う
際、上記の記憶装置を用いてオーバーサンプリングを行
うようにし、デシメーション用のＦＩＲフィルタのタッ
プ数よりオーバーサンプリング用のＦＩＲフィルタのタ
ップ数を多くするようにしたため、記憶装置を増やすこ
とな（オーバーサンプリング用ＦＩＲフィルりとしてよ
り高い性能を持たせることができるため、その分デシメ
ーション用フィルタを小型化することができる。また、
デシメーション用のＦＩＲフィルタのタップ数よりオー
バーサンプリング用のＦＩＲフィルタのタップ数を多く
したため、オーバーサンプリング用のＦＩＲフィルタの
遷移領域をデシメーション用のＦＩＲフィルタの遷移領
域より広＜シ、デシメーション用ＦＩＲフィルタで充分
に取り除くことができなかった帯域の信号をオーバーサ
ンプリング用ＦＩＲフィルタで取り除くことようにでき
、その分全体として高性能のフィルタ特性を得ることが
できるものである。
実施例
以下、図面に基づき本発明の説明を行う。
第１図は、本発明による遅延装置のブロック図である。
１はＬＰＦであり、入力される音声入力の帯域制限を行
う。ここでは、入力される音声の必要帯域は１０ｋＨｚ
としているので、ＬＰＦ’ｌは１０ｋＨｚまでの帯域を
通過させるものとしている。２はＡ／Ｄ変換器（ＡＤＣ
）であり、入力されるアナログ信号を１６ビツトのディ
ジタル信号に変換する。ここでは、２倍のオーバーサン
プリングを行うため、サンプリングレートを４８ｋＨｚ
としている。
う。ここでは、入力される音声の必要帯域は１０ｋＨｚ
としているので、ＬＰＦ’ｌは１０ｋＨｚまでの帯域を
通過させるものとしている。２はＡ／Ｄ変換器（ＡＤＣ
）であり、入力されるアナログ信号を１６ビツトのディ
ジタル信号に変換する。ここでは、２倍のオーバーサン
プリングを行うため、サンプリングレートを４８ｋＨｚ
としている。
３はタイミング信号発生器であり、各々のブロックに必
要なタイミング信号を発生し供給する。４は９Ｂタツプ
有限インパルス応答（以下、ＦＩＲと称す）型のデシメ
ーションフィルタであり、与えられたディジタル信号の
帯域制限を行った後、１６ビツト４８ｋｌｌｚのディジ
タル信号を１６ビツト２４ｋＨｚのディジタル信号に変
換する。その特性は、第２図Ａに示すとおり、通過帯域
が０〜１０ ｋＨｚ。
要なタイミング信号を発生し供給する。４は９Ｂタツプ
有限インパルス応答（以下、ＦＩＲと称す）型のデシメ
ーションフィルタであり、与えられたディジタル信号の
帯域制限を行った後、１６ビツト４８ｋｌｌｚのディジ
タル信号を１６ビツト２４ｋＨｚのディジタル信号に変
換する。その特性は、第２図Ａに示すとおり、通過帯域
が０〜１０ ｋＨｚ。
遮断帯域が１２．５〜２４ｋＨｚ、 遷移領域が１０〜
１２．５ｋｌｌｚとなっている。５はＲＡＭであり、デ
シメーションフィルタ４より得られた低サンプリングレ
ートのディジタル信号を記憶する。ここでは、１０２４
ワード（ｌｋワード）×１６ビツトのＲＡＭを用いてい
る。６は１２８タツプＦＩＲ型のオーバーサンプリング
フィルタ（０゜Ｓフィルタ）であり、ＲＡＭ５より読み
出されるサンプリングレート２４ｋｌｌｚのディジタル
信号のオーバーサンプリングを行う。これにより、サン
プリングレートを４８ｋＨｚに変換し、１６ビツトのデ
ィジタル信号として出力する。７はＤ／Ａ変換器（ＤＡ
Ｃ）であり、入力されるディジタル信号をアナログ信号
に変換する。その特性は、第２図Ｂに示すとおり、通過
帯域がＯ〜１０ ｋＨｚ、 遮断帯域が１１．５〜２
４ ｋＨｚ、遷移領域が１０〜１１．５ｋＨｚとなって
いる。８はＬＰＦであり、Ｄ／Ａ変換器７より出力され
る折返し雑音の除去を行う。
１２．５ｋｌｌｚとなっている。５はＲＡＭであり、デ
シメーションフィルタ４より得られた低サンプリングレ
ートのディジタル信号を記憶する。ここでは、１０２４
ワード（ｌｋワード）×１６ビツトのＲＡＭを用いてい
る。６は１２８タツプＦＩＲ型のオーバーサンプリング
フィルタ（０゜Ｓフィルタ）であり、ＲＡＭ５より読み
出されるサンプリングレート２４ｋｌｌｚのディジタル
信号のオーバーサンプリングを行う。これにより、サン
プリングレートを４８ｋＨｚに変換し、１６ビツトのデ
ィジタル信号として出力する。７はＤ／Ａ変換器（ＤＡ
Ｃ）であり、入力されるディジタル信号をアナログ信号
に変換する。その特性は、第２図Ｂに示すとおり、通過
帯域がＯ〜１０ ｋＨｚ、 遮断帯域が１１．５〜２
４ ｋＨｚ、遷移領域が１０〜１１．５ｋＨｚとなって
いる。８はＬＰＦであり、Ｄ／Ａ変換器７より出力され
る折返し雑音の除去を行う。
次に、第１図の動作について説明する。与えられた音声
入力はＬＰＦ １によって帯域制限が行われる。Ａ／Ｄ
変換器２のサンプリングレートが４８ｋ Ｈｚ、 必要
な帯域が１０ｋＨｚであるので、ＬＰＦＩは通過帯域が
ＬＯｋＨｚ以下、遮断帯域が２４ Ｈｚ以上と言う簡単
な構成のものを用いることができる。
入力はＬＰＦ １によって帯域制限が行われる。Ａ／Ｄ
変換器２のサンプリングレートが４８ｋ Ｈｚ、 必要
な帯域が１０ｋＨｚであるので、ＬＰＦＩは通過帯域が
ＬＯｋＨｚ以下、遮断帯域が２４ Ｈｚ以上と言う簡単
な構成のものを用いることができる。
ＬＰＦ １によって帯域制限された音声信号は、Ａ／Ｄ
変換器２で４８ｋＨｚのディジタル信号に変換される。
変換器２で４８ｋＨｚのディジタル信号に変換される。
デシメーションフィルタ４が、４８ｋＨｚのディジタル
信号の１２．５ｋＨｚ以上を遮断し、デシメーションに
より２４ｋＨｚのディジタル信号に変換してＲＡＭ５に
格納する。このようにＡ／Ｄ変換器２で得られたディジ
タル信号をサンプリングレートを下げてからＲＡＭ５に
格納するようにしているので、より長時間の音声信号を
記憶させることが可能になる。ＲＡＭ５は１にワードの
ＲＡＭであるので、４２．７ｍｓ分の音声入力を格納す
ることができる。タイミング信号発生器３では書き込み
と読み出しを交互に行い、その際のアドレスを常に一定
量ずらすようにしているので、仮に（読み出しアドレス
）−（書き込みアドレス）＝Ｄとするならば、 遅延時間：（１０２４−Ｄ）÷２４ ［ｍｓ］
・・・（りの遅延時間を得ることができる。
信号の１２．５ｋＨｚ以上を遮断し、デシメーションに
より２４ｋＨｚのディジタル信号に変換してＲＡＭ５に
格納する。このようにＡ／Ｄ変換器２で得られたディジ
タル信号をサンプリングレートを下げてからＲＡＭ５に
格納するようにしているので、より長時間の音声信号を
記憶させることが可能になる。ＲＡＭ５は１にワードの
ＲＡＭであるので、４２．７ｍｓ分の音声入力を格納す
ることができる。タイミング信号発生器３では書き込み
と読み出しを交互に行い、その際のアドレスを常に一定
量ずらすようにしているので、仮に（読み出しアドレス
）−（書き込みアドレス）＝Ｄとするならば、 遅延時間：（１０２４−Ｄ）÷２４ ［ｍｓ］
・・・（りの遅延時間を得ることができる。
このようにして読み出されたディジタル信号を、オーバ
ーサンプリングフィルタ６がオーバーサンプリングを行
い、１１．５ｋＨｚ以上を減衰させたサンプリングレー
） ４８ ｋＨｚのディジタル信号に変換する。第２図
Ａに示しているとおり、デシメータ１ンフイルタ４では
遮断帯域が１２．５ｋＨｚ以上であるので、１１．５〜
１２ｋＨｚには折返し雑音が含まれているが、このオー
バーサンプリングフィルり６の遮断周波数を１１．５ｋ
Ｈｚとしているので、前述の折返し雑音はこの時点で除
去され（第２図Ｂ参照）、Ｄ／Ａ変換器７へは必要な帯
域の音声信号のみが送出される。故に、Ｄ／Ａ変換器７
から出力されるアナログ信号には１１．５〜３６．５ｋ
Ｈｚの信号が含まれていないため、ＬＰＦ８は簡単な構
成のフィルタで済ませることが可能となる。
ーサンプリングフィルタ６がオーバーサンプリングを行
い、１１．５ｋＨｚ以上を減衰させたサンプリングレー
） ４８ ｋＨｚのディジタル信号に変換する。第２図
Ａに示しているとおり、デシメータ１ンフイルタ４では
遮断帯域が１２．５ｋＨｚ以上であるので、１１．５〜
１２ｋＨｚには折返し雑音が含まれているが、このオー
バーサンプリングフィルり６の遮断周波数を１１．５ｋ
Ｈｚとしているので、前述の折返し雑音はこの時点で除
去され（第２図Ｂ参照）、Ｄ／Ａ変換器７へは必要な帯
域の音声信号のみが送出される。故に、Ｄ／Ａ変換器７
から出力されるアナログ信号には１１．５〜３６．５ｋ
Ｈｚの信号が含まれていないため、ＬＰＦ８は簡単な構
成のフィルタで済ませることが可能となる。
以上のように構成しているので、Ａ／Ｄ変換、Ｄ／Ａ変
換の際に歪がほとんど発生せず、その他のブロックでも
基本的に線形の変換を行っているため、全体としても歪
の少ないクリアな音声信号がＬＰＦ８から出力される。
換の際に歪がほとんど発生せず、その他のブロックでも
基本的に線形の変換を行っているため、全体としても歪
の少ないクリアな音声信号がＬＰＦ８から出力される。
第３図は第１図におけるデシメーションフィルタ４の具
体的な実施例を示すブロック図である。
体的な実施例を示すブロック図である。
この図を説明すると、１０はアドレス発生器であり、第
４図Ａに示すとおり、即ち、周期Ｔ （Ｔ＝１／４８ｍ
５）で０． １． ２． −、 ９５． 次いで、９
４゜９５、 ０． １． ・・・、９３．というよう
なアドレス信号を発生している。１１はＲＡＭであり、
９６ワードのアドレス空間を有している。１３はフィル
タのタップ係数を記憶している係数ＲＯＭである。この
タップ係数の周波数特性は第２図Ａに示すとおりのもの
である。１２．１４．１６はラッチであり、入力される
データを保持する。エフは累算器であり、入力されるデ
ータの累算を行う。
４図Ａに示すとおり、即ち、周期Ｔ （Ｔ＝１／４８ｍ
５）で０． １． ２． −、 ９５． 次いで、９
４゜９５、 ０． １． ・・・、９３．というよう
なアドレス信号を発生している。１１はＲＡＭであり、
９６ワードのアドレス空間を有している。１３はフィル
タのタップ係数を記憶している係数ＲＯＭである。この
タップ係数の周波数特性は第２図Ａに示すとおりのもの
である。１２．１４．１６はラッチであり、入力される
データを保持する。エフは累算器であり、入力されるデ
ータの累算を行う。
制御信号ＡＣが与えられると累算結果をクリアし、新た
に累算を開始する。
に累算を開始する。
次に、第３図の動作について説明すると、アドレス発生
器１０が第４図Ａに示すとおりのアドレス信号を発生し
、ＲＡＭＩＩからデータを読み出す。読み出されたデー
タはラッチ１２によって保持され（第４図Ｂ）乗算器１
５に与えられる。乗算器１５の他方の入力には係数ＲＯ
Ｍ１３より読み出されたタップ係数がラッチ１４を介し
て与えられており（第４図Ｃ）、これら２個Ｒｎ、
Ｋｎの値の乗算が行われる。乗算結果はラッチ１６によ
って保持され（第４図Ｄ）、累算器１７に与えられる。
器１０が第４図Ａに示すとおりのアドレス信号を発生し
、ＲＡＭＩＩからデータを読み出す。読み出されたデー
タはラッチ１２によって保持され（第４図Ｂ）乗算器１
５に与えられる。乗算器１５の他方の入力には係数ＲＯ
Ｍ１３より読み出されたタップ係数がラッチ１４を介し
て与えられており（第４図Ｃ）、これら２個Ｒｎ、
Ｋｎの値の乗算が行われる。乗算結果はラッチ１６によ
って保持され（第４図Ｄ）、累算器１７に与えられる。
累算器１７には第４図Ｆに示されるとおりの制御信号Ａ
Ｃに基づき、乗算結果Ｍｎの累算を行う（第４図Ｅ）。
Ｃに基づき、乗算結果Ｍｎの累算を行う（第４図Ｅ）。
９６回の累算が終わった時点で累算結果Ａ＠−ａｓをラ
ッチ１８に取り込み、デシメーションフィルタ出力Ｙｉ
として出力する（第４図Ｇ）。係数ＲＯＭ１３には第２
図Ａに示すとおりの周波数特性を有する係数が格納され
ているので、このデシメーションフィルタからは１２．
５Ｈｚ以上の成分が除去された後サンプリングレート２
４ｋＨｚにデシメーションされたディジタル信号が出力
される。よって、第２図Ａのハツチングを施した部分（
１１，５〜１２ｋＨｚ）が折返し雑音として残った信号
となっている。
ッチ１８に取り込み、デシメーションフィルタ出力Ｙｉ
として出力する（第４図Ｇ）。係数ＲＯＭ１３には第２
図Ａに示すとおりの周波数特性を有する係数が格納され
ているので、このデシメーションフィルタからは１２．
５Ｈｚ以上の成分が除去された後サンプリングレート２
４ｋＨｚにデシメーションされたディジタル信号が出力
される。よって、第２図Ａのハツチングを施した部分（
１１，５〜１２ｋＨｚ）が折返し雑音として残った信号
となっている。
次に、第１図に示すオーバーサンプリングフィルタ６の
具体例について説明する。オーバーサンプリングフィル
タ６のブロック図は第３図に示すブロック図と同一構成
になるので、第３図を用いてデシメーションフィルタ４
と異なる箇所について説明を行う。
具体例について説明する。オーバーサンプリングフィル
タ６のブロック図は第３図に示すブロック図と同一構成
になるので、第３図を用いてデシメーションフィルタ４
と異なる箇所について説明を行う。
まず、アドレス発生器１０は第５図に示すとおりの構成
になっており、クロックψによってカウントアツプする
７ビツトカウンタ２０と定数発生器２１と、クロックｆ
ｓによってカウントダウンする１０ビツトカウンタ２４
及び加算器２３，２５゜ＡＮＤゲート群２群上６成る。
になっており、クロックψによってカウントアツプする
７ビツトカウンタ２０と定数発生器２１と、クロックｆ
ｓによってカウントダウンする１０ビツトカウンタ２４
及び加算器２３，２５゜ＡＮＤゲート群２群上６成る。
７ピツトカウンタ２０は第６図Ｂに示すように、周期Ｔ
（Ｔ ＝ １／４８ｍ５）内にＯから６３までのアド
レス信号を２回発生するものである。定数発生器２１は
遅延時間の設定を行うものである。１０ビツトカウンタ
２４はデシメーションフィルタ４出力を書き込むアドレ
スを示すものであり、第６図Ａのように周期Ｔで変化す
る。ＡＮＤゲート群２群上６えられている制御信号Ｚが
“０″になると、加算器２３の結果がオール“０”にな
って加算器２５に与えれる。制御信号Ｚは、デシメーシ
ョンフィルタ４の出力をＲＡＭＩＩに書き込むときは“
０”となり、その他の場合は常に“１”となっている。
（Ｔ ＝ １／４８ｍ５）内にＯから６３までのアド
レス信号を２回発生するものである。定数発生器２１は
遅延時間の設定を行うものである。１０ビツトカウンタ
２４はデシメーションフィルタ４出力を書き込むアドレ
スを示すものであり、第６図Ａのように周期Ｔで変化す
る。ＡＮＤゲート群２群上６えられている制御信号Ｚが
“０″になると、加算器２３の結果がオール“０”にな
って加算器２５に与えれる。制御信号Ｚは、デシメーシ
ョンフィルタ４の出力をＲＡＭＩＩに書き込むときは“
０”となり、その他の場合は常に“１”となっている。
このようにしてアドレス信号を発生することにより、デ
ータ遅延用に設けているＲＡＭ５を用いてオーバーサン
プリングの為のフィルタリングを行うことが可能となる
。次に、係数ＲＯＭ１３は、第２図Ｂに示すとおりの周
波数特性を有する１２８タップ分のタップ係数を宵して
おり、タップ係数は第６図りに示すとおりに読み出され
る。即ち、前半では偶数アドレス、後半では奇数アドレ
スに格納されているタップ係数が読み出される。このよ
うにして読み出されたＲＡＭ１１のデータ及びタップ係
数がラッチ１２．１４にそれぞれ保持され、乗算器１５
によって乗算され、乗算結果が累算器１７によって累算
される。以下、デシメーションフィルタ４の場合と同様
にしてラッチ１８より今度はオーバーサンプリングフィ
ルタ出力として出力される。係数ＲＯＭ１３には第２図
Ｂに示すとおりの周波数特性を有する係数が格納されて
いるので、このオーバーサンプリングフィルタからは１
１．５ｋＨｚ以上の成分が除去されたサンプリングレー
ト４８ｋＨｚのディジタル信号が出力される。故に、前
述のデシノーシコンフィルタ４出力に残っていた１１．
５〜１２ｋＨｚの折返し雑音はこの段階で除去され、オ
ーバーサンプリングフィルタ６の出力からは折返し歪の
無いきれいな音声信号が得られる。
ータ遅延用に設けているＲＡＭ５を用いてオーバーサン
プリングの為のフィルタリングを行うことが可能となる
。次に、係数ＲＯＭ１３は、第２図Ｂに示すとおりの周
波数特性を有する１２８タップ分のタップ係数を宵して
おり、タップ係数は第６図りに示すとおりに読み出され
る。即ち、前半では偶数アドレス、後半では奇数アドレ
スに格納されているタップ係数が読み出される。このよ
うにして読み出されたＲＡＭ１１のデータ及びタップ係
数がラッチ１２．１４にそれぞれ保持され、乗算器１５
によって乗算され、乗算結果が累算器１７によって累算
される。以下、デシメーションフィルタ４の場合と同様
にしてラッチ１８より今度はオーバーサンプリングフィ
ルタ出力として出力される。係数ＲＯＭ１３には第２図
Ｂに示すとおりの周波数特性を有する係数が格納されて
いるので、このオーバーサンプリングフィルタからは１
１．５ｋＨｚ以上の成分が除去されたサンプリングレー
ト４８ｋＨｚのディジタル信号が出力される。故に、前
述のデシノーシコンフィルタ４出力に残っていた１１．
５〜１２ｋＨｚの折返し雑音はこの段階で除去され、オ
ーバーサンプリングフィルタ６の出力からは折返し歪の
無いきれいな音声信号が得られる。
以上のように遅延用に備えているＲＡＭ５をオーバーサ
ンプリングにおいても用いているため、オーバーサンプ
リングフィルタにおいてはフィルタ規模を増大させるこ
となくフィルタタップ数を大きくとることができる。故
に、例えば、システム全体としてなんらかの周波数特性
を持たせてイコライジング処理を行いたい場合に、デシ
メーションフィルタ４で行わずにオーバーサンプリング
フィルタ８で行うとシステム全体の規模を増大させるこ
となくデシメーション、オーバーサンプリング、イコラ
イジングを行うことができる。また、オーバーサンプリ
ングフィルタのタップ数を大きくとることが可能である
ので、デシメーションフィルタ４の遷移領域を広めにと
り、その分オーバーサンプリングフィルタ６の線に領域
を狭くとるようにしても、各々の帯域内リプル、遮断帯
域減衰量を各々のフィルタでほぼ同じ程度にすることが
できる。
ンプリングにおいても用いているため、オーバーサンプ
リングフィルタにおいてはフィルタ規模を増大させるこ
となくフィルタタップ数を大きくとることができる。故
に、例えば、システム全体としてなんらかの周波数特性
を持たせてイコライジング処理を行いたい場合に、デシ
メーションフィルタ４で行わずにオーバーサンプリング
フィルタ８で行うとシステム全体の規模を増大させるこ
となくデシメーション、オーバーサンプリング、イコラ
イジングを行うことができる。また、オーバーサンプリ
ングフィルタのタップ数を大きくとることが可能である
ので、デシメーションフィルタ４の遷移領域を広めにと
り、その分オーバーサンプリングフィルタ６の線に領域
を狭くとるようにしても、各々の帯域内リプル、遮断帯
域減衰量を各々のフィルタでほぼ同じ程度にすることが
できる。
発明の効果
以上のべたように本発明は、アナログ信号をディジタル
信号に変換し、そのディジタル信号を一定時間遅延させ
て取り出す遅延装置であり、入力されるアナログ信号を
ＡＤ変換器により必要とされる帯域の２倍よりも高いサ
ンプリングレートでディジタル信号に変換し、ＦＩＲフ
ィルタによりその変換出力のデシメーシ訝ンを行い、そ
のＦＩＲフィルタの出力を記憶装置に順次格納し、その
記憶装置より記憶内容を順次読み出し、アナログ信号に
変換するようにしたことにより、小規模の記憶装置で長
い遅延時間を得ることがができるものである。
信号に変換し、そのディジタル信号を一定時間遅延させ
て取り出す遅延装置であり、入力されるアナログ信号を
ＡＤ変換器により必要とされる帯域の２倍よりも高いサ
ンプリングレートでディジタル信号に変換し、ＦＩＲフ
ィルタによりその変換出力のデシメーシ訝ンを行い、そ
のＦＩＲフィルタの出力を記憶装置に順次格納し、その
記憶装置より記憶内容を順次読み出し、アナログ信号に
変換するようにしたことにより、小規模の記憶装置で長
い遅延時間を得ることがができるものである。
また、第１のＦＩＲフィルタによりＡ／Ｄ変換出力のデ
シメーションを行い、その第１のＦＩＲフィルタの出力
を記憶装置に順次格納し、その記憶装置より記憶内容を
順次読み出し、第２のＦＩＲフィルタによりオーバーサ
ンプリングを行い、その第２のＦＩＲフィルタの出力を
アナログ信号に変換するようにしたしたことにより、入
出力段のアナログの低域フィルタが簡単なもので済み、
また、サンプリングレートを下げてから記憶装置に書き
込むようにしているので記憶装置の小型化が可能となる
。
シメーションを行い、その第１のＦＩＲフィルタの出力
を記憶装置に順次格納し、その記憶装置より記憶内容を
順次読み出し、第２のＦＩＲフィルタによりオーバーサ
ンプリングを行い、その第２のＦＩＲフィルタの出力を
アナログ信号に変換するようにしたしたことにより、入
出力段のアナログの低域フィルタが簡単なもので済み、
また、サンプリングレートを下げてから記憶装置に書き
込むようにしているので記憶装置の小型化が可能となる
。
また、第１のＦＩＲフィルタの出力を記憶装置に周期Ｔ
で順次格納し、その記憶装置より周期Ｔの間に特定数の
記憶内容を読み出し、読み出した記憶内容に対して予め
設定された係数を乗算することによりオーバーサンプリ
ングを行い、そのオーバーサンプリング出力をアナログ
信号に変換するようにしたことにより、記憶装置を増や
すことなくオーバーサンプリング用ＦＩＲフィルタを構
成することができるものである。
で順次格納し、その記憶装置より周期Ｔの間に特定数の
記憶内容を読み出し、読み出した記憶内容に対して予め
設定された係数を乗算することによりオーバーサンプリ
ングを行い、そのオーバーサンプリング出力をアナログ
信号に変換するようにしたことにより、記憶装置を増や
すことなくオーバーサンプリング用ＦＩＲフィルタを構
成することができるものである。
また、記憶装置より周期Ｔの間に特定数の記憶内容を読
み出し、読み出した記憶内容に対して予め設定された係
数を乗算することによりオーバーサンプリングを行う第
２のＦＩＲフィルタと、その第２のＦＩＲフィルタの出
力をアナログ信号に変換するＤ／Ａ変換装置とを備え、
第２のＦＩＲフィルタのフィルタタップ数を第１のＦＩ
Ｒフィルタのフィルタタップ数より多くするようにした
ことにより、オーバーサンプリング用のＦＩＲフィルタ
の遷移領域をデシメーシｅン用のＦＩＲフィルタの遷移
領域より広クシ、デシメータ１ン用ＦＩＲフィルタで充
分に取り除くことができなかった帯域の信号をオーバー
サンプリング用ＦＩＲフィルタで取り除くことようにで
き、その分合体として高性能のフィルタ特性を得ること
ができるという優れた効果を有するものである。
み出し、読み出した記憶内容に対して予め設定された係
数を乗算することによりオーバーサンプリングを行う第
２のＦＩＲフィルタと、その第２のＦＩＲフィルタの出
力をアナログ信号に変換するＤ／Ａ変換装置とを備え、
第２のＦＩＲフィルタのフィルタタップ数を第１のＦＩ
Ｒフィルタのフィルタタップ数より多くするようにした
ことにより、オーバーサンプリング用のＦＩＲフィルタ
の遷移領域をデシメーシｅン用のＦＩＲフィルタの遷移
領域より広クシ、デシメータ１ン用ＦＩＲフィルタで充
分に取り除くことができなかった帯域の信号をオーバー
サンプリング用ＦＩＲフィルタで取り除くことようにで
き、その分合体として高性能のフィルタ特性を得ること
ができるという優れた効果を有するものである。
第１図は本発明による遅延装置の実施例を示すブロック
図、第２図はデシメーションフィルタ４とオーバーサン
プリングフィルタ６の周波数特性図、第３図はデシメー
ションフィルタ４とオーバーサンプリングフィルタ６の
具体例を示すブロック図、第４図はデシメーションフィ
ルタ４の動作を示すタイミング図、第５図はオーバーサ
ンプリングフィルタ６のアドレス発生器１０の具体例を
示すブロック図、第６図はオーバーサンプリングフィル
タ８の動作を示すタイミング図、第７図は遅延装置の従
来例を示すブロック図である。 １・・・ＬＰＦｌ ２・・・Ａ／Ｄ変換器、 ３・
・・タイミンク信号発生器、 ４・・・デシメーショ
ンフィルり、 ５・・・ＲＡＭ、 ６・・・オー
ツく−サンプリングフィルタ、 ７・・・Ｄ／Ａ変換
器、 訃ＬＰＦ。
図、第２図はデシメーションフィルタ４とオーバーサン
プリングフィルタ６の周波数特性図、第３図はデシメー
ションフィルタ４とオーバーサンプリングフィルタ６の
具体例を示すブロック図、第４図はデシメーションフィ
ルタ４の動作を示すタイミング図、第５図はオーバーサ
ンプリングフィルタ６のアドレス発生器１０の具体例を
示すブロック図、第６図はオーバーサンプリングフィル
タ８の動作を示すタイミング図、第７図は遅延装置の従
来例を示すブロック図である。 １・・・ＬＰＦｌ ２・・・Ａ／Ｄ変換器、 ３・
・・タイミンク信号発生器、 ４・・・デシメーショ
ンフィルり、 ５・・・ＲＡＭ、 ６・・・オー
ツく−サンプリングフィルタ、 ７・・・Ｄ／Ａ変換
器、 訃ＬＰＦ。
Claims (5)
- （１）入力されるアナログ信号を必要とされる帯域の２
倍よりも高いサンプリングレートでディジタル信号に変
換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段出力のデシメーションを行うＦＩＲ
フィルタと、 前記ＦＩＲフィルタの出力を順次格納する記憶手段と、 前記記憶手段より記憶内容を順次読み出し、アナログ信
号に変換するＤ／Ａ変換手段とを備えたことを特徴とす
る遅延装置。 - （２）入力されるアナログ信号を必要とされる帯域の２
倍よりも高いサンプリングレートでディジタル信号に変
換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段出力のデシメーションを行う第１の
ＦＩＲフィルタと、 前記第１のＦＩＲフィルタの出力を順次格納する記憶手
段と、 前記記憶手段より記憶内容を順次読み出し、オーバーサ
ンプリングを行う第２のＦＩＲフィルタと、 前記第２のＦＩＲフィルタの出力をアナログ信号に変換
するＤ／Ａ変換手段とを備えたことを特徴とする遅延装
置。 - （３）入力されるアナログ信号を必要とされる帯域の２
倍よりも高いサンプリングレートでディジタル信号に変
換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段出力のデシメーションを行うのＦＩ
Ｒフィルタと、 前記ＦＩＲフィルタの出力を周期Ｔで順次格納する記憶
手段と、 前記記憶手段より周期Ｔの間に特定数の記憶内容を読み
出し、読み出した記憶内容に対して予め設定された係数
を乗算することによりオーバーサンプリングを行うオー
バーサンプリング手段と、該オーバーサンプリング手段
の出力をアナログ信号に変換するＤ／Ａ変換手段とを備
えたことを特徴とする遅延装置。 - （４）入力されるアナログ信号を必要とされる帯域の２
倍よりも高いサンプリングレートでディジタル信号に変
換するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段出力のデシメーションを行う第１の
ＦＩＲフィルタと、 前記第１のＦＩＲフィルタの出力を周期Ｔで順次格納す
る記憶手段と、 前記記憶手段より周期Ｔの間に特定数の記憶内容を読み
出し、読み出した記憶内容に対して予め設定された係数
を乗算することによりオーバーサンプリングを行う第２
のＦＩＲフィルタと、前記第２のＦＩＲフィルタの出力
をアナログ信号に変換するＤ／Ａ変換手段とを備え、 前記第２のＦＩＲフィルタのフィルタタップ数を前記第
１のＦＩＲフィルタのフィルタタップ数より多くしたこ
とを特徴とする遅延装置。 - （５）前記第１のＦＩＲフィルタの遷移領域を、前記第
２のＦＩＲフィルタの遷移領域より狭くしたことを特徴
とする請求項４記載の遅延装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141719A JPH036919A (ja) | 1989-06-02 | 1989-06-02 | 遅延装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141719A JPH036919A (ja) | 1989-06-02 | 1989-06-02 | 遅延装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036919A true JPH036919A (ja) | 1991-01-14 |
Family
ID=15298610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141719A Pending JPH036919A (ja) | 1989-06-02 | 1989-06-02 | 遅延装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036919A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5958309A (en) * | 1996-03-06 | 1999-09-28 | Idemitsu Petrochemical Co., Ltd. | Method for manufacturing thermoplastic sheets bearing embossed patterns thereon and an apparatus therefor |
| US6306327B1 (en) | 1995-11-14 | 2001-10-23 | Idemitsu Petrochemical Co., Ltd. | Producing method of a thermoplastic resin sheet and producing apparatus therefor |
| USRE38495E1 (en) * | 1996-03-06 | 2004-04-13 | Idemitsu Petrochemical Co., Ltd. | Method for manufacturing thermoplastic sheets bearing embossed patterns thereon and an apparatus therefor |
| JP2007044924A (ja) * | 2005-08-08 | 2007-02-22 | Toyobo Co Ltd | 熱可塑性樹脂シートの製造方法 |
| JP2013511894A (ja) * | 2009-11-18 | 2013-04-04 | クゥアルコム・インコーポレイテッド | デシメートされた係数（ｄｅｃｉｍａｔｅｄｃｏｅｆｆｉｃｉｅｎｔｓ）のフィルタリングを実行する他の回路またはアクティヴ雑音相殺回路における遅延技術 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59166998A (ja) * | 1983-03-14 | 1984-09-20 | 日本電信電話株式会社 | 音声情報フアイル作成方法 |
| JPS62169511A (ja) * | 1986-01-22 | 1987-07-25 | Pioneer Electronic Corp | デイジタル遅延回路 |
| JPS63282965A (ja) * | 1987-05-15 | 1988-11-18 | Hitachi Ltd | デイジタルオ−デイオレコ−ダ |
-
1989
- 1989-06-02 JP JP1141719A patent/JPH036919A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59166998A (ja) * | 1983-03-14 | 1984-09-20 | 日本電信電話株式会社 | 音声情報フアイル作成方法 |
| JPS62169511A (ja) * | 1986-01-22 | 1987-07-25 | Pioneer Electronic Corp | デイジタル遅延回路 |
| JPS63282965A (ja) * | 1987-05-15 | 1988-11-18 | Hitachi Ltd | デイジタルオ−デイオレコ−ダ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306327B1 (en) | 1995-11-14 | 2001-10-23 | Idemitsu Petrochemical Co., Ltd. | Producing method of a thermoplastic resin sheet and producing apparatus therefor |
| US6756002B2 (en) | 1995-11-14 | 2004-06-29 | Idemitsu Petrochemical Co., Ltd. | Producing method of a thermoplastic resin sheet and producing apparatus thereof |
| US5958309A (en) * | 1996-03-06 | 1999-09-28 | Idemitsu Petrochemical Co., Ltd. | Method for manufacturing thermoplastic sheets bearing embossed patterns thereon and an apparatus therefor |
| USRE38495E1 (en) * | 1996-03-06 | 2004-04-13 | Idemitsu Petrochemical Co., Ltd. | Method for manufacturing thermoplastic sheets bearing embossed patterns thereon and an apparatus therefor |
| JP2007044924A (ja) * | 2005-08-08 | 2007-02-22 | Toyobo Co Ltd | 熱可塑性樹脂シートの製造方法 |
| JP2013511894A (ja) * | 2009-11-18 | 2013-04-04 | クゥアルコム・インコーポレイテッド | デシメートされた係数（ｄｅｃｉｍａｔｅｄｃｏｅｆｆｉｃｉｅｎｔｓ）のフィルタリングを実行する他の回路またはアクティヴ雑音相殺回路における遅延技術 |
| JP2015111859A (ja) * | 2009-11-18 | 2015-06-18 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | デシメートされた係数（ｄｅｃｉｍａｔｅｄｃｏｅｆｆｉｃｉｅｎｔｓ）のフィルタリングを実行する他の回路またはアクティヴ雑音相殺回路における遅延技術 |
| US10115386B2 (en) | 2009-11-18 | 2018-10-30 | Qualcomm Incorporated | Delay techniques in active noise cancellation circuits or other circuits that perform filtering of decimated coefficients |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000312187A (ja) | オーデオサンプリング速度変換方法およびそれに使用する多速度デジタルフィルタ | |
| JPH1174758A (ja) | サンプリング速度変換のためのフィルタ組合せ装置 | |
| JP3194752B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| CN106533392B (zh) | 用于脉宽调制信号的数字滤波器及方法 | |
| JPH06101683B2 (ja) | デイジタルアナログ変換装置 | |
| US7129861B2 (en) | Method for implementing a fractional sample rate converter (F-SRC) and corresponding converter architecture | |
| JP2703126B2 (ja) | Ａ／ｄ，ｄ／ａ変換装置 | |
| US5572210A (en) | Digital signal processing apparatus | |
| JPH0119292B2 (ja) | ||
| JPH0479180B2 (ja) | ||
| JPS63296511A (ja) | サンプリング周波数変換装置 | |
| JPS61100015A (ja) | 標本化周波数変換用デイジタルフイルタ | |
| JP2001358561A (ja) | サンプリングレート変換装置 | |
| JPH0732343B2 (ja) | 非同期標本化周波数変換方式 | |
| JP2002300007A (ja) | サンプリング周波数変換装置 | |
| JP3297792B2 (ja) | 信号伸張装置及び方法 | |
| JP2949894B2 (ja) | サラウンド回路 | |
| US7098836B2 (en) | Signal-processing device with real-time and reprocessing operating modes | |
| JPH0341826A (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| JP4856121B2 (ja) | コンバータ | |
| JPH0884048A (ja) | サンプリングレート変換装置 | |
| JP2576120B2 (ja) | Ｄ／ａ変換装置 | |
| JPS6095599A (ja) | 時間軸圧縮伸張装置 | |
| JP4443533B2 (ja) | サンプリング周波数変換装置における位相管理装置 |