JPH036969A - 画像読取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像データに所定の処理を施す画像読取り装置
に関する。

〔従来の技術〕

従来、この種の画像読取り装置は第３図に示すように構
成されており、伝送されてきた画像データが画像メモリ
５１に一旦格納される。圧縮伸長プロセッサ５２は画像
メモリ５１内の画像データを読出し、この画像データを
Ｍ、Ｈ符号化方式、ＭＲ符号化方式、ＭＭＲ符号方式等
に基づいて圧縮し、圧縮された圧縮データを圧縮データ
メモリ５３に格納する。このような画像データの圧縮処
理は、画像メモリ５１内の画像データが書換えられる毎
に繰り返し行なわれる。

しかしながら、画像メモリ５１内の画像データを書換え
ている際に画像データの読出しを行なうとエラーを生じ
るので、画像データの書換えと読出しを適当に切り換え
る必要があるが、画像データの送出スピードが高速であ
るときは切り換えのための時間が十分にとれないため、
画像データの書換えを終了するまでは圧縮伸長プロセッ
サ５２から画像メモリ５１へのアクセスが禁止される。

したがって、画像データの書換えと読出しを同時に行な
うことはできず、画像データの入力から圧縮までに時間
を費やしていた。

〔発明が解決しようとする課題〕

このように従来の画像読取り装置では画像メモリの書換
えを終了するまで圧縮伸長プロセッサから該画像メモリ
へのアクセスが禁止されるため、画像データの書換えと
読出しを同時に行なうことはできず、画像データの圧縮
処理に時間を費やすという問題点があった。

そこで、本発明は画像データの処理時間を短縮すること
が可能な画像読取り装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明では、入力ゲートおよび出力ゲートをそれぞれ有
する複数の画像メモリと、該各人力ゲートおよび該凸出
力ゲートを開閉する制御回路とを備え、この制御回路は
前記各入力ゲートを順次開くことにより画像データを分
割してそれぞれの画像メモリに順次記憶することを可能
にするとともに、該各画像メモリのうちの書込みを終了
した画像メモリの出力ゲートを開くことにより該画像メ
モリからの読出しを可能にしている。

〔作用〕

本発明によれば、複数の画像メモリには画像データが順
次記憶されるとともに、該各画像メモリのうちの書込み
を終了した画像メモリからの読出しが行なわれる。この
ため、画像データを記憶している途中で、画像データの
読出しを開始することができる。

〔実施例〕

以下、本発明に係る実施例を添付図面を参照して詳細に
説明する。

第１図は本発明に係る画像読取り装置の一実施例を示す
ブロック図である。この実施例では第１の画像メモリ１
、第２の画像メモリ２および第３の画像メモリ３が設け
られており、これらの画像メモリにはアドレスデータの
伝送路であるアドレスバス４、および画像データの伝送
路であるデータバス５がそれぞれ接続されている。デー
タバス５には各画像メモリ１．２および３の入力ゲート
となる各シフトレジスタ６．７および８が挿入されると
ともに、各画像メモリ１．２および３の出力ゲートとな
る各データバスバッファ９．１０および１１が挿入され
ている。また、アドレスバス４には第１の画像メモリ１
の入力ゲートとなる各アドレスバスバッファ１２および
１３、第２の画像メモリ２の入力ゲートとなる各アドレ
スバスバッファ１４および１５、第３の画像メモリ３の
入力ゲートとなる各アドレスバスバッファ１６および１
７がそれぞれ挿入されている。

制御回路１８は各シフトレジスタ６〜８、各データバス
バッファ９〜１１、各アドレスバスバッファ１２〜１７
を選択的にオンオフしている。すなわち、シフトレジス
タ６およびアドレスバスバッファ１２は制御回路１８か
らのイネーブル信号が加えられるとそれぞれオンとなり
、このとき該イネーブル信号の反転入力によりアドレス
バスバッファ１３がオフとなる。また、シフトレジスタ
７およびアドレスバスバッファ１４は制御回路１８から
のイネーブル信号が加えられるとそれぞれオンとなり、
このとき該イネーブル信号の反転入力によりアドレスバ
スバッファ１５がオフとなる。さらに、シフトレジスタ
８およびアドレスバスバッファ１６は制御回路１８から
のイネーブル信号が加えられるとそれぞれオンとなり、
このとき該イネーブル信号の反転入力によりアドレスバ
スバッファ１７がオフとなる。一方、シフトレジスタ６
およびアドレスバスバッファ１２は制御回路１８からの
ディセーブル信号が加えられるとそれぞれオフとなり、
このとき該ディセーブル信号の反転入力によりアドレス
バスバッファ１３がオンとなる。また、シフトレジスタ
７およびアドレスバスバッファ１４は制御回路１８から
のディセーブル信号が加えられるとそれぞれオフとなり
、このとき該ディセーブル信号の反転入力によりアドレ
スバスバッファ１５がオンとなる。さらに、シフトレジ
スタ８およびアドレスバスバッファ１６は制御回路１８
からのディセーブル信号が加えられるとそれぞれオフと
なり、このとき該ディセーブル信号の反転入力によりア
ドレスバスバッファ１７がオンとなる。各データバスバ
ッファ９゜１０および１１は制御回路１８からのイネー
ブル信号が加えられるとオンとなり、またディセーブル
信号が加えられるとオフとなる。

画像読取り部２１は主走査および副走査を行ないつつ原
稿を白黒の画素単位で読取り、これにより得た画像デー
タを例えば１画素毎に２値の画像データとしてシリアル
データでデータバス５に送出する。

圧縮伸長プロセッサ２２は画像データをＭＨ符号化方式
、ＭＲ符号化方式、ＭＭＲ符号化方式等に基づいて圧縮
し、例えば圧縮データが１６ｂｌｔになるとＤＭＡコン
トローラ３２にＤＭＡ転送を要求する。ＤＭＡコントロ
ーラ３２はバスアービタ２４に対しプロセッサバス２３
の使用を要求し、許可されればＤＭＡコントローラ３２
の制御信号により圧縮伸長プロセッサ２２が圧縮データ
をプロセッサバス２３に送出する。

バスアービタ２４はＤＭＡコントローラ３２と中央処理
装置２７のいずれがプロセッサバス２３を使用するかの
調停を行なっており、ＤＭＡコントローラ３２に対して
プロセッサバス２３の使用を許可した場合にはデータバ
スバッファ２６をオフにして、中央処理装置２７からの
使用要求を保留にする。また、中央処理装置２７に対し
てプロセッサバス２３の使用を許可した場合にはデータ
バスバッファ２６をオンにして、ＤＭＡコントローラ３
２からのプロセッサバス２３の使用要求を保留にする。

中央処理装置（ＣＰＵと称す）２７は当該画像読取り装
置を統括的に制御しており、この制御に伴いリードオン
リメモリ（ＲＯＭと称す）２８からプログラムを読出し
たり、ランダムアクセスメモリ（ＲＡＭと称す）２９へ
のデータの格納並びに格納されたデータの読出し等を行
なう。

いま、画像読取り部２１から画像データが送出されるに
先立って、画像読取り部２１はタイミング信号を制御回
路１８に加える。制御回路１８はこのタイミング信号を
入力すると、アドレスバスバッファ１２およびシフトレ
ジスタ６にイネーブル信号を加え、アドレスバスバッフ
ァ１２およびシフトレジスタ６をオンにするとともに該
イネーブル信号の反転入力によりアドレスバスバッファ
１３をオフにする。また、制御回路１８はアドレスカウ
ンタ３１を初期設定し、これによりアドレスカウンタ３
１からは初期アドレスがアドレスバスバッファ１２を介
して第１の画像メモリ１に指示される。このとき、各シ
フトレジスタ７．８、各アドレスバスバッファ１４，１
６、および各デー９バスバツフア９，１０．１１はオフ
にされ、各アドレスバスバッファ１５．１７はオンにさ
れている。

画像読取り部２１は前記タイミング信号を出力した後、
シリアルの画像データをデータバス５に送出し、これに
伴い該画像データに同期するサンプルクロック信号を送
出する。シフトレジスタ６はオンにされているので画像
読取り部２１からのシリアルの画像データをサンプルク
ロック信号に同期して例えば１６ｂｉｔまで順次蓄積し
、この画像データを１６ｂｉｔのパラレルデータとして
第１の画像メモリ１に加える。この際、制御回路１８は
画像読取り部２１からのサンプルクロック信号を計数し
ており、この計数値が１６となった時点、つまりシフト
レジスタ６に１６ｂｉｔの画像データが蓄積された時点
でライト信号を第１の画像メモリ１に加える。第１の画
像メモリ１はこのライト信号を入力すると、シフトレジ
スタ６からの画像データをアドレスカウンタ３１より指
示されているアドレスに格納する。制御回路１８は前記
ライト信号を送出した後、アドレスカウンタ３１に内示
されているアドレスを歩進するとともに、サンプルクロ
ック信号についての前記計数値をクリアする。

以下同様に、シフトレジスタ６には次の１６ビツト分の
画像データが蓄積され、制御回路１８にてサンプルクロ
ック信号についての計数値が１６になると制御回路１８
から第１の画像メモリ１にライト信号が加えられ、第１
の画像メモリ１はシフトレジスタ６からの画像データを
アドレスヵウンタ３１より指示されているアドレスに格
納する。

そして、制御回路１８はアドレスカウンタ３１のアドレ
スを歩進するとともに、サンプルクロック信号について
の計数値をクリアする。

こうして第１の画像メモリ１には例えば主走査３２ライ
ン分の画像データが順次蓄積され、制御回路１８は３２
ライン分の画像データが第１の画像メモリ１に蓄積され
た時点を例えばライト信号の送出回数に基づいて判定す
る。そして、制御回路１８は３２ライン分の画像データ
がｍｌの画像メモリ１に蓄積された時点を判定すると、
イネーブル信号に代ってディセーブル信号をシフトレジ
スタ６およびアドレスバスバッファ１２に加えるととも
に、イネーブル信号をシフトレジスタ７およびアドレス
バスバッファ１４に加える。したがって、シフトレジス
タ６およびアドレスバスバッファ１２はオンからオフと
なり、このときシフトレジスタ７およびアドレスバスバ
ッファ１４がオフからオンにされる。また、制御回路１
８はアドレスカウンタ３１を初期設定し、これにより初
期アドレスをアドレスバスバッファ１４を介して第２の
画像メモリ２に指示する。

このため、画像読取り装置２１から引続いて送出される
画像データは１６ビツトずつシフトレジスタ７に蓄積さ
れる。制御回路１８はサンプルクロック信号についての
計数を繰り返しており、計数値が１６になる毎に、ライ
ト信号を第２の画像メモリ２に加えるとともに、アドレ
スカウンタ３１に内示されているアドレスを歩進する。

この結果、第２の画像メモリ２はシフトレジスタ７から
の１６ビツトずつの画像データをアドレスカウンタ３１
より順次指示されるアドレスにそれぞれ格納する。こう
して第２の画像メモリ２に主走査３２ライン分の画像デ
ータが蓄積されると、制御回路１８はシフトレジスタ７
およびアドレスバスバッファ１４をオンからオフに切換
えるとともに、シフトレジスタ８およびアドレスバスバ
ッファ１６をオフからオンに切換え、またアドレスカウ
ンタ３１に内示されているアドレスを初期設定する。こ
のため、画像読取り装置１８から引続いて送出される画
像データは第３の画像メモリ３に１６ビツトずつ主走査
３２ライン分格納されることとなる。

したがって、各画像メモリ１〜３には主走査３２ライン
分の画像データがそれぞれ順次格納されることとなる。

一方、イネーブル信号に代ってディセーブル信号がシフ
トレジスタ６およびアドレスバスバッファ１２に加えら
れ、これによりシフトレジスタ６およびアドレスバスバ
ッファ１２がオンからオフになるとともにアドレスバス
バッファ１３がオフからオンになったとき、つまり第１
の画像メモリ１への画像データの格納を終了したとき、
制御回路１８はＣＰＵ２７に割込みを行ない、読出し制
御信号をＣＰＵ２７に加える。ＣＰＵ２７はこの読出し
制御信号を入力すると、バスアービタ２４に対しプロセ
ッサバス２３の使用を要求する。バスアービタ２４はプ
ロセッサバス２３がＤＭＡコントローラ３２によって使
用されていなければ、使用許可制御信号をＣＰＵ２７に
加える。ここで、原稿の読取り開始時にはプロセッサバ
ス２３が使用されていないので、ＣＰＵ２７に対してプ
ロセッサバス２３の使用が直ちに許可される。ＣＰＵ２
７は前記使用許可制御信号を入力すると、画像メモリを
指示するアドレス、圧縮するための符号化方式の指定、
圧縮する主走査のライン数、圧縮の実行等を示す命令を
圧縮伸長プロセッサ２２に出す。圧縮伸長プロセッサ２
２はこれらの命令を受けると、圧縮に必要な画像データ
の読出しを示す制御信号および画像メモリのアドレスを
示すアドレス信号を制御回路１８に加える。制御回路１
８はこの制御信号およびアドレス信号を入力すると、こ
のアドレス信号によって示されるアドレスに応じてイネ
ーブル信号をデータバスバッファ９あるいはデータバス
バッファ１１に加え、データバスバッファ９あるいはデ
ータバスバッファ１１をオンにする。したがって、第１
の画像メモリ１への画像データの格納を終了するとデー
タバスバッファ９．１１が前記アドレスに応じてオンに
され、このときに各アドレスバスバッファ１３゜１７が
オンとなっている。

圧縮伸長プロセッサ２２はオンとなったデータバスバッ
ファ９あるいはデータバスバッファ１１、およびアドレ
スバスバッファ１３あるいはアドレスバスバッファ１７
を介して第１の画像メモリ１あるいは第３の画像メモリ
３へのアクセスを行なう。すなわち、圧縮伸長プロセッ
サ２２は所望のアドレスをアドレスバスバッファ１３．
１７を介して画像メモリ１，３に順次指示することによ
り、画像メモリ１．３からデータバスバッファ９゜１１
を介して所望のアドレスに対応する例えば１ワード（１
６ビツト）分の画像データを逐次得る。

そして、圧縮伸長プロセッサ２２は得られた画像データ
に基づいて第１の画像メモリ１から読出した画像データ
に圧縮処理を施す。このように第１の画像メモリ１から
の画像データを圧縮するに際して第１の画像メモリ１お
よび第３の画像メモリ３から画像データを得るのは、Ｍ
Ｒ符号化方式、ＭＭＲ符号化方式に基づいて画像データ
の符号化ラインを符号化するときに該符号化ラインの直
前のラインを参照する必要があるためであり、第１の画
像メモリ１内の最初のラインを符号化するときに第３の
画像メモリ３内の最終ラインを読出す必要があるためで
ある。もちろん、読取り原稿の第１ページの最初のライ
ンを符号化する場合だけは、圧縮伸長プロセッサ２２内
で参照ラインを全て白として扱うため、第３のメモリ３
へのアクセスは行なわれない。

さらに、圧縮伸長プロセッサ２２は第１の画像メモリ１
に格納されている画像データを順次圧縮するために必要
とされる画像データをそれぞれの画像メモリから得なが
ら、第１の画像メモリ１に格納されている画像データに
圧縮処理を施していく　。

一方、圧縮伸長プロセッサ２２は圧縮データが１６ビツ
トになると、ＤＭＡコントローラ３２に対して圧縮デー
タの転送を要求する。ＤＭＡコントローラ３２はこの転
送要求により、バスアービタ２４に対しプロセッサバス
２３の使用を要求し、許可されればバスアービタ２４か
らの使用許可制御信号に応答して圧縮伸長プロセッサ２
２にｉＭ　ａｌｔｌ信号を、また圧縮データメモリ３３
にアドレス及び書き込みの制御信号をそれぞれ出力する
。これらの制御信号に応答し、圧縮伸長プロセッサ２２
は圧縮データをプロセッサバス２３に送出し、この圧縮
データが圧縮データメモリ３３の所定のアドレスに書き
込まれる。なお、ＤＭＡコントローラ３２は圧縮データ
メモリ３３の書き込みアドレスを管理しており、書き込
みが実行されるごとにアドレスを歩進する。

こうして３２ライン分の画像データの圧縮処理が終了す
ると、圧縮伸長プロセッサ２２はＣＰＵ２７へ割り込み
信号を出力する。ＣＰＵ２７はこの割り込み信号を入力
すると、バスアービタ２４に対してプロセッサバス２３
の使用を要求する。

バスアービタ２４はプロセッサバス２３の使用状態をチ
エツクし、ＤＭＡコントローラ３２によってプロセッサ
バス２３が使用されているときには圧縮伸長プロセッサ
２２から圧縮データメモリ３３への例えばｌワードの圧
縮データのＤＭＡ転送が終了した後、プロセッサバス２
３の使用を禁止する制御信号をＤＭＡコントローラ３２
に出力するとともに、データバスバッファ２６をオンに
し、これによりプロセッサバス２３とＣＰＵバス２５間
でデータの授受を行なえるようにし、さらにＣＰＵ２７
に対して使用許可制御信号を出力する。ＣＰＵ２７はこ
の使用許可制御信号を入力するとＤＭＡコントローラ３
２をアクセスし、圧縮データメモリ３３内の圧縮データ
を圧縮データメモリ３３からデータ出力部３４に転送す
るための別のＤＭＡ転送をＤＭＡコントローラ３２に対
して指令する。ＤＭＡコントローラ３２はこの指令によ
りバスアービタ２４に対してプロセッサバス２３の使用
を要求し、バスアービタ２４より許可されれば、読み出
し制御信号を圧縮データメモリ３３に出力し、圧縮デー
タを圧縮データメモリ３３からデータ出力部３４に転送
する。

また同様に、第２の画像メモリ２への画像データの格納
を終了したときには、制御回路１８からＣＰＵ２７への
割込みが行なわれ、これによりデ−タバスバッファ１０
あるいはデータバスバッファ９がオンとなる。圧縮伸長
プロセッサ２２はオンにされた各データバスバッファ１
０．９のいずれかを介して第２の画像メモリ２あるいは
第１の画像メモリ１から圧縮処理に必要な画像データを
読出し、第２の画像メモリ２内の画像データに対応する
圧縮データをＤＭＡコントローラ３２．パスアービタ２
４の制御によりプロセッサバス２３に送出する。このと
き、ＤＭＡコントローラ３２は圧縮データメモリ３３か
らデータ出力部３４へのＤＭＡ転送がまだ終了していな
ければ、このＤＭＡ転送および圧縮伸長プロセッサ２２
から圧縮データメモリ３３へのＤＭＡ転送を時分割で切
り換えて実行する。こうして圧縮データは圧縮データメ
モリ３３に格納される。

さらに同様に、第３の画像メモリ３への画像データの格
納を終了したときには、制御回路１８からＣＰＵ２７へ
の割込みが行なわれ、これによりデータバスバッファ１
１あるいはデータバスバッファ１０がオンとなる。この
とき、第３の画像メモリ３あるいは第２の画像メモリ２
内の画像データはデータバスバッファ１１あるいはデー
タバスバッファ１０を介して圧縮伸長プロセッサ２２に
伝送され、ここで圧縮データに変換され、この圧縮デー
タが圧縮データメモリ３３に格納される。

すなわち、第１の画像メモリ１、第２の画像メモリ２お
よび第３の画像メモリ３への画像データの格納を終了し
たそれぞれのときから、各画像メモリ１，３、各画像メ
モリ１，２および各画像メモリ３．２からの画像データ
の読出しを逐次行なっている。したがって、第３の画像
メモリ３への画像データの格納を終了したときには第２
の画像メモリ２の画像データの圧縮処理が終了している
ようにすれば、再び第１の画像メモリ１への画像データ
の格納を行なうことができるので、画像データの格納と
データ圧縮のための画像データの読出しを間断すること
なく同時に行ないうる。また、圧縮データメモリ３３か
らデータ出力部３４への圧縮データの転送も同時に行な
いうる。なお、データ出力部３４はこの圧縮データを図
示されない外部装置へと伝送する。

ところで、外部装置として例えばプロッタプリンタを上
記実施例の画像読取り装置に接続した場合、プロッタプ
リンタには圧縮データでなく画像データを人力しなけれ
ばならないので、各画像メモリ１〜３からの画像データ
を圧縮伸長プロセッサ２２で圧縮せず１こ、該画像デー
タを圧縮伸長プロセッサ２２、圧縮データメモリ３３を
介してデータ出力部３４からそのまま送出させるように
している。このプロッタプリンタは画像データに基づい
て画像を記録紙に記録するものであり、画像データにつ
いての２種類のフォーマットのうちのいずれかに対応し
ている。つまり、画像データについての２種類のフォー
マットとは第２図（ａ）に示すように画像データの１ワ
ード毎に最下位ビットＬＳＢが入力開始側となるフォー
マットと、第２図（ｂ）に示すように画像データの１ワ
ード毎に最上位ビットＭＳＢが入力開始側となるフォー
マットであり、プロッタプリンタの種類に応じて２種類
のフォーマットのうちのいずれかの画像データが用いら
れる。そこで、シリアルデータである画像データを入力
して１６ビツトずつ蓄積する各シフトレジスタ６．７．
８にて１ワードのビット列の蓄積方向を切換選択できる
ようにすれば、各画像メモリ１，２．３に格納される画
像データを前記２種類のフォーマットのうちのいずれに
も設定しうるので、データ出力部３４からプロッタプリ
ンタの種類に応じたフォーマットの画像データを出力で
きることとなる。したかつ−で、従来は画像データのフ
ォーマットを変換するような装置を画像読取り装置とプ
ロッタプリンタ間に介在させていたが、このような変換
のための装置を用いる必要がなくなる。

なお、本実施例では３つの画像メモリを用いているが、
これに限定されるものでなく、ＭＨ符号化方式により圧
縮された圧縮データまたは圧縮しない画像データだけを
処理する場合には２つの画像メモリを用いても良い。ま
た、４つ以上の画像メモリを用いても本発明を有効に適
用しうろことはいうまでもない。さらに、画像読取り部
２１がら送出される画像データがシリアルデータでなく
、パラレルデータの場合は、各シフトレジスタ６゜７．
８の代りに３ステートバツフアをそれぞれ用いることが
できる。また、画像データの処理として圧縮処理を例示
したが、これに限定されるものでなく画像データの様々
な処理に際しては本発明を有効に適用しうる。

〔発明の効果〕

以上説明したように本発明に係る画像読取り装置によれ
ば、複数の画像メモリには画像データが順次記憶される
とともに、該各画像メモリのうちの書込みを終了した画
像メモリからの読出しが行なわれるため、画像データを
記憶している途中で、画像データの読出しを開始して画
像データの処理を行なうことができ、よって処理時間を
短縮することが可能となる。また、画像データの処理の
間に処理データを外部に出力することができるため、画
像読取り装置からの出力時間も短縮することができる。

【図面の簡単な説明】

第１図は本発明に係る画像読取り装置の一実施例を示す
ブロック図、第２図は画像データについての２種類のフ
ォーマットを説明するために用いられた図、第３図は従
来の画像読取り装置を概略的に示すブロック図である。 １・・・第１の画像メモリ、２・・・第２の画像メモリ
、３・・・第３の画像メモリ、４・・・アドレスバス、
５・・・データバス、６，７．８・・・シフトレジスタ
、９゜１０．１１・・・データバスバッファ、１２．１
Ｂ。 １４．１５，１６．１７・・・アドレスバスバッファ、
１８・・・制御回路、２１・・・画像読取り部、２２・
・・圧縮伸長プロセッサ、２３・・・プロセッサバス、
２４・・・バスアービタ、２５・・・ＣＰＵバス、２６
・・・データバスバッファ、２７・・・中央処理装置、
２８・・・リードオンリメモリ、２９・・・ランダムア
クセスメモリ、３１・・・アドレスカウンタ、３２・・
・ＤＭＡコントローラ、３３・・・圧縮データメモリ、
３４・・・データ出力部。

Claims (1)

1. 【特許請求の範囲】 画像を読取って得た画像データを一旦記憶し、記憶され
   た画像データを読出して該画像データに対し所定の処理
   を施し、処理された画像データを出力する画像読取り装
   置において、 複数の画像メモリと、 これらの画像メモリへの書込みを順次許可するとともに
   、該各画像メモリのうちの書込みを終了した画像メモリ
   からの読出しを許可する手段とを備え、画像を読取って
   得た画像データを前記各画像メモリに順次記憶するとと
   もに、該各画像メモリからの読出しを順次行なうように
   したことを特徴とする画像読取り装置。