JPS63260263A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS63260263A JPS63260263A JP9316587A JP9316587A JPS63260263A JP S63260263 A JPS63260263 A JP S63260263A JP 9316587 A JP9316587 A JP 9316587A JP 9316587 A JP9316587 A JP 9316587A JP S63260263 A JPS63260263 A JP S63260263A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- line
- line memory
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、画像処理装置に関するものである。
従来の画像のエッチ強調回路や画像内容判別回路におい
ては、注目画素の情報とともに周囲の画素の情報を同時
に得る必要があり、ライン毎に入力する画像信号からそ
の複数画素情報を得るために、例えばＭライン×Ｎ画素
を得るのに、ラインメモリがＭ個設けられている。そし
て、新しいデータの書き込みに際して、まず、これらの
ラインメモリに格納されているデータを読み出し、つい
で、新しいデータを書き込むの如くの動作を繰返すこと
により、読み出した画像データに基づき、Ｍライン×Ｎ
画素の情報を形成する。
ては、注目画素の情報とともに周囲の画素の情報を同時
に得る必要があり、ライン毎に入力する画像信号からそ
の複数画素情報を得るために、例えばＭライン×Ｎ画素
を得るのに、ラインメモリがＭ個設けられている。そし
て、新しいデータの書き込みに際して、まず、これらの
ラインメモリに格納されているデータを読み出し、つい
で、新しいデータを書き込むの如くの動作を繰返すこと
により、読み出した画像データに基づき、Ｍライン×Ｎ
画素の情報を形成する。
従来の構成では、Ｍライン×Ｎ画素の画像を得るのに、
ラインメモリをＭ個設け、これらのラインメモリに格納
されたデータを読み出した後、新しいデータを書き込む
構成にしたから、処理速度に限度があり、従って、高速
処理の要請に答えることができないという問題点があっ
た。この発明は、上記のような問題点を解決するために
なされたもので、高速処理できる画像処理装置を得るこ
とを目的とする。
ラインメモリをＭ個設け、これらのラインメモリに格納
されたデータを読み出した後、新しいデータを書き込む
構成にしたから、処理速度に限度があり、従って、高速
処理の要請に答えることができないという問題点があっ
た。この発明は、上記のような問題点を解決するために
なされたもので、高速処理できる画像処理装置を得るこ
とを目的とする。
この発明に係る画像処理装置は、Ｍライン×Ｎ画素の画
像情報を形成する画像処理装置であって、Ｍ＋１個のラ
インメモリと、これから、順次、１個のラインメモリを
選択するラインメモリ選択手段と、選択されたラインメ
モリに、画像データを書き込むデータ書き込み手段と、
残りのＭ個のラインメモリからすでに格納されている画
像データを読み出すデータ読み出し手段とを設けたもの
である。
像情報を形成する画像処理装置であって、Ｍ＋１個のラ
インメモリと、これから、順次、１個のラインメモリを
選択するラインメモリ選択手段と、選択されたラインメ
モリに、画像データを書き込むデータ書き込み手段と、
残りのＭ個のラインメモリからすでに格納されている画
像データを読み出すデータ読み出し手段とを設けたもの
である。
（作用）
この発明による画像データの書き込み、読み出しは、選
択された１個のラインメモリに新しいデータが書き込ま
れ、他方、残りのラインメモリからすでに格納されてい
る画像データが読み出される。
択された１個のラインメモリに新しいデータが書き込ま
れ、他方、残りのラインメモリからすでに格納されてい
る画像データが読み出される。
第１図はこの発明の一実施例を示す。これは３ライン×
３画素の画像情報を形成する例である。図において、１
はラインメモリ選択手段としてのラインメモリ選択回路
で、１ライン毎に順次入力する画像データの先端を示す
同期信号Ｈｓｙｎｃに同期して形成される第２図に示す
Ａ信号、Ｂ信号、及び画像データの各画素に対応して人
力するＣＬＫ信号に基づき書き込みクロック信号Ｗａｉ
ｌ〜ＷＥ４を発生し、後述するラインメモリ２〜５から
、順次、１個のラインメモリを選択するものである。２
〜５はラインメモリとしてのＲＡＭ（ｒａｎｄｏｍ ａ
ｃｃｅｓｓ ＩＩＩｅｆｆｉｏｒｙ）で、１ライン毎に
順次人力する画像データを夫々１ライン分一時格納する
ものである。６〜９はバッファとしてのＤタイプフリッ
プフロップ（Ｄ−ＦＦ）である。１ｏはアドレスカウン
タで、前記ＲＡＭ ２〜５に書き込み、読み出しアドレ
スを設定するものである。前記アドレスカウンタ１０、
ラインメモリ選択回路１によりデータ書き込み手段、デ
ータ読み出し手段を構成し、これらの手段により、選択
した１個のラインメモリに画像データを書き込み、他方
、残りのＭ個のラインメモリからすでに格納されている
画像データを同時に読み出す。１１は演算回路で、前記
Ｄ−ＦＦ６〜９からの画像データに基づき、３ライン×
３画素の画像情報ＢＳを形成するものである。
３画素の画像情報を形成する例である。図において、１
はラインメモリ選択手段としてのラインメモリ選択回路
で、１ライン毎に順次入力する画像データの先端を示す
同期信号Ｈｓｙｎｃに同期して形成される第２図に示す
Ａ信号、Ｂ信号、及び画像データの各画素に対応して人
力するＣＬＫ信号に基づき書き込みクロック信号Ｗａｉ
ｌ〜ＷＥ４を発生し、後述するラインメモリ２〜５から
、順次、１個のラインメモリを選択するものである。２
〜５はラインメモリとしてのＲＡＭ（ｒａｎｄｏｍ ａ
ｃｃｅｓｓ ＩＩＩｅｆｆｉｏｒｙ）で、１ライン毎に
順次人力する画像データを夫々１ライン分一時格納する
ものである。６〜９はバッファとしてのＤタイプフリッ
プフロップ（Ｄ−ＦＦ）である。１ｏはアドレスカウン
タで、前記ＲＡＭ ２〜５に書き込み、読み出しアドレ
スを設定するものである。前記アドレスカウンタ１０、
ラインメモリ選択回路１によりデータ書き込み手段、デ
ータ読み出し手段を構成し、これらの手段により、選択
した１個のラインメモリに画像データを書き込み、他方
、残りのＭ個のラインメモリからすでに格納されている
画像データを同時に読み出す。１１は演算回路で、前記
Ｄ−ＦＦ６〜９からの画像データに基づき、３ライン×
３画素の画像情報ＢＳを形成するものである。
次に、動作を説明する。
（１）ラインメモリ選択回路ｌから書き込みクロ。
り信号ＷＥＩがＲＡＭ ２に出力され、ＲＡＭ ２が選
択されると、ＲＡＭ ２に画像データＯＰＩが書き込ま
れ、同時に、Ｄ−ＦＦ ６がクリアされる。他方、ＲＡ
Ｍ ３〜５から、格納されていた画像データＯＰ２〜Ｏ
Ｐ４がＤ−ＦＦ７〜９を介して演算回路１１に出力され
る。
択されると、ＲＡＭ ２に画像データＯＰＩが書き込ま
れ、同時に、Ｄ−ＦＦ ６がクリアされる。他方、ＲＡ
Ｍ ３〜５から、格納されていた画像データＯＰ２〜Ｏ
Ｐ４がＤ−ＦＦ７〜９を介して演算回路１１に出力され
る。
（２）次に、ラインメモリ選択回路１によりＲＡＭ ２
が選択される。すると、選択されたＲＡＭ ３に画像デ
ータＯＰ２が書き込まれ、同時に、Ｄ−ＦＦ７がクリア
される。他方、ＲＡＭ ２．４．５から、格納されてい
た画像データＯＰＩ、ＯＦ２、ＯＦ２がＤ−ＦＦ６．８
１９を介して演算回路１１に入力される。
が選択される。すると、選択されたＲＡＭ ３に画像デ
ータＯＰ２が書き込まれ、同時に、Ｄ−ＦＦ７がクリア
される。他方、ＲＡＭ ２．４．５から、格納されてい
た画像データＯＰＩ、ＯＦ２、ＯＦ２がＤ−ＦＦ６．８
１９を介して演算回路１１に入力される。
（３）ついで、ラインメモリ選択回路１によりＲＡＭ
４が選択される。すると、選択されたＲＡＭ ４に画像
データＯＰ３が書き込まれ、同時に、Ｄ−ＦＦ８がクリ
アされる。他方、ＲＡＭ ６．７．９から、格納されて
いた画像データＯＰＩ、ＯＰ２、ＯＦ２がＤ−ＦＦ６．
７．９を介して演算回路１１に入力される。
４が選択される。すると、選択されたＲＡＭ ４に画像
データＯＰ３が書き込まれ、同時に、Ｄ−ＦＦ８がクリ
アされる。他方、ＲＡＭ ６．７．９から、格納されて
いた画像データＯＰＩ、ＯＰ２、ＯＦ２がＤ−ＦＦ６．
７．９を介して演算回路１１に入力される。
（４）そして、ＲＡＭ ５がラインメモリ選択回路１に
より選択される。すると、選択されたＲＡＭ ５に画像
データＯＰ４が書き込まれ、同時に、Ｄ−ＦＦ９がクリ
アされる。他方、ＲＡＭ ２〜４から、格納されていた
画像データＯＰＩ〜ＯＰ３がＤ−ＦＦ ６〜９を介して
演算回路１１に人力される。
より選択される。すると、選択されたＲＡＭ ５に画像
データＯＰ４が書き込まれ、同時に、Ｄ−ＦＦ９がクリ
アされる。他方、ＲＡＭ ２〜４から、格納されていた
画像データＯＰＩ〜ＯＰ３がＤ−ＦＦ ６〜９を介して
演算回路１１に人力される。
この様にして、新たな１ラインの画像データがあるライ
ンメモリに入力している期間に、先に、入力して他のラ
インメモリに格納されている画像データの読出しがなさ
れ、これによりＭ×Ｎの画像情報を得ることができる。
ンメモリに入力している期間に、先に、入力して他のラ
インメモリに格納されている画像データの読出しがなさ
れ、これによりＭ×Ｎの画像情報を得ることができる。
従って、待ち時間なく、Ｍ×Ｎの画像情報を形成可能と
なるものである。
なるものである。
（発明の効果〕
以上説明したように、この発明によれば、上記のように
構成したから、高速処理できる画像処理装置を得ること
ができるという効果がある。
構成したから、高速処理できる画像処理装置を得ること
ができるという効果がある。
第１図はこの発明の一実施例を示す図、第２図はタイミ
ングチャートで、第２図（ａ）はＨ５ＹＮＣ信号を示す
図、第２図（ｂ）はＡ信号を示す図、第２図（ｃ）はＢ
信号を示す図、第２図（ｄ）はＣＬに信号を示す図、第
２図（ｅ）〜（ｈ）はそれぞれ書き込みクロック信号を
示す図、第２図（ｆ）〜（２）はそれぞれ画像データを
示す図である。 １−−・ラインメモリ選択回路 ２〜５−−−ＲＡＭ
ングチャートで、第２図（ａ）はＨ５ＹＮＣ信号を示す
図、第２図（ｂ）はＡ信号を示す図、第２図（ｃ）はＢ
信号を示す図、第２図（ｄ）はＣＬに信号を示す図、第
２図（ｅ）〜（ｈ）はそれぞれ書き込みクロック信号を
示す図、第２図（ｆ）〜（２）はそれぞれ画像データを
示す図である。 １−−・ラインメモリ選択回路 ２〜５−−−ＲＡＭ
Claims (1)
- Ｍライン×Ｎ画素の画像情報を形成する画像処理装置で
あって、すくなくともＭ＋１個のラインメモリと、これ
らから、順次、１個のラインメモリを選択するラインメ
モリ選択手段と、選択された１個のラインメモリに、画
像データを書き込むデータ書き込み手段と、残りのＭ個
のラインメモリからすでに格納されている画像データを
読み出すデータ読み出し手段とを備えたことを特徴とす
る画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9316587A JPS63260263A (ja) | 1987-04-17 | 1987-04-17 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9316587A JPS63260263A (ja) | 1987-04-17 | 1987-04-17 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260263A true JPS63260263A (ja) | 1988-10-27 |
Family
ID=14074954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9316587A Pending JPS63260263A (ja) | 1987-04-17 | 1987-04-17 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036969A (ja) * | 1989-06-02 | 1991-01-14 | Fuji Xerox Co Ltd | 画像読取り装置 |
| US6501560B1 (en) | 1998-12-17 | 2002-12-31 | Brother Kogyo Kabushiki Kaisha | Image duplicating apparatus and storage medium |
-
1987
- 1987-04-17 JP JP9316587A patent/JPS63260263A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036969A (ja) * | 1989-06-02 | 1991-01-14 | Fuji Xerox Co Ltd | 画像読取り装置 |
| US6501560B1 (en) | 1998-12-17 | 2002-12-31 | Brother Kogyo Kabushiki Kaisha | Image duplicating apparatus and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63260263A (ja) | 画像処理装置 | |
| JPS61138330A (ja) | バツフア回路 | |
| JPS6061853A (ja) | 情報処理装置 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS60262243A (ja) | 高速演算装置 | |
| JPS6218595A (ja) | 表示装置 | |
| JPS6134592A (ja) | 表示制御方式 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPS61238089A (ja) | マルチウインドウ制御装置 | |
| JPS61134793A (ja) | 画像処理装置 | |
| JPH02206085A (ja) | データ設定回路 | |
| JPH0432592B2 (ja) | ||
| JPS62127793A (ja) | メモリ制御回路 | |
| JPS58129472A (ja) | ラスタ・スキヤン・デイスプレイ装置 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPS6191690A (ja) | 画像表示装置 | |
| JPS61231672A (ja) | 画像処理装置 | |
| JPH0521268B2 (ja) | ||
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPS63151994A (ja) | 画像表示装置 | |
| JPS63271294A (ja) | ビデオゲームマシンにおける画像書換方法 | |
| JPH01184566A (ja) | データ転送制御方式 | |
| JPH0198083A (ja) | フレーム・バッファ並列処理制御回路 | |
| JPS61139888A (ja) | 画像演算装置 |