JPH036990A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理回路に関し、より具体的には電子スチ
ル・カメラなどに用いられる画像処理回路に関する。

［従来の技術］ 近年、半導体メモリの大容量化に伴い、半導体メモリを
多用する電子スチル・カメラが注目されている。そのよ
うな電子スチル・カメラでは、撮像素子の例えばＲＧＢ
出力を切り換えて得られるスイッチＹ信号を、−旦ＦＩ
ＦＯ（Ｆｉｒｓｔ−ｉｎ　Ｆｉｒｓｔ−ｏｕｔ）型メモ
リに入力し、当該ＦＩＦＯメモリの出力から、２本のＩ
Ｈライン・メモリによりＩＨ遅延信号と２Ｈ遅延信号を
形成し、ＦＩＦＯメモリ出力、ＩＨ遅延信号及び２Ｈ遅
延信号を垂直ＦＩＲ（有限インパルス応答）型フィルタ
に入力して垂直アパーチャ補正を行なう。これにより輝
度信号が得られる。

また、前記ＩＨ遅延信号からＲ，Ｇ、Ｂの各信号を取り
出し、それぞれに水平ＦＩＲフィルタ処理を施した後、
色差信号Ｒ−Ｙ、Ｂ−Ｙに変換し、色差線順次化する。

このようにして得られて輝度信号及び線順次化色差信号
をクランプし、ブランキング処理を施し、輝度信号には
複合同期信号を付加して、公知の磁気記録再生装置によ
りビデオ・フロッピーに磁気記録する。

［発明が解決しようとする課題］ 上記従来例では、所定容量のＦＩＦＯメそりの他に、垂
直アパーチャ補正のために２本のＩＨライン・メモリが
必要である。これは回路規模の大型化の製造コストの上
昇を招く。

そこで本発明はこのような問題点を解消する画像処理回
路を提示することを目的とする。

［課題を解決するための手段］ 本発明に係る画像処理回路は、所定量を単位として同じ
記憶データを少なくとも２回連続して読み出すことので
きるメモリ手段を設け、当該メモリ手段の記憶領域を分
割した複数のメモリ・ブロックに映像信号を所定順序で
配分し、当該複数のメモリ・ブロックの所定の記憶デー
タを同時に読み出して垂直ディジタル・フィルタ処理の
回路に供給することを特徴とする。

［作用］ 上記手段により、上記メモリ手段の記憶データを有効活
用でき、垂直ディジタル・フィルタのためのライン・メ
モリを節減できる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明を適用した電子スチル・カメラの一実施
例の構成ブロック図を示す。なお、図面の理解を容易に
するために、各回路へのクロック信号線及びクロック信
号発生回路については図示を省略した。１０は撮影レン
ズ、１２はＲＧＢストライブ・フィルタを装備した撮像
素子であり、撮像素子１２は撮影レンズ１０による被写
体像を電気信号に変換する。サンプル・ホールド（Ｓ／
Ｈ）回路１゛２は撮像素子１２から出力されるＲｌＧ、
　　Ｈの各信号をサンプル・ホールドする。これにより
、映像部分のみが取り出される。レベル調整回路１６は
、システムｒＭ御回路１８からの制御信号に従いＳ／Ｈ
回路１４のＲ，Ｇ、Ｈの各出力信号をレベル調整する。

具体的には、露出センサ２０の出力に従い、適正露出に
なるようにＳ／Ｈ回路１４のＲ，Ｇ、Ｂ出力の各々をレ
ベル調整すると共に、Ｒセンサ２２及びＢセンサ２４の
出力に従い、色バランス調整のために例えばＲ信号とＢ
信号のレベルを調整する。

Ａ／Ｄ変換器２６はレベル調整回路１６のＲｌＧ、Ｈの
各出力をそれぞれディジタル化する。なお、Ａ／Ｄ変換
器２６は撮像素子のオプティカル・ブラック部分の信号
をクランプし、Ａ／Ｄ変換用の抵抗ラダーのガンマ特性
によりガンマ変換した信号を出力する。スイッチ２８は
３倍速で切り換えられ、これにより、Ａ／Ｄ変換器２６
のＲ２Ｏ，Ｂ出力から所謂スイッチＹ信号が形成される
。

即ち、スイッチＹ信号はＲ，Ｇ、Ｂの３倍速の順次信号
である。そして、スイッチ３０をライン毎に切り換えて
、スイッチＹ信号をライン毎に循環的にＦＩＦＯメモリ
３１，３２．３３に分配する。即ち、撮像素子１２によ
る撮影画像の最上ラインを第１ラインとし、ｍを整数と
すると、メモリ３１には第１．第４．第７．・・・、第
（３ｍ＋１）ラインの信号が書き込まれ、メモリ３２に
は第２゜第５．第８、・・・第（３ｍ＋２）ラインの信
号、メモリ３３には第３．第６．・・・、第（３ｍ＋３
）ラインの信号が書き込まれる。

ＦＩＦＯメモリ３１，３２．３３については、基本的に
は同じラインの記憶データを繰り返し読み出せるものや
、指定のラインの記憶データを読み出せるものであれば
よい。前者に対しては、例えば水平読出しカウンタから
のインクリメント・パルスを外部制御信号によりマスク
できるようにすればよく、また後者に対しては水平続出
しカウンタ及び垂直読出しカウンタを指定の値に変更で
きればよい。

次に、ＦＩＦＯメモリ３１，３２．３３の信号を同時に
読み出し、マトリクス・スイッチ３４により切り換えて
、連続する３本のラインの信号を取り出す。例えば、先
ず、メモリ３１から第１ライン、メモリ３２から第２ラ
イン、メモリ３３から第３ラインの信号を取り出し、マ
トリクス・スイッチ３４ではそのまま通す。次に、メモ
リ３２から第２ラインの信号を、メモリ３３から第３ラ
インの信号を再び読み出し、メモリ３１から第４ライン
の信号を読み出し、マトリクス・スイッチ３４でこれら
を並べ代えて、タップ３４ａから第２ライン、中間タッ
プ３４ｂから第３ライン、タップ３４ｃから第４ライン
の信号を出力する。同様にして、次のタイミングでは、
マトリクス・スイッチ３４は、タップ３４ａから第８ラ
イン、中間タップ３４ｂから第４ライン、タップ３４ｃ
から第５ラインの信号を出力する。

このようにして、マトリクス・スイッチ３４の３つのタ
ップ３４ａ、３４ｂ、３４ｃからは、撮像素子１２の隣
接する３ラインからの信号を同時に、且つその読出しラ
インを１ラインずつ下に下げていったように読み出した
信号が得られる。従って、マトリクス・スイッチ３４の
３つの出力信号を有限インパルス応答型（ＦＩＲ）型垂
直フィルタ３６に人力して、アパーチャ補正できる。垂
直フィルタ３６の出力はＤ／Ａ変換器３８によりアナロ
グ信号に戻されて疑似Ｙ信号になる。

他方、マトリクス・スイッチ３４の中間タップ（垂直フ
ィルタ３６の位相中心にあたるところ）３４ｂの信号は
スイッチ４０により再びＲ，Ｇ。

Ｂの信号に分解され、それぞれ、水平フィルタ４４．４
６．４８により水平帯域制限された後、色差マトリクス
回路４８．５０に人力され、色差マトリクス回路４８に
より色差信号Ｒ−Ｙに、色差マトリクス回路５０により
色差信号Ｂ−Ｙに変換される。スイッチ５２をライン毎
に切り換えることにより、色差マトリクス回路４８．５
０の出力を線順次化し、Ｄ／Ａ変換器５４でアナログ信
号に変換する。

Ｄ／Ａ変換器３８から出力される疑似輝度信号及びＤ／
Ａ変換器５４から出力される線順次色差信号はそれぞれ
、ＬＰＦ５６，５８により帯域制限され、クランプ回路
６０．６２によりクランプされ、ブランキング回路６４
．６６によりブランキングされる。ブランキング回路６
４の出力には加算器６８により同期信号が重畳される。

そして、ブランキング回路６２の出力が録画再生装置７
゜の線順次色差信号入力に印加され、加算器６８の出力
が録画再生装置７０の輝度入力に印加され、磁気ディス
ク、固体メモリ装置などの記録媒体に記録される。

第１図の実施例では、スイッチＹ信号から記録用の輝度
信号を形成したが、スイッチＹ信号から高域成分を取り
出してＹ、信号とし、ＲＧＢ信号からＹＬ倍信号形成し
、両者を合成して記録用の輝度信号を形成してもよい。

また、色差信号からスイッチＹ信号の補正信号を作り、
それをスイッチＹ信号に加算して、記録用の輝度信号を
形成してもよい。また、本実施例は、ＲＧＢストライブ
・フィルタに限定されず、撮像素子１２の画素配置も、
正方状のものや、二次元的にオフセットされているもの
など、各種の配置に適用できる。

第２図は本発明の別の実施例の構成ブロック図を示す。

なお、全体を制御するシステム制御回路、露出センサ及
び測色センサは本実施例に直接関係しないので図示を省
略した。撮影レンズ１１０による光学像は撮像素子１１
２により電気信号に変換され、撮像素子１１２が出力す
るＲ、Ｇ、Ｂの各信号はＳ／Ｈ回路１１４でサンプル・
ホールドされ、レベル調整回路１１６で露出調整及び色
バランス調整される。レベル調整回路１１６のＲｌＧ、
Ｂの各出力は、スイッチ１１８及びクランプ回路１２０
を介してＡ／Ｄ変換器１２２に入力され、そこでガンマ
特性を加味したディジタル値に変換される。なお、スイ
ッチ１１８は後述するスチル・ビデオ録画再生装置１２
４からの再生信号の処理に、クランプ回路１２０以降の
回路を流用するためのものであり、また、クランプ回路
１２変換器１２２のＲ，Ｇ、Ｂ出力は３倍速で切り換わ
るスイッチ１２６によりＲＧＢ順次信号（スイッチＹ信
号）に変換され、第３図に示すように、スイッチ１２８
，１３０によりＦＩＦＯ型フィ一フィールド１３２イン
の信号、ＦＩＦＯフィールド・メモリ１３４に偶ライン
の信号が分配される。メモリ１３２．１３４に書き込ま
れた信号は、交互にライン単位で２回読み出される。メ
モリ１３２，１３４の出力はスイッチ１３６，１３８に
より切り換えられる。これにより、スイッチ１３６，１
３８からは、第１ライン、第２ライン、第２ライン、第
３ライン、第３ライン、第４ライン、・・・というよう
に、第２ライン以降の信号が２回連続して出現する信号
が得られる。

スイッチ１３６の出力は、記録時には何もしないオフセ
ット除去回路１４０を介して、２個のライン・メモリ１
４２，１４４の直列回路の印加される。ライン・メモリ
１４２，１４４は記録時にはそれぞれ０．５Ｈのライン
・メモリとして機能するので、ライン・メモリ１４４の
出力はライン・メモリ１４２の入力に対してＩＨ遅延す
る。スイッチ１３８の出力、スイッチ１３６の出力（オ
フセット除去回路１４０を経由した信号）及びそれより
ＩＨ遅延した信号が垂直フィルタ１４６に印加される。

スイッチ１３６の出力はスイッチ１３８の出力に対して
ＩＨ遅延しているので、垂直フィルタ１４６には、ＯＨ
（遅延なし）、ＩＨ遅延及び２Ｈ遅延した信号が入力す
ることになり、垂直アパーチャ補正が行なわれる。

ＨＰＦ１４８は垂直フィルタ１４６の出力から高域成分
を取り出し、加算器１５０がＨＰＦ１４８の出力に、後
述する色信号処理で形成される低域輝度信号を加算し、
ブランキング回路１５２がブランキング処理し、記録・
再生で切り換わるスイッチ１５４を介してＤ／Ａ変換器
１５６に印加されてアナログ信号に変換され、その後ス
イッチ１５８及びＬＰＦ１６０を介して同期加算器１６
２に印加され、同期信号を付加されてスチル・ビデオ録
画再生装置１２４に入力する。

他方、色信号については、ＲＧＢ分離回路１６４が垂直
フィルタ１４６の中間タップからのＲＧＢ順次信号を１
／３周期のＲ，Ｇ、Ｈの各信号に分離する。ＲＧＢ分離
回路１６４のＲ，、Ｇ、Ｂの各出力はＬＰＦ１６６．１
６８，１７０により帯域制限されて色差マトリクス回路
１７２に供給され、そこで色差信号Ｒ−Ｙと同Ｂ−Ｙに
変換される。同時に、低域輝度信号が形成され、加算器
１５０に供給される。色差信号Ｒ−Ｙ、Ｂ−Ｙはスイッ
チ１７４により線順次化され、ブランキング回路１７６
でブランキングされ、スイッチ１５４、Ｄ／Ａ変換器１
５６、スイッチ１５８及びＬＰＦ１７８を介してスチル
・ビデオ録画再生装置１２４に供給される。

スチル・ビデオ録画再生装置１２４から再生された信号
については、輝度信号及び線順次色差信号は個別にクラ
ンプ回路１２０で直流レベルを固定化され、Ａ／Ｄ変換
器１２２で第４図に示すようにサンプリングされ、その
ディジタル信号は第５図に示すように、スイッチ１２８
，１３０によりメモリ１３２，１３４に配分される。メ
モリ１３２．１３４から読み出された信号は、輝度信号
がスイッチ１３８によりスイッチ１５４に送られ、線順
次色差信号がスイッチ１３６によりオフセット除去回路
１４０に送られる。

オフセット除去回路１４０によりＲ−Ｙ成分とＢ−Ｙ成
分のペデスタル・レベルを同じに調整され、ライン・メ
モリ１４２，１４４及び加算器１８０により色差線順次
の補間信号を形成して、ライン・スイッチ１８２により
線間時の色差信号Ｒ−Ｙ、Ｂ−Ｙを形成し、エンコーダ
１８４がＮＴＳＣのビデオ信号に変換し、ブランキング
回路１８６がブランキングを挿入する。なお、再生時に
は、ライン・メモリ１４２，１４４はそれぞれ、そのク
ロック周期によりＩＨのライン・メモリとして機能する
。ブランキング回路１８６の出力はスイッチ１５４に印
加される。

このようにして、スイッチ１５４には再生信号の輝度信
号及び色差信号が供給され、以降は、Ｄ／Ａ変換器１５
６によりアナログ信号に変換され、スイッチ１５８、帯
域制限のＬＰＦ１８７　１８８及び出力アンプ１８９，
１９０を介して出力端子から出力される。

第２図の実施例では、メモリ１３２，１３４を構成する
ＦＩＦＯメモリ素子のブロック分割数が第１図の実施例
に比べて少なくなるので、ＩＣ化した時のピン数が少な
くなるという利点がある。また、ライン・メモリ１４２
，１４４を記録時と再生時の両方で使用するので、全体
としては無駄の無い回路構成を構築できる。

［発明の効果］ 以上の説明から容易に理解できるように、本発明によれ
ば、ＦＩＦＯメモリを有効活用して、全体としてメモリ
素子数を削減でき、小型化及び低価格化に図ることがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
第２の実施例の構成ブロック図、第３図は記録時（撮影
時）のメモリ１３２，１３４の使用態様の説明図、第４
図は第２図で再生信号のサンプリング点の説明図、第５
図は第２図で再生時のメモリ１３２，１３４の使用態様
の説明図である。

Claims (1)

【特許請求の範囲】
1. 所定量を単位として同じ記憶データを少なくとも２回連
   続して読み出すことのできるメモリ手段を設け、当該メ
   モリ手段の記憶領域を分割した複数のメモリ・ブロック
   に映像信号を所定順序で配分し、当該複数のメモリ・ブ
   ロックの所定の記憶データを同時に読み出して垂直ディ
   ジタル・フィルタ処理の回路に供給することを特徴とす
   る画像処理回路。