JPH0773340B2 - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH0773340B2 JPH0773340B2 JP4083964A JP8396492A JPH0773340B2 JP H0773340 B2 JPH0773340 B2 JP H0773340B2 JP 4083964 A JP4083964 A JP 4083964A JP 8396492 A JP8396492 A JP 8396492A JP H0773340 B2 JPH0773340 B2 JP H0773340B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- memory
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 40
- 238000000926 separation method Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000013598 vector Substances 0.000 description 10
- 238000001514 detection method Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子ズーム機能を有する
ビデオカメラに用いて好適な映像信号処理回路に関す
る。
ビデオカメラに用いて好適な映像信号処理回路に関す
る。
【０００２】
【従来の技術】従来、電子ズーム機能を有するビデオカ
メラはNational Technical ReportVol.37 No.3 Jun.199
1 P48〜P54に示されているようにフィールドメモリの読
み出し及び書き込みを制御する制御回路を有するＩＣと
電子ズームのための補間処理をするＩＣとは別々であっ
た。
メラはNational Technical ReportVol.37 No.3 Jun.199
1 P48〜P54に示されているようにフィールドメモリの読
み出し及び書き込みを制御する制御回路を有するＩＣと
電子ズームのための補間処理をするＩＣとは別々であっ
た。
【０００３】 ところで、上述のビデオカメラにおいて
は、フィールドメモリに供給されるデータはＹＣ分離前
のデータであるが、補間処理回路に供給されるデータは
ＹＣ分離後のデータである。このため、指示されたズー
ム倍率に応じて前記フィールドメモリの読み出し位置を
制御するメモリ制御回路と、これとは別にズーム倍率に
応じた補間係数を作成する制御回路を設ける必要があ
り、両者を一つの制御回路で兼用することはできなかっ
た。
は、フィールドメモリに供給されるデータはＹＣ分離前
のデータであるが、補間処理回路に供給されるデータは
ＹＣ分離後のデータである。このため、指示されたズー
ム倍率に応じて前記フィールドメモリの読み出し位置を
制御するメモリ制御回路と、これとは別にズーム倍率に
応じた補間係数を作成する制御回路を設ける必要があ
り、両者を一つの制御回路で兼用することはできなかっ
た。
【０００４】 また、ＹＣ分離後に補間処理を行うた
め、Ｙ信号及びＣ信号のそれぞれに対して補間のための
ラインメモリを必要としていた。
め、Ｙ信号及びＣ信号のそれぞれに対して補間のための
ラインメモリを必要としていた。
【０００５】
【発明が解決しようとする課題】本発明は上述の点に鑑
み為されたものであり、メモリ制御回路とは別に補間係
数を作成する制御回路を設ける必要がなく、且つ、補間
処理に必要なラインメモリの数を削減できる映像信号処
理回路を提供するものである。
み為されたものであり、メモリ制御回路とは別に補間係
数を作成する制御回路を設ける必要がなく、且つ、補間
処理に必要なラインメモリの数を削減できる映像信号処
理回路を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、ＣＣＤ出力を
ＡＤ変換するＡＤ変換回路と、このＡＤ変換回路出力を
輝度信号と色信号に分離するＹＣ分離回路と、このＹＣ
分離回路出力に対して信号処理を施す信号処理回路と、
この信号処理回路出力をＤＡ変換するＤＡ変換回路とを
備える映像信号処理回路において、前記ＡＤ変換回路出
力を少なくとも１フィールド記憶するメモリと、指示さ
れたズーム倍率に応じてＹＣ分離前の前記メモリ出力を
補間する補間回路と、前記ズーム倍率に応じて前記メモ
リの読み出し位置を制御すると共に、前記ズーム倍率に
応じた補間係数を作成し前記補間回路に供給するメモリ
制御回路とを設けてなる映像信号処理回路である。
ＡＤ変換するＡＤ変換回路と、このＡＤ変換回路出力を
輝度信号と色信号に分離するＹＣ分離回路と、このＹＣ
分離回路出力に対して信号処理を施す信号処理回路と、
この信号処理回路出力をＤＡ変換するＤＡ変換回路とを
備える映像信号処理回路において、前記ＡＤ変換回路出
力を少なくとも１フィールド記憶するメモリと、指示さ
れたズーム倍率に応じてＹＣ分離前の前記メモリ出力を
補間する補間回路と、前記ズーム倍率に応じて前記メモ
リの読み出し位置を制御すると共に、前記ズーム倍率に
応じた補間係数を作成し前記補間回路に供給するメモリ
制御回路とを設けてなる映像信号処理回路である。
【０００７】
【作用】本発明においては、補間回路は指示されたズー
ム倍率に応じてＹＣ分離前のメモリ出力を補間する。メ
モリ制御回路は前記ズーム倍率に応じて前記メモリの読
み出し位置を制御すると共に、前記ズーム倍率に応じた
補間係数を作成しこれを前記補間回路へ供給する。
ム倍率に応じてＹＣ分離前のメモリ出力を補間する。メ
モリ制御回路は前記ズーム倍率に応じて前記メモリの読
み出し位置を制御すると共に、前記ズーム倍率に応じた
補間係数を作成しこれを前記補間回路へ供給する。
【０００８】
【実施例】以下、図面に従い本発明の一実施例を説明す
る。
る。
【０００９】図１は本実施例におけるビデオカメラの映
像信号処理回路の概略ブロック図を示す。図中、１は撮
像面に所定のモザイク型カラーフィルタが配設されたＣ
ＣＤ（固体撮像素子）、２はこのＣＣＤ出力を１０ビッ
トのデジタル信号に変換するＡ／Ｄ変換器である。
像信号処理回路の概略ブロック図を示す。図中、１は撮
像面に所定のモザイク型カラーフィルタが配設されたＣ
ＣＤ（固体撮像素子）、２はこのＣＣＤ出力を１０ビッ
トのデジタル信号に変換するＡ／Ｄ変換器である。
【００１０】 ３は手ぶれ補正用ＩＣであり、大別して
ノイズリデュース回路３１、動きベクトル検出回路３２
及びメモリ制御回路３３で構成される。ノイズリデュー
ス回路３１は前記Ａ／Ｄ変換器２出力から時間軸方向に
相関性のないノイズを除去するものであり、ＩＣ外部の
フィールドメモリＦと共に巡回型ノイズリデューサを構
成する。
ノイズリデュース回路３１、動きベクトル検出回路３２
及びメモリ制御回路３３で構成される。ノイズリデュー
ス回路３１は前記Ａ／Ｄ変換器２出力から時間軸方向に
相関性のないノイズを除去するものであり、ＩＣ外部の
フィールドメモリＦと共に巡回型ノイズリデューサを構
成する。
【００１１】３４は１０ビットのノイズリデュース回路
３１出力を８ビットにデータ圧縮して８ビットの前記フ
ィールドメモリＦに供給する圧縮回路、３５はフィール
ドメモリＦから読み出された８ビットのデータを１０ビ
ットに伸張して前記ノイズリデュース回路３１に供給す
る伸張回路である。また、このフィールドメモリＦは後
述するように本来、電子ズーム及び手ぶれ補正に使用さ
れるものである。
３１出力を８ビットにデータ圧縮して８ビットの前記フ
ィールドメモリＦに供給する圧縮回路、３５はフィール
ドメモリＦから読み出された８ビットのデータを１０ビ
ットに伸張して前記ノイズリデュース回路３１に供給す
る伸張回路である。また、このフィールドメモリＦは後
述するように本来、電子ズーム及び手ぶれ補正に使用さ
れるものである。
【００１２】しかしながら、電子ズーム及び手ぶれ補正
機能を動作させているときは、ノイズリデュース回路３
１の入力とフィールドメモリＦ出力とでデータの相関性
が損なわれるのでノイズリデューサの動作を止める必要
がある。そこで、本実施例ではノイズリデュース回路３
１出力と伸張回路３５出力とを選択して出力するセレク
タ３７を設け、電子ズーム或るいは手ぶれ補正動作時は
伸張回路出力を選択するとともに前記ノイズリデュース
回路の係数Ｋを１に設定して該回路の動作を停止させる
よう制御する。
機能を動作させているときは、ノイズリデュース回路３
１の入力とフィールドメモリＦ出力とでデータの相関性
が損なわれるのでノイズリデューサの動作を止める必要
がある。そこで、本実施例ではノイズリデュース回路３
１出力と伸張回路３５出力とを選択して出力するセレク
タ３７を設け、電子ズーム或るいは手ぶれ補正動作時は
伸張回路出力を選択するとともに前記ノイズリデュース
回路の係数Ｋを１に設定して該回路の動作を停止させる
よう制御する。
【００１３】一方、前記Ａ／Ｄ変換器２出力の一部は動
きベクトル検出回路３２へ入力される。この動きベクト
ル検出回路３２は周知の代表点マッチング法により４個
の検出ブロック毎に動きベクトルを検出し、第１マイク
ロコンピュータ４に供給する。この第１マイクロコンピ
ュータ４は検出ブロック毎の動きベクトルから１個の動
きベクトルを特定する。
きベクトル検出回路３２へ入力される。この動きベクト
ル検出回路３２は周知の代表点マッチング法により４個
の検出ブロック毎に動きベクトルを検出し、第１マイク
ロコンピュータ４に供給する。この第１マイクロコンピ
ュータ４は検出ブロック毎の動きベクトルから１個の動
きベクトルを特定する。
【００１４】そして、手ぶれ補正時は、所定のズーム倍
率（１．２倍）により電子ズームを行うと共にこの動き
ベクトルに応じて、フィールドメモリＦからの読み出し
開始位置を制御することにより画像の切り出し位置を制
御して手ぶれを補正する。
率（１．２倍）により電子ズームを行うと共にこの動き
ベクトルに応じて、フィールドメモリＦからの読み出し
開始位置を制御することにより画像の切り出し位置を制
御して手ぶれを補正する。
【００１５】次に、メモリ制御回路３３について説明す
る。
る。
【００１６】 メモリ制御回路３３は第１マイクロコン
ピュータ４からの書き込み開始アドレスによりフィール
ドメモリＦの書き込みを制御する。また、前記動きベク
トル及び若しくは指示されたズーム倍率（１〜４倍）に
応じて読み出し開始アドレスを制御すると共に、ズーム
倍率に応じた読み出しパルスを発生して同一データの重
複読み出し制御する。
ピュータ４からの書き込み開始アドレスによりフィール
ドメモリＦの書き込みを制御する。また、前記動きベク
トル及び若しくは指示されたズーム倍率（１〜４倍）に
応じて読み出し開始アドレスを制御すると共に、ズーム
倍率に応じた読み出しパルスを発生して同一データの重
複読み出し制御する。
【００１７】また、メモリ制御回路３３はズーム倍率に
応じて後述する補間回路へ供給すべき補間係数を演算す
る。即ち、このメモリ制御回路３３はフィールドメモリ
Ｆの書込み及び読出しを制御すると共に補間回路を制御
することによりズーム制御を為す。
応じて後述する補間回路へ供給すべき補間係数を演算す
る。即ち、このメモリ制御回路３３はフィールドメモリ
Ｆの書込み及び読出しを制御すると共に補間回路を制御
することによりズーム制御を為す。
【００１８】更に、ズーム時はフィールドメモリＦから
の信号の色順序はＣＣＤ出力とは異なることになる。こ
のままでは後述のＹＣ分離回路が動作しないので、メモ
リ制御回路３３は前記読み出しパルスに基づいて色順序
を示す色順序識別信号を作成し前記ＹＣ分離回路に供給
している。
の信号の色順序はＣＣＤ出力とは異なることになる。こ
のままでは後述のＹＣ分離回路が動作しないので、メモ
リ制御回路３３は前記読み出しパルスに基づいて色順序
を示す色順序識別信号を作成し前記ＹＣ分離回路に供給
している。
【００１９】次に、３６は同期信号発生回路でありクロ
ック及びスタートパルスに基づき水平及び垂直同期信号
を発生して動きベクトル検出回路３２及びメモリ制御回
路３３に供給する。
ック及びスタートパルスに基づき水平及び垂直同期信号
を発生して動きベクトル検出回路３２及びメモリ制御回
路３３に供給する。
【００２０】５は前記手ぶれ補正用ＩＣ３出力をデジタ
ル処理するデジタル信号処理用ＩＣである。
ル処理するデジタル信号処理用ＩＣである。
【００２１】５０１は前記ノイズリデュース回路３１出
力が供給される補間回路であり、ズーム倍率に応じた前
記補間係数に応じて水平及び垂直方向のデータ補間を行
い、２つの色信号と輝度信号Ｙと更に輪郭補正信号であ
る水平及び垂直のアパーチャ信号ＡＰを生成する。
力が供給される補間回路であり、ズーム倍率に応じた前
記補間係数に応じて水平及び垂直方向のデータ補間を行
い、２つの色信号と輝度信号Ｙと更に輪郭補正信号であ
る水平及び垂直のアパーチャ信号ＡＰを生成する。
【００２２】前記２つの色信号はＹ／Ｃ分離回路５０２
に供給されて色信号Ｃｒ、Ｃｂ及び低域輝度信号ＹＬに
分離され、ＲＧＢマトリクス回路５０３で点順次のＲＧ
Ｂ色信号とされる。このＲＧＢ色信号はγ補正回路５０
４でγ補正された後、色差マトリクス回路５０５でＲ−
Ｙ及びＢ−Ｙの色差信号に変換される。更に、この色差
信号は色信号処理回路５０６で信号処理されＮＴＳＣ色
信号に変調されて出力される。
に供給されて色信号Ｃｒ、Ｃｂ及び低域輝度信号ＹＬに
分離され、ＲＧＢマトリクス回路５０３で点順次のＲＧ
Ｂ色信号とされる。このＲＧＢ色信号はγ補正回路５０
４でγ補正された後、色差マトリクス回路５０５でＲ−
Ｙ及びＢ−Ｙの色差信号に変換される。更に、この色差
信号は色信号処理回路５０６で信号処理されＮＴＳＣ色
信号に変調されて出力される。
【００２３】一方、前記補間回路出力のうち輝度信号Ｙ
はアパーチャ付加回路５０７でアパーチャ信号ＡＰが付
加された後、γ補正回路５０８でγ補正される。更にこ
の輝度信号は輝度信号処理回路５０９で信号処理され、
同期付加回路５１０で前記同期信号発生回路３６出力に
基づいた同期信号が付加されて出力される。
はアパーチャ付加回路５０７でアパーチャ信号ＡＰが付
加された後、γ補正回路５０８でγ補正される。更にこ
の輝度信号は輝度信号処理回路５０９で信号処理され、
同期付加回路５１０で前記同期信号発生回路３６出力に
基づいた同期信号が付加されて出力される。
【００２４】そして、前記色信号処理回路５０６出力及
び同期付加回路５１０出力はそれぞれＤ／Ａ変換器７、
８でアナログの色信号及び輝度信号に変換される。
び同期付加回路５１０出力はそれぞれＤ／Ａ変換器７、
８でアナログの色信号及び輝度信号に変換される。
【００２５】尚、上述の信号処理回路の各ブロックにつ
いては本願出願人が先に出願している特願平３−１５０
３６５号に詳しく記載されているので詳述は割愛する。
いては本願出願人が先に出願している特願平３−１５０
３６５号に詳しく記載されているので詳述は割愛する。
【００２６】次に、ＡＦ（オートフォーカス）、ＡＥ
（オートアイリス）及びＡＷＢ（オートホワイトバラン
ス）に付いて説明する。
（オートアイリス）及びＡＷＢ（オートホワイトバラン
ス）に付いて説明する。
【００２７】前記補間回路５０１からのアパーチャ信号
付加前の輝度出力の一つはＨＰＦ５１１で輝度信号の高
域成分が抽出された後、ＡＦ積算回路５１２に供給され
る。このＡＦ積算回路５１２は撮像エリアを複数に分割
した積算エリア毎にフィールド周期でデジタル的に積算
する。そして、この積算値は第１マイクロコンピュータ
４と通信可能な第２マイクロコンピュータ６で所定の演
算処理が為され、ＡＦ制御出力としてフォーカスモータ
（図示省略）に供給される。
付加前の輝度出力の一つはＨＰＦ５１１で輝度信号の高
域成分が抽出された後、ＡＦ積算回路５１２に供給され
る。このＡＦ積算回路５１２は撮像エリアを複数に分割
した積算エリア毎にフィールド周期でデジタル的に積算
する。そして、この積算値は第１マイクロコンピュータ
４と通信可能な第２マイクロコンピュータ６で所定の演
算処理が為され、ＡＦ制御出力としてフォーカスモータ
（図示省略）に供給される。
【００２８】また、前記補間回路５０１からの輝度出力
は更にＬＰＦ５１３で輝度信号の低域成分が抽出された
後、同様にＡＥ積分回路５１４で積算される。そして、
この積算値は第２マイクロコンピュータ６で所定の演算
処理が為され、ＡＥ制御出力としてアイリスモータ（図
示省略）に供給される。
は更にＬＰＦ５１３で輝度信号の低域成分が抽出された
後、同様にＡＥ積分回路５１４で積算される。そして、
この積算値は第２マイクロコンピュータ６で所定の演算
処理が為され、ＡＥ制御出力としてアイリスモータ（図
示省略）に供給される。
【００２９】更に、ＲＧＢマトリクス回路５０３からの
ＲＧＢ信号若しくは色差マトリクス回路５０５のからの
色差信号（Ｒ−Ｇ、Ｂ−Ｇ）はセレクタ５１５でどちら
か一方が選択され、ＬＰＦ５１６で色信号の低域成分が
抽出された後、同様にＡＷＢ積算回路５１７でデジタル
的に積算される。そして、この積算値は第２マイクロコ
ンピュータ６で所定の演算処理がなされ、ＡＷＢ制御出
力として前記ＲＧＢマトリクス回路５０３に供給され、
この回路内に設けられたＲ、Ｇ、Ｂそれぞれの係数回路
の係数を制御する。
ＲＧＢ信号若しくは色差マトリクス回路５０５のからの
色差信号（Ｒ−Ｇ、Ｂ−Ｇ）はセレクタ５１５でどちら
か一方が選択され、ＬＰＦ５１６で色信号の低域成分が
抽出された後、同様にＡＷＢ積算回路５１７でデジタル
的に積算される。そして、この積算値は第２マイクロコ
ンピュータ６で所定の演算処理がなされ、ＡＷＢ制御出
力として前記ＲＧＢマトリクス回路５０３に供給され、
この回路内に設けられたＲ、Ｇ、Ｂそれぞれの係数回路
の係数を制御する。
【００３０】尚、前記ＡＷＢ制御に使用する色差信号を
Ｒ−Ｙ、Ｂ−ＹとせずにＲ−Ｇ、Ｂ−Ｇとしたのは前記
係数制御を容易に行うことができるからである。
Ｒ−Ｙ、Ｂ−ＹとせずにＲ−Ｇ、Ｂ−Ｇとしたのは前記
係数制御を容易に行うことができるからである。
【００３１】上述の如く、ＡＦ、ＡＥ及びＡＷＢの検出
は手ぶれ補正が為された後の出力を用いて行われるた
め、積算結果が手ぶれによって変動することがなく正確
に制御できる。
は手ぶれ補正が為された後の出力を用いて行われるた
め、積算結果が手ぶれによって変動することがなく正確
に制御できる。
【００３２】また、ＡＦ及びＡＥの検出はγ補正前で且
つ、アパーチャ付加前の即ち非線形処理前の輝度信号を
用いているため正確な検出ができる。
つ、アパーチャ付加前の即ち非線形処理前の輝度信号を
用いているため正確な検出ができる。
【００３３】尚、前記セレクタ５１５は第２マイクロコ
ンピュータ６の設定によりいずれか一方を選択できるよ
うになっている。
ンピュータ６の設定によりいずれか一方を選択できるよ
うになっている。
【００３４】更に、前記ＲＧＢ信号はセレクタ５１５で
選択される前に１フィールド毎に同一の色信号が得られ
るように選択されれており後段の積算回路で１フィール
ド期間は同一の色信号を積算できるようにされている。
同様に色差信号も１フィールド毎に同一の信号が得られ
るように選択されている。
選択される前に１フィールド毎に同一の色信号が得られ
るように選択されれており後段の積算回路で１フィール
ド期間は同一の色信号を積算できるようにされている。
同様に色差信号も１フィールド毎に同一の信号が得られ
るように選択されている。
【００３５】 また、前記ＡＤ変換回路２は１４ＭＨｚ
のマスタークロックを受けてそれぞれ位相が９０度異な
る４種類のサンプリングクロックを発生可能なタイミン
グ制御回路（図示省略）により制御される。そして、こ
のタイミング制御回路は前記ＡＤ変換回路の前段のＡＧ
Ｃ回路（図示省略）の特性に応じて４種類のサンプリン
グクロックの中から好適なものを選択できるように外部
からの制御信号により切り替えられる。
のマスタークロックを受けてそれぞれ位相が９０度異な
る４種類のサンプリングクロックを発生可能なタイミン
グ制御回路（図示省略）により制御される。そして、こ
のタイミング制御回路は前記ＡＤ変換回路の前段のＡＧ
Ｃ回路（図示省略）の特性に応じて４種類のサンプリン
グクロックの中から好適なものを選択できるように外部
からの制御信号により切り替えられる。
【００３６】次に、デジタル信号処理用ＩＣの他の実施
例について図２に従い説明する。
例について図２に従い説明する。
【００３７】本実施例において、５１９は色差マトリク
ス回路５０５出力の低彩度部分を好みに応じて抑圧する
低彩度クロマ抑圧回路であり、同時の色差信号Ｒ−Ｙ及
びＢ−Ｙを出力する。この色差信号はセレクタ５２０で
順次信号に変換される。即ち、このセレクタ５２０をド
ット毎に制御することにより点順次、ライン毎に制御す
ることにより線順次の色差信号が得られる。このセレク
タ５２０出力は出力側に選択されたセレクタ５２２を介
してＩＣ５の色信号入出力端子に導出される。
ス回路５０５出力の低彩度部分を好みに応じて抑圧する
低彩度クロマ抑圧回路であり、同時の色差信号Ｒ−Ｙ及
びＢ−Ｙを出力する。この色差信号はセレクタ５２０で
順次信号に変換される。即ち、このセレクタ５２０をド
ット毎に制御することにより点順次、ライン毎に制御す
ることにより線順次の色差信号が得られる。このセレク
タ５２０出力は出力側に選択されたセレクタ５２２を介
してＩＣ５の色信号入出力端子に導出される。
【００３８】一方、外部のデジタル色信号を入力すると
きはセレクタ５２２は後述する輝度信号の入出力切り替
え用のセレクタ５２５と連動して入力側に切り替わり、
前記色信号入出力端子はセレクタ５２１に接続される。
このように構成することによりＩＣ５の入出力端子を兼
用することができる。
きはセレクタ５２２は後述する輝度信号の入出力切り替
え用のセレクタ５２５と連動して入力側に切り替わり、
前記色信号入出力端子はセレクタ５２１に接続される。
このように構成することによりＩＣ５の入出力端子を兼
用することができる。
【００３９】前記セレクタ５２１は入力デジタル色信号
が点順次の時はドット毎に、線順次の時はライン毎に切
り替わるよう制御され、更に同時化回路（図示省略）に
より同時化されて色差信号Ｂ−Ｙ及びＲ−Ｙが得られ
る。この色差信号は前記低彩度クロマ抑圧回路５１９出
力と共にそれぞれセレクタ５２３及び５２４に供給さ
れ、入出力制御信号によりいずれか一方が選択され色信
号処理回路５０６へ供給される。従って、この切り替え
により内部信号と外部信号との映像合成を実現できる。
が点順次の時はドット毎に、線順次の時はライン毎に切
り替わるよう制御され、更に同時化回路（図示省略）に
より同時化されて色差信号Ｂ−Ｙ及びＲ−Ｙが得られ
る。この色差信号は前記低彩度クロマ抑圧回路５１９出
力と共にそれぞれセレクタ５２３及び５２４に供給さ
れ、入出力制御信号によりいずれか一方が選択され色信
号処理回路５０６へ供給される。従って、この切り替え
により内部信号と外部信号との映像合成を実現できる。
【００４０】また、ＲＧＢマトリクス回路５０３からの
ＲＧＢ出力、補間回路５０１からのアパーチャ出力及び
低彩度クロマ抑圧回路５１９からの順次化されたＲ−
Ｙ、Ｂ−Ｙ色差信号はセレクタ５２６によりモニタ用出
力として選択することが可能となっている。そして、こ
のセレクタ５２６出力、同期付加回路５１０からの輝度
出力及びセレクタ５２５からの外部デジタル輝度入力は
セレクタ５２７で選択されてＤＡ変換回路８へ供給され
る。
ＲＧＢ出力、補間回路５０１からのアパーチャ出力及び
低彩度クロマ抑圧回路５１９からの順次化されたＲ−
Ｙ、Ｂ−Ｙ色差信号はセレクタ５２６によりモニタ用出
力として選択することが可能となっている。そして、こ
のセレクタ５２６出力、同期付加回路５１０からの輝度
出力及びセレクタ５２５からの外部デジタル輝度入力は
セレクタ５２７で選択されてＤＡ変換回路８へ供給され
る。
【００４１】
【発明の効果】上述の如く本発明によれば、補間回路は
ＹＣ分離回路の前段に配置され、且つ、メモリ制御回路
はメモリを制御すると共に補間回路に供給すべき補間係
数を作成して出力するため、補間処理用ＩＣ内に別途補
間係数を作成する制御回路を設ける必要なく、且つ、補
間処理をＹＣ分離前に行うことにより補間処理に必要な
ラインメモリの数を削減することができ、回路規模を大
幅に削減することができる。
ＹＣ分離回路の前段に配置され、且つ、メモリ制御回路
はメモリを制御すると共に補間回路に供給すべき補間係
数を作成して出力するため、補間処理用ＩＣ内に別途補
間係数を作成する制御回路を設ける必要なく、且つ、補
間処理をＹＣ分離前に行うことにより補間処理に必要な
ラインメモリの数を削減することができ、回路規模を大
幅に削減することができる。
【図１】本発明の一実施例におけるビデオカメラの映像
信号処理回路のブロック図である。
信号処理回路のブロック図である。
【図２】デジタル信号処理用ＩＣの他の実施例を示すブ
ロック図である。
ロック図である。
３ 手ぶれ補正用ＩＣ ３２ 動きベクトル検出回路 ３３ メモリ制御回路 Ｆ フィールドメモリ ５ デジタル信号処理用ＩＣ ５０１ 補間回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖野 俊行 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 飯沼 俊哉 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 宅間 正男 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 小林 昭男 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 川上 聖肇 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (56)参考文献 特開 昭62−278888（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 ＣＣＤ出力をＡＤ変換するＡＤ変換回路
と、このＡＤ変換回路出力を輝度信号と色信号に分離す
るＹＣ分離回路と、このＹＣ分離回路出力に対して信号
処理を施す信号処理回路と、この信号処理回路出力をＤ
Ａ変換するＤＡ変換回路とを備える映像信号処理回路に
おいて、 前記ＡＤ変換回路出力を少なくとも１フィールド記憶す
るメモリと、指示されたズーム倍率に応じてＹＣ分離前
の前記メモリ出力を補間する補間回路と、前記ズーム倍
率に応じて前記メモリの読み出し位置を制御すると共
に、前記ズーム倍率に応じた補間係数を作成し前記補間
回路に供給するメモリ制御回路とを設けてなる映像信号
処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083964A JPH0773340B2 (ja) | 1992-04-06 | 1992-04-06 | 映像信号処理回路 |
| US08/021,590 US5345264A (en) | 1992-02-27 | 1993-02-24 | Video signal processing circuit for a video camera using a luminance signal |
| US08/255,728 US5428391A (en) | 1992-02-27 | 1994-06-07 | Video signal processing circuit for a video camera having a recursive-type noise reducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083964A JPH0773340B2 (ja) | 1992-04-06 | 1992-04-06 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646306A JPH0646306A (ja) | 1994-02-18 |
| JPH0773340B2 true JPH0773340B2 (ja) | 1995-08-02 |
Family
ID=13817240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4083964A Expired - Lifetime JPH0773340B2 (ja) | 1992-02-27 | 1992-04-06 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773340B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158445A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 巡回型ノイズリダクション回路および方法 |
-
1992
- 1992-04-06 JP JP4083964A patent/JPH0773340B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646306A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261152B2 (ja) | 複数の光学系を備えた撮像装置 | |
| US5428391A (en) | Video signal processing circuit for a video camera having a recursive-type noise reducer | |
| US5719624A (en) | Image recording apparatus with arithmetic processing | |
| US5389974A (en) | Automatic converting device of television broadcasting mode | |
| US5550586A (en) | Video camera and image input device connected through signal line for transferring multiplex data, and image input system using them | |
| US5627603A (en) | Image processing apparatus utilizing a conventional signal processor to process high-definition electronic camera signals | |
| EP0746166B1 (en) | Image sensing apparatus and method | |
| KR100595251B1 (ko) | 디스플레이 장치의 색재현 장치 및 방법 | |
| JP2632110B2 (ja) | ビデオカメラ | |
| JPH06261331A (ja) | 撮像装置 | |
| JPH0773340B2 (ja) | 映像信号処理回路 | |
| JPH0773342B2 (ja) | 映像信号処理回路 | |
| JPH07123421A (ja) | 撮像装置 | |
| JPH07131721A (ja) | ディジタルスチルカメラ | |
| JP2614575B2 (ja) | ビデオカメラ | |
| US5041905A (en) | Digital teleconverter | |
| JP2003348442A (ja) | テレビジョンカメラ装置 | |
| US6040855A (en) | Color signal adjustment apparatus | |
| JP2861055B2 (ja) | 画像信号処理装置 | |
| KR19980081826A (ko) | 신호처리회로 | |
| JP3463695B2 (ja) | 撮影装置 | |
| JPH03213064A (ja) | ガンマ補正装置 | |
| JP3133612B2 (ja) | 映像信号処理装置 | |
| JPH06197372A (ja) | 映像再生装置 | |
| JP3281454B2 (ja) | 撮像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 17 |