JPH0370054A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電子機器、特にデータ入出力を制御するＣＰＵ
と、このＣＰＵにより制御されデータを記憶するメモリ
と、前記ＣＰＵによる前記メモリに対するデータ書き込
みを禁止する手段を有する電子機器に関するものである
。

［従来の技術］ 従来より、マイクロプロセッサなどからなるＣＰＵと、
ＲＯＭ、ＲＡＭなどのメモリを用°いた種々の電子機器
が知られている。たとえば、ファクシミリ装置などでは
、所定の短縮ダイヤル操作に対応して記憶された電話番
号などをＲＡＭなどの書換可能なメモリに記憶する構成
が知られている。

ところが、このようにＲＡＭなどの書換可能なメモリを
有する装置においては、ＣＰＵがアクセスするメモリ内
にユーザにとって重要なデータを保存しておく場合、こ
のデータはユーザの操作によってのみ書き換えられるよ
うにする必要がある。

ところが、コンピュータを制御しているＣＰＵの制御プ
ログラムのバグによってＣＰＵが暴走した場合、ユーザ
の知らないうちにメモリ中傘の重要なデータが破壊され
てしまう。また、外部からの静電気ノイズによるショッ
クによってＣＰＵが暴走し、メモリのデータが破壊され
ることもある。

このような危険を避けるためにメモリ内容の書換を禁止
する、いわゆるメモリプロテクトスイッチを設けた電子
機器が知られている。

［発明が解決しようとする課題］ しかしながら、上記従来例ではＣＰＵからメモリへのデ
ータ書込禁止機能は、メモリプロテクトスイッチの状態
に依存して制御されるため、次のような欠点があった。

（１）ユーザがデータを設定した後、メモリプロテクト
スイッチの禁止状態への切換を忘れるとデータを保護で
きない。

（２）ユーザがデータを設定しようとした時、その度に
スイッチを操作しなければならず煩わしい。

（３）処理プログラムのバグなど何らかの原因でメモリ
に蓄積されたデータにエラーが発生した場合、ユーザに
告知してメモリを初期化しないと誤動作の原因となる。

本発明の課題は、以上の問題を解決し、確実にメモリ内
容を保護できる電子機器を提供することにある。

［課題を解決するための手段］ 以上の課題を解決するために、本発明においては、デー
タ入出力を制御するＣＰＵと、このＣＰＵにより制御さ
れデータを記憶するメモリと、前記ＣＰＵによる前記メ
モリに対するデータ書き込みを禁止する手段と、ユーザ
の所定の操作を検出する手段と、この検出手段により所
定操作が検出された場合一定時間の間前記メモリの書き
込み禁止を解除する制御手段を設けた構成を採用した。

［作　用］ 以上の構成によれば、ユーザの所定の操作が行なわれた
ときのみ一定時間記憶手段の書き込み禁止を解除するこ
とにより、メモリプロテクト制御の簡略化と、確実化が
可能となる。

［実施例］ 以下、図面に示す実施例に基づき、本発明の詳細な説明
する。

第１図は本発明を採用した電子機器の制御系の構造を示
している。ここでは、ファクシミリ装置、電話機、ワー
ドプロセッサ、パーソナルコンピュータなど、ＣＰＵお
よびメモリを用いた機器の制御系の構造を示している。

第１図において符号１はマイクロプロセッサなどからな
るＣＰＵで、ＲＯＭ１ａに格納されたプログラムにした
がって装置全体の動作を制御する。

また、ＣＰＵＩには、情報記憶手段としてＲＡＭ（ある
いはＥＥＦＲＯＭなど）からなる書き換え可能なメモリ
６が接続されている。メモリ６に記憶させるデータは、
ＣＰＵＩの処理結果、あるいはキーコードエンコーダ２
や、不図示の入力手段から人力されたデータである。メ
モリ６の記憶領域に対するアクセス（書き込みおよび読
み出し）は、ＣＰＵ　１によりアドレスバスＡＢおよび
データバスＤＢを介して制御される。特に、データ書き
込み時には、メモリ６の書き込み端子ＷＲに負論理の書
き込み信号を人力する。

メモリ６は主電源９により駆動されるが、電源スイツチ
１０により主電源が遮断されている状態でもバックアッ
プ電源制御回路７を介してバックアップ電池８からの給
電により駆動され、その記憶内容が保持される また、ｃｐｕｔには情報人力手段としてキーコードエン
コーダ２を介してキーボードＫＢが接続されている。キ
ーコードエンコーダ２は、公知のキーマトリクス回路を
介して、キーボードＫＢの複数のキーの人力情報を読取
り、信号線Ａを介してＣＰＵ　１に入力する。

キーコードエンコーダ２の出力信号は、ＣＰＵ１で解析
可能な所定の様式をもつキーコードで、本実施例では、
キーコード検出回路３によりキーボードＫＢの所定キー
押下に対応した所定のキーコードを検出するようになっ
ている。

キーコード検出回路３の出力は信号線Ｂを介してモノマ
ルチバイブレータ４に人力されており、モノマルチバイ
ブレータ４はキーコード検出回路３が所定のキーコード
を検出した際に信号線Ｃを介して負論理のＡＮＤゲート
５に所定の時間幅を有するパルス（負論理）を人力する
。

ＡＮＤゲート５の他方の入力端子には、ＣＰＵ１がメモ
リ６に対して出力するライトパルス（信号線Ｄ）が入力
されており、このライトパルスは、キーコード検出回路
３が所定キーコートを検出しモノマルチバイブレータ４
の出力がローレベルとなっている期間のみメモリ６の書
き込み端子に人力される。

また、ＣＰＵ　１は、所定のキーコードを検出すると、
アドレスバスＡＢに所定のアドレスデータを出力し、そ
れまでに人力され不図示の内部レジスタ、バッファメモ
リなどに格納されているデータをデータバスＤＢ上に出
力し、さらに信号線りにライトパルスを出力することに
よりメモリ６へのデータ書き込みを行なうが、実際にラ
イトパルスがメモリ６に印加されるのはキーボードＫＢ
で所定のキー人力が行なわれている場合のみである。

第２図に第１図の信号線Ａ−Ｄの信号タイくングを詳細
に示す。図示のように、信号線Ａ上には、キーコードエ
ンコーダ２から定期的にキーコードが出力される。キー
コード検出回路３は、所定のキーコードを検出すると、
信号線Ｂにパルスを発生する。

モノマルチバイブレータ４はこのパルスを検出すると、
信号線Ｃに期間ｔのローレベル信号を形成する。この期
間ｔは、メモリ６に対するデータ書き込みに必要な信号
線りのライトパルスのローレベル期間ｔ１よりも長く設
定しておく。また、信号線りのライトパルスは、待ち時
間ｔ２を経て出力される。この時間ｔ２はＡＮＤゲート
５が開くのを保証するためのものである。

第３図は上記構成におけるｃｐｕｉのメモリ制御手順を
示している。この手順はＲＯＭ１ａに格納される。

なお、第３図の手順では、キーコード検出回路３が検出
するキーコードに対応した所定キーは、メモリ６の初期
化を命令する人力キーと、メモリ６に記憶させるデータ
の確定命令の人力キーであるものとする。

第１図の構成において電源スイツチ１０によって電源が
投入されると、バックアップ電源制御回路７は電源をバ
ックアップ電池８から主電源９に切り換える。

ＣＰＵＩは電源投入後ステップＳ１においてメモリのＦ
ＣＳ、あるいはパリティピットをチエツクし、ステップ
Ｓでメモリエラーを検出した場合にはステップＳ３でユ
ーザにデータエラーを告知する（不図示の表示器、ある
いはブザーなどにより行なう）とともに所定のキー人力
を促す。

所定のキーが入力されるとキーコードエンコーダ２から
対応するキーコード（信号線Ａ）が出力され、ＣＰＵＩ
とキーコード検出回路３に入力される（ステップＳ４、
Ｓ５）。

ここでキーコード検出回路３は前記キーコードのうち、
メモリ６の初期化を命令する人力キーに対応するものを
検出すると、モノマルチバイブレータ４にパルス（信号
線Ｂ）を出力する。モノマルチバイブレータ４はパルス
Ｂの人力によって一定時間、信号線Ｃをローレベルにす
る。

この間、ＣＰＵＩではステップＳ６においてモノマルチ
バイブレータ４の出力Ｃがローレベルになるのに充分な
時間（第２図のｔ２）待機した後ライトパルスＤを出力
し、ステップＳ７で出力Ｃがローレベルになっている間
にメモリ６の初期化を行なって通常の待機状態に戻る。

ステップＳ２で、エラーが検出されなければステップＳ
８、Ｓ９で前記同様にキー人力を受は付け、ステップＳ
９で、所定キー　ここではメモリ６に記憶させるデータ
の確定命令の入力キーを検出するとステップＳ１０にお
いてモノマルチバイブレータ４の出力変化を形成する待
ち時間ｔ２を形成した後、人力されたデータをメモリ６
に格納する（ステップ５１１）。

ステップＳ６で他のデータ処理を指定するキー人力が検
出されたら、ステップＳ１２で対応する処理を行なう。

以上の実施例によれば、キーボードＫＢで所定のキー操
作が行なわれた時のみメモリ６に対する初期化ないしデ
ータ書き込みを許可し、それ以外の場合ではデータ書き
込みを禁止することができる。たとえば、ｃｐｕ　ｉが
プログラムのバグ、ノイズなどにより暴走し、メモリ６
に書き込みを行なおうとしてもＡＮＤゲート５が開かな
いため、メモリ６に対する書き込みは行なわれず、確実
にメモリ６の内容を保護することができる。

しかも、従来のように、メモリプロテクトスイッチを必
要とせずハードウェアをより簡単安価破壊などの恐れも
皆無である。

なお、メモリ６の初期化と、通常の書き込みの際、モノ
マルチバイブレータ４の出力線Ｃのローレベル期間の長
さは、それぞれの処理に必要な時間となるように異なる
値に設定しておいてもよい。

第４図以降に異なる実施例を示す。

以上の実施例では、ＣＰＵＩのソフトウェアにより、Ａ
ＮＤゲート５が開くまでの待ち時間ｔ２を形成している
が、たとえば、第４図のように、第１図のＣＰＵ　１、
キーコードエンコーダ２間に遅延回路１１を挿入しても
よい。これにより、第３図フローチャートの待機ステッ
プ（ステップＳ６．５１０）を削除できる。

また、第５図のように、第１図のモノマルチバイブレー
タ４の出力をＣＰＵ１で検出した場合メモリ６にライト
パルスＤを出力するようにしてもよい。これにより、Ｃ
ＰＵＩに所定キーの押下を明示的に認識させることがで
き、より確実なデータ保護が可能となる。

第６図は本発明をファクシミリ装置に実施した場合の表
示例および操作方法を示している。ここでは、電源投入
後データエラーを検出した場合の表示例および操作方法
を示す。第６図の装置の制御系は第１図、第４図、第５
図に示したように構成されているものとする。

第３図のステップＳ２において、電源投入後データエラ
ーを検出した場合、液晶表示器などからなる表示器ＤＳ
Ｐに図示のように表示を行なってユーザに回復処理を促
す。本実施例では、セットキー（ファクシミリ装置の場
合、データ入力の確定などにも使用される）ＳＫを押下
したとき、キーコード検出回路３がこの押下を検出する
ように構成しておけば、セットキーＳＫの押下を第３図
のステップＳ５で検出し、ステップＳ７の初期化処理を
行なうことができる。それまでは他の操作、自動着信な
どは一切行なわない。

また、第６図において符号ＴＫはテンキーで電話番号の
入力などに使用されるが、短縮ダイヤル番号の入力など
の際、確定キーとしてセットキーＳＫを使用した場合、
第３図のステップＳ８〜Ｓ１１の手順によりメモリ６に
入力されたダイヤルデータなどを格納するようにできる
。

このようにして、ファクシミリ装置などにおいても同様
にメモリ内容を確実に保護できる。ただし、上記構成は
ファクシより装置に限定されず、種々の電子機器に適用
できるのはもちろんである。

［発明の効果］ 以上から明らかなように、本発明によれば、データ人出
力を制御するＣＰＵと、このＣＰＵにより制御されデー
タを記憶するメモリと、前記ＣＰＵによる前記メモリに
対するデータ書き込みを禁止する手段と、ユーザの所定
の操作を検出する手段と、この検出手段により所定操作
が検出された場合一定時間の間前記メモリの書き込み禁
止を解除する制御手段を設けた構成を採用しているので
、メモリプロテクトスイッチなどを設ける必要がなく簡
単安価で、また、このプロテクトスイッチの面倒な操作
を必要とせず確実にメモリのデータを保護でき、また、
ＣＰＵのプログラムの暴走などがあっても確実にメモリ
のデータを保護できる優れた電子機器を提供できる。

【図面の簡単な説明】

第１図は本発明を採用した電子機器の構成を示したブロ
ック図、第２図は第１図の電子機器の動作を示したタイ
ミングチャート図、第３図は第１図の装置の制御手順を
示したフローチャート図、第４図、第５図は異なる制御
系の構造を示じたブロック図、第６図はファクシミリ装
置に関する実施例を示した説明図である。 １　・・・　ＣＰＵ ２・・・キーコードエンコーダ ３・・・キーコード検出回路 ４・・・モノマルチバイブレータ ５・・・ＡＮＤゲート ６・・・メモリ ７・・・バックアップ電源制御回路 ８・・・バックアップ電池 ９・・・主電源 １０・・・電源スィッチ １１・・・遅延回路

Claims (1)

1. 【特許請求の範囲】 １）データ入出力を制御するＣＰＵと、 このＣＰＵにより制御されデータを記憶するメモリと、 前記ＣＰＵによる前記メモリに対するデータ書き込みを
   禁止する手段と、 ユーザの所定の操作を検出する手段と、 この検出手段により所定操作が検出された場合一定時間
   の間前記メモリの書き込み禁止を解除する制御手段を設
   けたことを特徴とする電子機器。 ２）前記メモリに対するデータ書き込みに、メモリに記
   憶されたデータの初期化処理を含むことを特徴とする請
   求項第１項に記載の電子機器。