JPH0370204A - 電流差分及び動作増幅器組合せ回路 - Google Patents
電流差分及び動作増幅器組合せ回路Info
- Publication number
- JPH0370204A JPH0370204A JP2195069A JP19506990A JPH0370204A JP H0370204 A JPH0370204 A JP H0370204A JP 2195069 A JP2195069 A JP 2195069A JP 19506990 A JP19506990 A JP 19506990A JP H0370204 A JPH0370204 A JP H0370204A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- electrode
- transistor
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 241000251468 Actinopterygii Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電流差分及び動作増幅器組合せ回路に関するも
ので、該回路は集積回路として製造することができ、集
積化した受信機中のフィルタとして、或いはフィルタに
組み込んで使用するのに特に適するが、それに限定され
るものではない。
ので、該回路は集積回路として製造することができ、集
積化した受信機中のフィルタとして、或いはフィルタに
組み込んで使用するのに特に適するが、それに限定され
るものではない。
別々のブロックとして考える場合、電流差分回路が増幅
器に接続しているならば、電流差分回路の出力オフセッ
ト電流が動作増幅器の入力オフセット電流に整合しない
ことによる問題が生じる。
器に接続しているならば、電流差分回路の出力オフセッ
ト電流が動作増幅器の入力オフセット電流に整合しない
ことによる問題が生じる。
従って電流差分回路と増幅器とを組み合わせようとする
時に、一方の出力を他方の入力にただ単に接続すること
は好ましくない。
時に、一方の出力を他方の入力にただ単に接続すること
は好ましくない。
組合せ回路のもう一つの特質として、差分回路の電流入
力は一般にトランスコンダクタと名付けられる電圧制御
電流源から得られるという点がある。最も単純なトラン
スコンダクタは差分増幅器であり、それを用いて差分増
幅器のベース電極間に加わる電圧が２つの反対位相のコ
レクタ信号電流に変換される。トランスコンダクタが通
常ＮＰＮトランジスタを用いて構築されるならば、電流
差分回路は通常ＰＮＰ トランジスタを用いて構築され
るだろう。標準バイポーラ集積回路を構築する場合にＮ
ＰＮ トランジスタは、より広い周波数領域で動作可能
であり寄生振動も少ないから、ＰＮＰトランジスタに較
べて多くの有利な特徴を持っている。
力は一般にトランスコンダクタと名付けられる電圧制御
電流源から得られるという点がある。最も単純なトラン
スコンダクタは差分増幅器であり、それを用いて差分増
幅器のベース電極間に加わる電圧が２つの反対位相のコ
レクタ信号電流に変換される。トランスコンダクタが通
常ＮＰＮトランジスタを用いて構築されるならば、電流
差分回路は通常ＰＮＰ トランジスタを用いて構築され
るだろう。標準バイポーラ集積回路を構築する場合にＮ
ＰＮ トランジスタは、より広い周波数領域で動作可能
であり寄生振動も少ないから、ＰＮＰトランジスタに較
べて多くの有利な特徴を持っている。
だから電流差分回路を構築する場合に、特に入力信号電
流がトランスコンダクタから得られるときはＰＮＰ ト
ランジスタの使用を最少限に留めることが出来るのが望
ましい。
流がトランスコンダクタから得られるときはＰＮＰ ト
ランジスタの使用を最少限に留めることが出来るのが望
ましい。
本発明の目的は、電流差分回路と動作増幅器とを組み合
わせるときに、出力／入力オフセット電流の問題を克服
しようとするものである。
わせるときに、出力／入力オフセット電流の問題を克服
しようとするものである。
本発明によれば、各々がベース電極、エミッタ電極及び
コレクタ電極を持つ第１、第２、第３、第４及び第５Ｎ
ＰＮトランジスタと、フィードバック素子と、第１端及
び第２端を持つ第１及び第２抵抗素子とを有する電流差
分及び動作増幅器組合せ回路であって、 第１及び第２トランジスタのベース電極は相互に結合し
て接続点を形成し、第１及び第２抵抗素子の第１端はそ
れぞれ第１及び第２トランジスタのエミッタ電極に接続
し、第３トランジスタのベース電極とコレクタ電極とは
それぞれ第１抵抗素子の第２端と上記接続点とに結合し
、第４トランジスタのベース電極とコレクタ電極とはそ
れぞれ第２抵抗素子の第２端と第５トランジスタのベー
ス電極とに結合して成ることを特徴とし、またフィード
バック素子は第４トランジスタのベース電極と第５トラ
ンジスタのエミッタ電極との間に接続し、第１及び第２
信号入力は第１及び第２抵抗素子の第２端に与えられ、
信号出力は第５トランジスタのエミッタ回路から得られ
ることを特徴とする電流差分及び動作増幅器組合せ回路
が提供される。
コレクタ電極を持つ第１、第２、第３、第４及び第５Ｎ
ＰＮトランジスタと、フィードバック素子と、第１端及
び第２端を持つ第１及び第２抵抗素子とを有する電流差
分及び動作増幅器組合せ回路であって、 第１及び第２トランジスタのベース電極は相互に結合し
て接続点を形成し、第１及び第２抵抗素子の第１端はそ
れぞれ第１及び第２トランジスタのエミッタ電極に接続
し、第３トランジスタのベース電極とコレクタ電極とは
それぞれ第１抵抗素子の第２端と上記接続点とに結合し
、第４トランジスタのベース電極とコレクタ電極とはそ
れぞれ第２抵抗素子の第２端と第５トランジスタのベー
ス電極とに結合して成ることを特徴とし、またフィード
バック素子は第４トランジスタのベース電極と第５トラ
ンジスタのエミッタ電極との間に接続し、第１及び第２
信号入力は第１及び第２抵抗素子の第２端に与えられ、
信号出力は第５トランジスタのエミッタ回路から得られ
ることを特徴とする電流差分及び動作増幅器組合せ回路
が提供される。
信号経路中にラテラルＰＮＰトランジスタの使用を避け
ることにより、本発明の回路は広い帯域幅を達成するこ
とが可能となる。
ることにより、本発明の回路は広い帯域幅を達成するこ
とが可能となる。
フィードバック素子は容量素子（コンデンサ）を有する
ことがあり、その場合には該回路は積分器として使用す
ることができる。あるいは、フィードバック素子は抵抗
を有することがあり、その場合には該回路は増幅器とし
て使用することができる。積分器として使用するときに
は、該回路は自動的に電流差分回路オフセットと動作増
幅器入力バイアス電流を補償し、動作増幅器入力の非転
換入力点における電圧が無関係だという事実を利用する
。
ことがあり、その場合には該回路は積分器として使用す
ることができる。あるいは、フィードバック素子は抵抗
を有することがあり、その場合には該回路は増幅器とし
て使用することができる。積分器として使用するときに
は、該回路は自動的に電流差分回路オフセットと動作増
幅器入力バイアス電流を補償し、動作増幅器入力の非転
換入力点における電圧が無関係だという事実を利用する
。
もし所望ならば、該回路はエミッタ電極とベース電極と
コレクタ電極とを持つ第１及び第２ ＰＮＰトランジス
タを更に有することがあり、そのときには 第１及び第２ＰＮＰトランジスタのエミッタ・コレクタ
回路はそれぞれ、第１及び第２抵抗素子の第２端と第３
及び第４ＮＰＮトランジスタのベース電極との間に結合
して戊り、また 第１及び第２容量素子がそれぞれ、第１及び第２ＰＮＰ
トランジスタのコレクタ・エミッタ回路に並列に接続し
て成り、更にまた 第１及び第２ＰＮＰトランジスタのベース電極は規準電
圧の電源に接続して成るものである。第１及び第２ＰＮ
Ｐトランジスタをベース共通モードで第１、第３ＮＰＮ
トランジスタ間の信号経路中及び第２、第４ＮＰＮトラ
ンジスタ間の信号経路中にそれぞれ設けることは、動作
増幅器の出力変動を約１ボルトから電源供給電圧に近い
値、例えば５ボルトに増加させることを可能にし、一方
では帯域幅を不当に縮小させることなく、また規準電圧
の値をトランスコンダクタの入力変動が限定される程に
小さくさせることもない。
コレクタ電極とを持つ第１及び第２ ＰＮＰトランジス
タを更に有することがあり、そのときには 第１及び第２ＰＮＰトランジスタのエミッタ・コレクタ
回路はそれぞれ、第１及び第２抵抗素子の第２端と第３
及び第４ＮＰＮトランジスタのベース電極との間に結合
して戊り、また 第１及び第２容量素子がそれぞれ、第１及び第２ＰＮＰ
トランジスタのコレクタ・エミッタ回路に並列に接続し
て成り、更にまた 第１及び第２ＰＮＰトランジスタのベース電極は規準電
圧の電源に接続して成るものである。第１及び第２ＰＮ
Ｐトランジスタをベース共通モードで第１、第３ＮＰＮ
トランジスタ間の信号経路中及び第２、第４ＮＰＮトラ
ンジスタ間の信号経路中にそれぞれ設けることは、動作
増幅器の出力変動を約１ボルトから電源供給電圧に近い
値、例えば５ボルトに増加させることを可能にし、一方
では帯域幅を不当に縮小させることなく、また規準電圧
の値をトランスコンダクタの入力変動が限定される程に
小さくさせることもない。
第１及び第２ＰＮＰトランジスタを含む回路の信号対雑
音比が許容できないものであるような場合には、第６及
び第７ＮＰＮトランジスタを、エミッタ・フォロワーと
して第１及び第２抵抗の第２端と第１及び第２ＰＮＰト
ランジスタのエミッタ電極との間にそれぞれ接続して、
設置するこよ。により、信号対雑音比を改善することが
できる。
音比が許容できないものであるような場合には、第６及
び第７ＮＰＮトランジスタを、エミッタ・フォロワーと
して第１及び第２抵抗の第２端と第１及び第２ＰＮＰト
ランジスタのエミッタ電極との間にそれぞれ接続して、
設置するこよ。により、信号対雑音比を改善することが
できる。
本発明は更にまた、本発明に従って製造された電流差分
及び動作増幅器組合せ回路を１つ又はそれ以上含む集積
化された通信用受信機にも関する。
及び動作増幅器組合せ回路を１つ又はそれ以上含む集積
化された通信用受信機にも関する。
以下、図面を用いて本発明を実例により説明する。
図面では、対応する特徴を示すには同一の川魚番号が用
いられている。説明の便宜のために回路は、ＮＰＮトラ
ンジスタＱ４．Ｑ５で形成される動作増幅器のフィード
バック経路中にコンデンサＣＩが設けられている積分器
としての使用モードで記述される。しかし、（第１図の
破線で示される）抵抗Ｒｆで置き換えることにより回路
の使用モードは増幅器の使用モードになる。
いられている。説明の便宜のために回路は、ＮＰＮトラ
ンジスタＱ４．Ｑ５で形成される動作増幅器のフィード
バック経路中にコンデンサＣＩが設けられている積分器
としての使用モードで記述される。しかし、（第１図の
破線で示される）抵抗Ｒｆで置き換えることにより回路
の使用モードは増幅器の使用モードになる。
第１図では、電流差分及び動作増幅器組合せ回路１０の
本体は破線で囲まれた枠内に示され、この枠の外には、
入力電圧Ｖｉｎを位相が反対の２つの電流信号ＩＡ及び
ＩＢに変換するためのトランスコンダクタ１２や他のコ
ンポネントへの電流供給に関するその他のコンポネント
がある。トランスコンダクタ１２は既知のものであって
、例えばヨーロッパ特許出願第ＥＰ−Ａ−０２３４６５
５号の第４ａ図又は第４ｂ図に開示れている。電流信号
ＩＡ及びＩＢは各々本来信号ｉａ又はｉｂにバイアス電
流Ｉを加えた和を含む、すなわち ＩＡ＝ｉａ＋Ｉ ＩＢ ＝ｉｂ ＋Ｉ である。
本体は破線で囲まれた枠内に示され、この枠の外には、
入力電圧Ｖｉｎを位相が反対の２つの電流信号ＩＡ及び
ＩＢに変換するためのトランスコンダクタ１２や他のコ
ンポネントへの電流供給に関するその他のコンポネント
がある。トランスコンダクタ１２は既知のものであって
、例えばヨーロッパ特許出願第ＥＰ−Ａ−０２３４６５
５号の第４ａ図又は第４ｂ図に開示れている。電流信号
ＩＡ及びＩＢは各々本来信号ｉａ又はｉｂにバイアス電
流Ｉを加えた和を含む、すなわち ＩＡ＝ｉａ＋Ｉ ＩＢ ＝ｉｂ ＋Ｉ である。
電流信号ＩＡ及びＩＢは、その値の等しい直列抵抗１４
．１６と並列抵抗１８とで形成される電流分割器を経由
して回路１０に与えられる。
．１６と並列抵抗１８とで形成される電流分割器を経由
して回路１０に与えられる。
回路１０はほぼ同一のＮＰＮ トランジスタＱｌから０
５までとその値のほぼ等しい抵抗Ｒ１、Ｒ２と集積コン
デンサＣ１とを有する。トランジスタＱ１とＱ２のベー
ス電極は結合して接続点２０を形成する。抵抗Ｒ１Ｒ２
はトランジスタＱｌ 、Ｑ２のエミッタ電極をそれぞれ
抵抗１４．１６に接続し、その接続点をそれぞれ２２．
２４とする。トランジスタＱ１、Ｑ２のコレクタ電極は
電圧供給線Ｖｃｃ に接続する。
５までとその値のほぼ等しい抵抗Ｒ１、Ｒ２と集積コン
デンサＣ１とを有する。トランジスタＱ１とＱ２のベー
ス電極は結合して接続点２０を形成する。抵抗Ｒ１Ｒ２
はトランジスタＱｌ 、Ｑ２のエミッタ電極をそれぞれ
抵抗１４．１６に接続し、その接続点をそれぞれ２２．
２４とする。トランジスタＱ１、Ｑ２のコレクタ電極は
電圧供給線Ｖｃｃ に接続する。
トランジスタＱ３のコレクタ電極とベース電極とはそれ
ぞれ接続点２０．２２に接続し、一方そのエミッタ電極
は規準電圧源Ｖｒｅｆに接続する。接続点２０は、ＰＮ
Ｐ ）ランジスタＱ８に接続するダイオードと直列抵抗
２８とを含む電流鏡像回路の一部を有するＰＮＰ ）ラ
ンジスタＱ６により形成される能動負荷に結合する。
ぞれ接続点２０．２２に接続し、一方そのエミッタ電極
は規準電圧源Ｖｒｅｆに接続する。接続点２０は、ＰＮ
Ｐ ）ランジスタＱ８に接続するダイオードと直列抵抗
２８とを含む電流鏡像回路の一部を有するＰＮＰ ）ラ
ンジスタＱ６により形成される能動負荷に結合する。
接続点２４における電流差信号（ｉｂ−ｉａ）が増幅ト
ランジスタＱ４のベース電極に与えられ、該トランジス
タのコレクタ電極は接続点２６に接続し、エミッタ電極
は規準電圧源Ｖｒｅｆに接続する。
ランジスタＱ４のベース電極に与えられ、該トランジス
タのコレクタ電極は接続点２６に接続し、エミッタ電極
は規準電圧源Ｖｒｅｆに接続する。
ＰＮＰトランジスタＱ７により形成される能動負荷が接
続点２６に接続する。トランジスタＱ７、Ｑ８もまた電
流鏡像回路を形成する。
続点２６に接続する。トランジスタＱ７、Ｑ８もまた電
流鏡像回路を形成する。
エミッタ・フォロワーとして機能するトランジスタＱ５
は、そのベース電極を接続点２６に接続し、そのコレク
タ電極を電圧供給線Ｖｃｃ に接続し、そのエミッタ
電極を抵抗３０とＮＰＮトランジスタＱ９、Ｑ１０とを
含む電流鏡像回路により形成される電流源に接続する。
は、そのベース電極を接続点２６に接続し、そのコレク
タ電極を電圧供給線Ｖｃｃ に接続し、そのエミッタ
電極を抵抗３０とＮＰＮトランジスタＱ９、Ｑ１０とを
含む電流鏡像回路により形成される電流源に接続する。
集積コンデンサＣＩはトランジスタＱ４のベース電極と
Ｑ５のエミッタ電極の間に接続する。出力電圧Ｖｏｕｔ
がＱ５のエミッタ回路から得られる。図示の回路は、集
積化された通信用受信機回路中に具体化されたフィルタ
として、或いはその中において使用される。
Ｑ５のエミッタ電極の間に接続する。出力電圧Ｖｏｕｔ
がＱ５のエミッタ回路から得られる。図示の回路は、集
積化された通信用受信機回路中に具体化されたフィルタ
として、或いはその中において使用される。
次に回路ｌＯの動作を説明する。
トランジスタＱ１とＱ３は抵抗Ｒ１と共にフィードバッ
ク・ループを形成し、それは信号電流ＩＢをトランジス
タＱｌのベース、エミッタ電極間の信号電圧に変換する
。抵抗Ｒ２とトランジスタＱ４のベース・エミッタ接続
の両端の電圧低下が抵抗Ｒ１とトランジスタＱ１のベー
ス・エミッタ接続の両端の電圧低下にほぼ等しいことに
より、トランジスタＱｌとＱ２のエミッタの電位はほぼ
等しい。トランジスタＱ１とＱ２のベース電極は直接結
合しているのだから、その時トランジスタＱ１、Ｑ２の
ベース・エミッタ電圧Ｖｂｅは等しく、従って電流鏡像
動作が生じる。鏡像電流ＩＢは今や信号電流ＩＡと組合
せられ、その結果の電流（ｉｂ−ｉａ）すなわち信号電
流ＩＢ、ＩＡ（又はＩ＋ｉｂ１Ｉ ＋ ｉａ ）の差が
トランジスタＱ４のベース回路に流入する。
ク・ループを形成し、それは信号電流ＩＢをトランジス
タＱｌのベース、エミッタ電極間の信号電圧に変換する
。抵抗Ｒ２とトランジスタＱ４のベース・エミッタ接続
の両端の電圧低下が抵抗Ｒ１とトランジスタＱ１のベー
ス・エミッタ接続の両端の電圧低下にほぼ等しいことに
より、トランジスタＱｌとＱ２のエミッタの電位はほぼ
等しい。トランジスタＱ１とＱ２のベース電極は直接結
合しているのだから、その時トランジスタＱ１、Ｑ２の
ベース・エミッタ電圧Ｖｂｅは等しく、従って電流鏡像
動作が生じる。鏡像電流ＩＢは今や信号電流ＩＡと組合
せられ、その結果の電流（ｉｂ−ｉａ）すなわち信号電
流ＩＢ、ＩＡ（又はＩ＋ｉｂ１Ｉ ＋ ｉａ ）の差が
トランジスタＱ４のベース回路に流入する。
動作増幅器は、トランジスタＱ４及びその能動負荷で形
成される共通エミッタ段階、ＰＮＰ トランジスタＱ７
、それに続くエミッタ・フォロワー・トランジスタＱ５
及び電流源から戒るクラスＡ出力段階、トランジスタＱ
９Ｏで構成される。トランジスタＱ４のベース電極は動
作増幅器の仮想大地人力点であるから、フィードバック
はこの点とトランジスタＱ５のエミッタ電極との間に接
続される。フィードバック経路中にコンデンサＣ１を接
続することによりフィードバックは純粋に容量的であり
、従って仮想大地入力点の直流電位は出力点の所在する
動作点には何の影響もない。このことはＶ ｒｅｆの値
が、トランスコンダクタンス１２の入力点における入力
信号電圧変動に関連して最適出力電圧変動を与えるよう
に、選ばれることができることを意味する。
成される共通エミッタ段階、ＰＮＰ トランジスタＱ７
、それに続くエミッタ・フォロワー・トランジスタＱ５
及び電流源から戒るクラスＡ出力段階、トランジスタＱ
９Ｏで構成される。トランジスタＱ４のベース電極は動
作増幅器の仮想大地人力点であるから、フィードバック
はこの点とトランジスタＱ５のエミッタ電極との間に接
続される。フィードバック経路中にコンデンサＣ１を接
続することによりフィードバックは純粋に容量的であり
、従って仮想大地入力点の直流電位は出力点の所在する
動作点には何の影響もない。このことはＶ ｒｅｆの値
が、トランスコンダクタンス１２の入力点における入力
信号電圧変動に関連して最適出力電圧変動を与えるよう
に、選ばれることができることを意味する。
図示の実施例では抵抗Ｒ１、Ｒ２の値は３９０オームで
ある。抵抗Ｒ１、Ｒ２の値の選定の指針は、回路の動作
に影響を与えない限りにおいて、例えば抵抗Ｒ１、Ｒ２
の両端でＶｃｃが失われることを避ける範囲において、
できるだけ高く設定するということである。これを保証
するためにはＶＲＩ＜Ｖｃｃ−Ｖｒｅｆ −ＶｓａｔＱ
ｌであることを要する。
ある。抵抗Ｒ１、Ｒ２の値の選定の指針は、回路の動作
に影響を与えない限りにおいて、例えば抵抗Ｒ１、Ｒ２
の両端でＶｃｃが失われることを避ける範囲において、
できるだけ高く設定するということである。これを保証
するためにはＶＲＩ＜Ｖｃｃ−Ｖｒｅｆ −ＶｓａｔＱ
ｌであることを要する。
トランスコンダクタ入力端子変動と増幅器出力電圧変動
とを同時に増加することが出来るためには、回路１０は
第２図に示すように変形することができる。共通のベー
スで結合しているＰＮＰ トランジスタＱｌｌとＱ１２
のエミッタ・コレクタ回路はそれぞれ、接続点２２とト
ランジスタＱ３との間および接続点２４とトランジスタ
Ｑ４との間に接続する。
とを同時に増加することが出来るためには、回路１０は
第２図に示すように変形することができる。共通のベー
スで結合しているＰＮＰ トランジスタＱｌｌとＱ１２
のエミッタ・コレクタ回路はそれぞれ、接続点２２とト
ランジスタＱ３との間および接続点２４とトランジスタ
Ｑ４との間に接続する。
トランジスタＱｌｌとＱ１２のコレクタ電極はそれぞれ
電流源３２．３４に接続し、これらの電流源は（第１図
の）トランジスタＱ９．Ｑ１０により生成されトランジ
スタＱ５のエミッタ回路に供給される電流とは異なる電
流を生成することができる。コンデンサＣ２、Ｃ３がそ
れぞれトランジスタＱｌｌ、Ｑ１２のエミッタ・コレク
タ接続の両端に接続している。トランジスタＱｌｌ、Ｑ
１２のベース電極がＶｒｅｆに接続してそれが接続点２
２．２４の電位を設定し、トランジスタＱ３、Ｑ４のエ
ミッタ電極は電圧供給線ＶＥＨに接続する。Ｖｒｅｆの
値は入力及び出力電圧変動を最適化するように選定する
。
電流源３２．３４に接続し、これらの電流源は（第１図
の）トランジスタＱ９．Ｑ１０により生成されトランジ
スタＱ５のエミッタ回路に供給される電流とは異なる電
流を生成することができる。コンデンサＣ２、Ｃ３がそ
れぞれトランジスタＱｌｌ、Ｑ１２のエミッタ・コレク
タ接続の両端に接続している。トランジスタＱｌｌ、Ｑ
１２のベース電極がＶｒｅｆに接続してそれが接続点２
２．２４の電位を設定し、トランジスタＱ３、Ｑ４のエ
ミッタ電極は電圧供給線ＶＥＨに接続する。Ｖｒｅｆの
値は入力及び出力電圧変動を最適化するように選定する
。
トランジスタＱ９Ｌ Ｑ１２は、接続点２２．２４をそ
れぞれのトランジスタＱ３、Ｑ４のベース電極から分離
し、従って接続点２２．２４における電圧はトランジス
タＱ３、Ｑ４のベース電極における電圧に応じて変化す
ることができる。コンデンサＣ２、Ｃ３の値の選定は高
周波におけるそれらのインピーダンスが短絡時のインピ
ーダンスに近づくようにするのである。
れぞれのトランジスタＱ３、Ｑ４のベース電極から分離
し、従って接続点２２．２４における電圧はトランジス
タＱ３、Ｑ４のベース電極における電圧に応じて変化す
ることができる。コンデンサＣ２、Ｃ３の値の選定は高
周波におけるそれらのインピーダンスが短絡時のインピ
ーダンスに近づくようにするのである。
ある種の応用例ではＰＮＰトランジスタＱＩＬＱ１２に
より導入される雑音が許容し難いほど高いことがあり、
この問題を克服するために第２図の回路を変形して、第
３図に示すようにＮＰＮトランジスタＱ１３、Ｑ１４を
電流増幅器としてそれぞれ接続点２２．２４とトランジ
スタＱｌｌ、Ｑ１２のエミッタとの間に接続することが
できる。電流増幅器は信号電流を、それがレベル変更ト
ランジスタＱ９ｌ、Ｑ１２に与えられる前にただ単に増
幅するだけであって、それにより許容できる信号対雑音
比が維持されるようにすることを可能とする。
より導入される雑音が許容し難いほど高いことがあり、
この問題を克服するために第２図の回路を変形して、第
３図に示すようにＮＰＮトランジスタＱ１３、Ｑ１４を
電流増幅器としてそれぞれ接続点２２．２４とトランジ
スタＱｌｌ、Ｑ１２のエミッタとの間に接続することが
できる。電流増幅器は信号電流を、それがレベル変更ト
ランジスタＱ９ｌ、Ｑ１２に与えられる前にただ単に増
幅するだけであって、それにより許容できる信号対雑音
比が維持されるようにすることを可能とする。
本明細書を読めば当業者にはこれ以外の変形も明らかで
ある。それらの変形は現在の差分及び動作増幅器及びそ
の構成部品の設計、製造、使用において既知であり、在
に記述した特性の代わりに又はそれに付は加えて用いら
れるこれ以外の特性を含み得る。
ある。それらの変形は現在の差分及び動作増幅器及びそ
の構成部品の設計、製造、使用において既知であり、在
に記述した特性の代わりに又はそれに付は加えて用いら
れるこれ以外の特性を含み得る。
第１図は、本発明に随って造られた電流差分及び動作増
幅器組合せ回路の一番目の実施例の、−部分はブロック
図形式の回路図であり、第２図は本発明による回路の、
一番目の実施例に比して出力電圧変動の大きい二番目の
実施例の回路図であり、 第３図は本発明による回路の、第２図に示す回路に比し
て信号対雑音比の改善された三番目の実施例の回路図で
ある。 １０・・・電流差分及び動作増幅器組合せ回路１２・・
・トランスコンダクタ １４、１６．２８・・・直列抵抗 １８・・・並列抵抗 ３０、 Ｒ１，Ｒ２・・・抵抗 Ｃ１・・・集積コンデンサ Ｑｌ、Ｑ２．Ｑ３．Ｑ４．Ｑ５．Ｑ９．Ｑ１０，Ｑ１３
． Ｑ１４・・・ＮＰＮ ）ランジスタ Ｑ６．Ｑ７．Ｑ８．ＱＩＬ Ｑ１２・・・ＰＮＰトラン
ジスタＦｉｇ、７゜
幅器組合せ回路の一番目の実施例の、−部分はブロック
図形式の回路図であり、第２図は本発明による回路の、
一番目の実施例に比して出力電圧変動の大きい二番目の
実施例の回路図であり、 第３図は本発明による回路の、第２図に示す回路に比し
て信号対雑音比の改善された三番目の実施例の回路図で
ある。 １０・・・電流差分及び動作増幅器組合せ回路１２・・
・トランスコンダクタ １４、１６．２８・・・直列抵抗 １８・・・並列抵抗 ３０、 Ｒ１，Ｒ２・・・抵抗 Ｃ１・・・集積コンデンサ Ｑｌ、Ｑ２．Ｑ３．Ｑ４．Ｑ５．Ｑ９．Ｑ１０，Ｑ１３
． Ｑ１４・・・ＮＰＮ ）ランジスタ Ｑ６．Ｑ７．Ｑ８．ＱＩＬ Ｑ１２・・・ＰＮＰトラン
ジスタＦｉｇ、７゜
Claims (1)
- 【特許請求の範囲】 １、各々がベース電極、エミッタ電極及びコレクタ電極
を持つ第１、第２、第３、第４及び第５ＮＰＮトランジ
スタと、フィードバック素子と、第１端及び第２端を持
つ第１及び第２抵抗素子とを有する電流差分及び動作増
幅器組合せ回路であって、 第１及び第２トランジスタのベース電極は 相互に結合して接続点を形成し、 第１及び第２抵抗素子の第１端はそれぞれ 第１及び第２トランジスタのエミッタ電極に接続し、 第３トランジスタのベース電極とコレクタ 電極とはそれぞれ第１抵抗素子の第２端と上記接続点と
に結合し、 第４トランジスタのベース電極とコレクタ 電極とはそれぞれ第２抵抗素子の第２端と第５トランジ
スタのベース電極とに結合して成ることを特徴とし、ま
た フィードバック素子は第４トランジスタの ベース電極と第５トランジスタのエミッタ電極との間に
接続し、 第１及び第２信号入力は第１及び第２抵抗 素子の第２端に与えられ、 信号出力は第５トランジスタのエミッタ回 路から得られることを特徴とする電流差分及び動作増幅
器組合せ回路。 ２、フィードバック素子は容量素子であることを特徴と
する請求項１に記載の回路。 ３、フィードバック素子は抵抗素子であることを特徴と
する請求項１に記載の回路。 ４、トランスコンダクタが設けられ、該トランスコンダ
クタは第１及び第２信号出力をそれぞれ上記第１及び第
２信号入力に結合させることを特徴とする請求項１ない
し３のうちのいずれか１項に記載の回路。 ５、バイアス電圧線が第１、第２及び第５トランジスタ
のコレクタ電極に接続し、規準電圧線が第３及び第４ト
ランジスタのエミッタ電極に接続して成ることを特徴と
する請求項１ないし４のうちのいずれか１項に記載の回
路。 ６、第１及び第２ＰＮＰトランジスタが設けられ、該第
１及び第２ＰＮＰトランジスタはエミッタ電極、ベース
電極及びコレクタ電極を持つことを特徴とし、また 第１及び第２ＰＮＰトランジスタのエミッタ・コレクタ
回路はそれぞれ、第１及び第２抵抗素子の第２端と第３
及び第４ＮＰＮトランジスタのベース電極との間に結合
して成ることを特徴とし、また 第２及び第３容量素子がそれぞれ、第１及 び第２ＰＮＰトランジスタのコレクタ・エミッタ回路に
並列に接続して成ることを特徴とし、更にまた 第１及び第２トランジスタのベース電極は 規準電圧の電源に接続して成ることを特徴とする請求項
１ないし５のうちのいずれか１項に記載の回路。 ７、第６及び第７ＮＰＮトランジスタが設けられ、該第
６及び第７ＮＰＮトランジスタはベース電極、エミッタ
電極及びコレクタ電極を持つことを特徴とし、また 第６及び第７ＮＰＮトランジスタのベース・エミッタ経
路はそれぞれ、第１及び第２抵抗素子の第２端と第１及
び第２ＰＮＰトランジスタのエミッタ電極との間に接続
して成ることを特徴とする請求項６に記載の回路。 ８、第１及び第２抵抗素子はほぼ等しい抵抗値をもつこ
とを特徴とする請求項１ないし７のうちのいずれか１項
に記載の回路。 ９、第１トランジスタから第５トランジスタまではほぼ
同一のものであることを特徴とする請求項１ないし８の
うちのいずれか１項に記載の回路。 １０、第６及び第７トランジスタは第１トランジスタか
ら第５トランジスタまでとほぼ同一のものであることを
特徴とする請求項７ないし９のうちのいずれか１項に記
載の回路。 １１、請求項１ないし１０のうちのいずれか１項に記載
の回路を１つ又はそれ以上含むことを特徴とする集積化
された通信用受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8917340A GB2234875A (en) | 1989-07-28 | 1989-07-28 | Combined current differencing and operational amplifier circuit |
| GB8917340.5 | 1989-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0370204A true JPH0370204A (ja) | 1991-03-26 |
| JP2966902B2 JP2966902B2 (ja) | 1999-10-25 |
Family
ID=10660812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195069A Expired - Fee Related JP2966902B2 (ja) | 1989-07-28 | 1990-07-25 | 電流差分及び動作増幅器組合せ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5023568A (ja) |
| EP (1) | EP0410536B1 (ja) |
| JP (1) | JP2966902B2 (ja) |
| DE (1) | DE69008958T2 (ja) |
| GB (1) | GB2234875A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102636775B1 (ko) | 2023-10-19 | 2024-02-15 | 주식회사 신아티앤씨 | 이차전지용 도전재 분산액 및 이를 포함하는 이차전지 전극용 슬러리 조성물 |
| KR102636773B1 (ko) | 2023-09-25 | 2024-02-15 | 주식회사 신아티앤씨 | 이차전지용 도전재 분산액 및 이를 포함하는 이차전지 전극용 슬러리 조성물 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4123904C1 (ja) * | 1991-07-18 | 1993-02-04 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US7545215B2 (en) * | 2007-02-05 | 2009-06-09 | Analog Devices, Inc. | Circuit to prevent load-induced DC nonlinearity in an op-amp |
| RU2384934C2 (ru) * | 2008-03-12 | 2010-03-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Дифференциальный усилитель с малым напряжением питания |
| DE102013103754B3 (de) * | 2013-04-15 | 2014-10-09 | Infineon Technologies Ag | Verstärker |
| CN111641393B (zh) * | 2020-06-19 | 2023-02-21 | 西安微电子技术研究所 | 一种复杂地线关系转换电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852679A (en) * | 1972-12-26 | 1974-12-03 | Rca Corp | Current mirror amplifiers |
| JPS61139107A (ja) * | 1984-12-11 | 1986-06-26 | Nec Corp | 演算増幅器 |
| NL8600422A (nl) * | 1986-02-20 | 1987-09-16 | Philips Nv | Transconductantieversterker. |
-
1989
- 1989-07-28 GB GB8917340A patent/GB2234875A/en not_active Withdrawn
-
1990
- 1990-06-18 US US07/540,017 patent/US5023568A/en not_active Expired - Lifetime
- 1990-07-23 DE DE69008958T patent/DE69008958T2/de not_active Expired - Fee Related
- 1990-07-23 EP EP90202013A patent/EP0410536B1/en not_active Expired - Lifetime
- 1990-07-25 JP JP2195069A patent/JP2966902B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102636773B1 (ko) | 2023-09-25 | 2024-02-15 | 주식회사 신아티앤씨 | 이차전지용 도전재 분산액 및 이를 포함하는 이차전지 전극용 슬러리 조성물 |
| KR102636775B1 (ko) | 2023-10-19 | 2024-02-15 | 주식회사 신아티앤씨 | 이차전지용 도전재 분산액 및 이를 포함하는 이차전지 전극용 슬러리 조성물 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2234875A (en) | 1991-02-13 |
| US5023568A (en) | 1991-06-11 |
| EP0410536A2 (en) | 1991-01-30 |
| EP0410536A3 (en) | 1991-07-24 |
| DE69008958T2 (de) | 1994-11-24 |
| DE69008958D1 (de) | 1994-06-23 |
| GB8917340D0 (en) | 1989-09-13 |
| JP2966902B2 (ja) | 1999-10-25 |
| EP0410536B1 (en) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0326563B2 (ja) | ||
| US5736899A (en) | Fully differential voltage controlled operational transconductance amplifier | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| CA1055576A (en) | Operational amplifier | |
| EP0131340B1 (en) | Current stabilising circuit | |
| EP0270156A1 (en) | Filter arrangement | |
| JPH0370204A (ja) | 電流差分及び動作増幅器組合せ回路 | |
| US4998074A (en) | Transistor circuit with base-current compensation | |
| EP1110322B1 (en) | Electronic circuit | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| JPH0519321B2 (ja) | ||
| JPH11513228A (ja) | フィルタ及び発振器用の相補トランスコンダクタを具えている電子回路 | |
| JP4204103B2 (ja) | 積分回路 | |
| GB2272812A (en) | Active filter capable of effectively eliminating common mode noise component | |
| JPS631514Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0154884B2 (ja) | ||
| JPH0585083B2 (ja) | ||
| JPH0630424B2 (ja) | 利得可変型増幅回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JP2000151287A (ja) | ダブルバランスドミキサ回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH06204787A (ja) | アクティブフィルタ回路 | |
| JP2002305417A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |