JPH0370298A - リモートコントロール装置 - Google Patents
リモートコントロール装置Info
- Publication number
- JPH0370298A JPH0370298A JP20723889A JP20723889A JPH0370298A JP H0370298 A JPH0370298 A JP H0370298A JP 20723889 A JP20723889 A JP 20723889A JP 20723889 A JP20723889 A JP 20723889A JP H0370298 A JPH0370298 A JP H0370298A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- control circuit
- remote control
- high level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分顆〕
本発明は、赤外線等を使用したリモートコントロール送
信器(以後、リモコン送信器と称する。)に関する。
信器(以後、リモコン送信器と称する。)に関する。
本発明は、リモコン送信器の中で特に複数の異なった種
類のリモコン信号を受信して記憶しておべことにより、
複数種類の機器のコントロールに使用できるリモコン送
信器、いわゆる学習リモコンにおいて、受信回路の電源
の制御を発振回路の制御と連動させることにより、発振
停止時の電力節約手段をより確実なものにするものであ
る。
類のリモコン信号を受信して記憶しておべことにより、
複数種類の機器のコントロールに使用できるリモコン送
信器、いわゆる学習リモコンにおいて、受信回路の電源
の制御を発振回路の制御と連動させることにより、発振
停止時の電力節約手段をより確実なものにするものであ
る。
通常、学習リモコンは大きく分けて2つの動作モードを
持っている。第1は各種リモコン信号を学習するモード
であり、受信回路によって受信したリモコン信号をデジ
タル処理し、データ圧縮した後メモリに格納するモード
である。第2は通常のリモコン送信器と同様に、指定さ
れたキー人力に対応するリモコン信号を送信するモード
である。
持っている。第1は各種リモコン信号を学習するモード
であり、受信回路によって受信したリモコン信号をデジ
タル処理し、データ圧縮した後メモリに格納するモード
である。第2は通常のリモコン送信器と同様に、指定さ
れたキー人力に対応するリモコン信号を送信するモード
である。
従って、受信回路が必要なのは、第1の学習モードのみ
である。
である。
そこで従来は、比較的電力消費の大きい受信回路に対し
て電源のオン、オフスイッチを設けて、必要時以外は受
信回路へ電力を供給しないようになっていた。
て電源のオン、オフスイッチを設けて、必要時以外は受
信回路へ電力を供給しないようになっていた。
しかし、通常リモコン送信器の回路システムはマイクロ
コンピュータ化されており、上記スイッチのオン2オツ
の制御はソフトウェアにより決定されていた。このため
、ソフトウェアの設計果スによって不必要な時に受信回
路がオンのままになっていて消費電力の増大により電池
寿命が短くなるという事故が少なからず発生していた。
コンピュータ化されており、上記スイッチのオン2オツ
の制御はソフトウェアにより決定されていた。このため
、ソフトウェアの設計果スによって不必要な時に受信回
路がオンのままになっていて消費電力の増大により電池
寿命が短くなるという事故が少なからず発生していた。
特に発振停止状態にもかかわらず受信回路がオンになっ
ていると、上記の欠陥は重大な不具合となってしまう。
ていると、上記の欠陥は重大な不具合となってしまう。
そこで、本発明は従来のこのような欠点を解決すること
を目的とする。
を目的とする。
本発明は、上記欠点を解決するため、発振停止状態にお
いては、受信回路の電源が連動してオフするようにした
。
いては、受信回路の電源が連動してオフするようにした
。
受(3回路はマイクロコンピュータのソフトウェアによ
りオン、オフのI制御ができるが、発振停止状態では発
振制御回路が受信回路を優先的にオフ状態にすることが
できるようにした。
りオン、オフのI制御ができるが、発振停止状態では発
振制御回路が受信回路を優先的にオフ状態にすることが
できるようにした。
第1図は本発明の実施例を示すブロック図である。主な
回路の構成を説明する。1は受信回路であり、フォトダ
イオードla、ilE抗1b、コンデンサlc、アンプ
1d及び電源スイツチ1eより構成され、アンプ1dの
出力は図示していないが受信信号処理回路へ接続され、
学習するためのリモコンデータとなる。また、電源スイ
ツチ1eの制御端子は、受信制御回路2のQ出力端子へ
接続されている0発振制御回路3のQ出力端子は受信制
御回路2のリセット端子へ、Q出力端子は発振回路4の
発振イネーブル端子へ、それぞれ接続されている。
回路の構成を説明する。1は受信回路であり、フォトダ
イオードla、ilE抗1b、コンデンサlc、アンプ
1d及び電源スイツチ1eより構成され、アンプ1dの
出力は図示していないが受信信号処理回路へ接続され、
学習するためのリモコンデータとなる。また、電源スイ
ツチ1eの制御端子は、受信制御回路2のQ出力端子へ
接続されている0発振制御回路3のQ出力端子は受信制
御回路2のリセット端子へ、Q出力端子は発振回路4の
発振イネーブル端子へ、それぞれ接続されている。
それでは、動作原理を説明する。まず最初に発振オン状
態で受信回路オフ状態を考える。この状態は、第2図の
タイムチャートのAの領域に相当する0次に受信回路を
オンにする状態を考える。
態で受信回路オフ状態を考える。この状態は、第2図の
タイムチャートのAの領域に相当する0次に受信回路を
オンにする状態を考える。
マイクロプロセッサ11がらデータバス12を介して対
応するビットが、受信制御回路2のD人カ端子ヘハイレ
ベルを入力する。またマイクロプロセッサ11は、R/
W信号14にローレベルを出力し、これをインバータ1
oが反転して、アンドゲート6の第1の入力端子ヘハイ
レベルを入力する。さらにマイクロプロセッサ11はア
ドレスバス13へ受信制御回路2に対応するアドレスを
出力する。アドレスデコーダ8はこれをデコードしてハ
イレベルをアンドゲート6の第2の入力端子へ入力する
。ここで、タイミングジェネレータ5から出力されるス
トローブ信号15がアンドゲート6の第3の入力端子へ
入力されているのでアンドゲート6は、受信制御回路2
のC人力端子へ書込みクロックを入力する。すると、受
信制御回B2のQ出力端子はローレベルからハイレベル
へ出力が変化する。これは第2図のタイムチャートのB
の領域に相当する。この状態では、受信回路1の電源ス
イッチleがオンとなり、受信回路1が動作可能となる
。
応するビットが、受信制御回路2のD人カ端子ヘハイレ
ベルを入力する。またマイクロプロセッサ11は、R/
W信号14にローレベルを出力し、これをインバータ1
oが反転して、アンドゲート6の第1の入力端子ヘハイ
レベルを入力する。さらにマイクロプロセッサ11はア
ドレスバス13へ受信制御回路2に対応するアドレスを
出力する。アドレスデコーダ8はこれをデコードしてハ
イレベルをアンドゲート6の第2の入力端子へ入力する
。ここで、タイミングジェネレータ5から出力されるス
トローブ信号15がアンドゲート6の第3の入力端子へ
入力されているのでアンドゲート6は、受信制御回路2
のC人力端子へ書込みクロックを入力する。すると、受
信制御回B2のQ出力端子はローレベルからハイレベル
へ出力が変化する。これは第2図のタイムチャートのB
の領域に相当する。この状態では、受信回路1の電源ス
イッチleがオンとなり、受信回路1が動作可能となる
。
次に、受信回路1がオン状態のまま、発振回路4をオフ
する場合を説明する。マイクロプロセッサ11から、デ
ータバス12を介して対応するビットが発振制御回路3
のD入力端子にハイレベルを入力する。また、マイクロ
プロセッサ11はR/W信号にローレベルを、アドレス
バス13に発li 制<8 回路3に対応するアドレス
をそれぞれ出力する。すると、アンドゲート7は発振制
御回路3のC入力端子へ書込みクロツクを入力し、これ
により、発振制御回路3のQ出力端子はローレベルから
ハイレベルへ、Q出力端子はハイレベルからローレベル
へ出力が変化する。したがって受信制御回路2はリセッ
トされ、そのQ出力端子はハイレベルかラローレベルに
出力が変化する。これにより発振回路4がオフすると共
に受信回路lの電源もオフする。これを第2図のタイム
チャートの00M域に示す。
する場合を説明する。マイクロプロセッサ11から、デ
ータバス12を介して対応するビットが発振制御回路3
のD入力端子にハイレベルを入力する。また、マイクロ
プロセッサ11はR/W信号にローレベルを、アドレス
バス13に発li 制<8 回路3に対応するアドレス
をそれぞれ出力する。すると、アンドゲート7は発振制
御回路3のC入力端子へ書込みクロツクを入力し、これ
により、発振制御回路3のQ出力端子はローレベルから
ハイレベルへ、Q出力端子はハイレベルからローレベル
へ出力が変化する。したがって受信制御回路2はリセッ
トされ、そのQ出力端子はハイレベルかラローレベルに
出力が変化する。これにより発振回路4がオフすると共
に受信回路lの電源もオフする。これを第2図のタイム
チャートの00M域に示す。
なお、受信回路1をオフする他の実施例を第3図に示す
。
。
以上、本発明によれば発振回路の停止に連動して受信回
路をオフするようにしたので、ソフトウェアの設計ミス
により予期せぬ電力を消費する危険性を回避することが
できるばかりでなく、ソフトウェアで受信回路のオフ動
作を行う必要がなくなるという効果を有する。
路をオフするようにしたので、ソフトウェアの設計ミス
により予期せぬ電力を消費する危険性を回避することが
できるばかりでなく、ソフトウェアで受信回路のオフ動
作を行う必要がなくなるという効果を有する。
第1図は本発明の実施例を示すブロック図、第2図は第
1図の動作を表すタイムチャート、第3図は本発明の他
の実施例を示すブロック図である。 1・・・受信回路 2・・・受信制御回路 3・・・発振制御回路 4・・・発振回路 5・・・タイミングジェネレータ 6.7.16・・・アンドゲート 8.9・・・アドレスデコーダ インバータ マイクロプロセッサ データバス アドレスバス R/W信号 ストローブ信号
1図の動作を表すタイムチャート、第3図は本発明の他
の実施例を示すブロック図である。 1・・・受信回路 2・・・受信制御回路 3・・・発振制御回路 4・・・発振回路 5・・・タイミングジェネレータ 6.7.16・・・アンドゲート 8.9・・・アドレスデコーダ インバータ マイクロプロセッサ データバス アドレスバス R/W信号 ストローブ信号
Claims (1)
- 複数の異なる種類の機器に付属するリモートコントロー
ル装置から送信されるリモートコントロール信号を受信
し、必要に応じて前記リモートコントロール信号を合成
することができるリモートコントロール装置において、
少なくとも、発振回路、前記発振回路の停止を制御する
発振制御回路、リモートコントロール信号を受信する受
信回路を有し、前記発振制御回路は前記受信回路への電
力の供給も制御することを特徴とするリモートコントロ
ール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20723889A JPH0370298A (ja) | 1989-08-09 | 1989-08-09 | リモートコントロール装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20723889A JPH0370298A (ja) | 1989-08-09 | 1989-08-09 | リモートコントロール装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370298A true JPH0370298A (ja) | 1991-03-26 |
Family
ID=16536510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20723889A Pending JPH0370298A (ja) | 1989-08-09 | 1989-08-09 | リモートコントロール装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370298A (ja) |
-
1989
- 1989-08-09 JP JP20723889A patent/JPH0370298A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667289A (en) | Battery-powered computer interface with manual and automatic battery disconnect circuit | |
| JPH0746297B2 (ja) | 電子機器 | |
| EP0370737A2 (en) | Low voltage inhibit control apparatus | |
| KR960009756A (ko) | 에러 보정하기 위한 자동 턴 오프/온 장치 | |
| US5770959A (en) | Circuit for providing the power-up state of an electrical device | |
| US7007181B2 (en) | Microcontroller | |
| JPH0370298A (ja) | リモートコントロール装置 | |
| JPS6113250B2 (ja) | ||
| JPH0944277A (ja) | マイクロコンピュータ | |
| KR930005648B1 (ko) | 입력절환장치 | |
| JP2686024B2 (ja) | クロック制御方式 | |
| JPH0562784B2 (ja) | ||
| JPH0754486B2 (ja) | メモリ保持システム | |
| JP2538697B2 (ja) | 情報処理装置 | |
| JP3171099B2 (ja) | コンピュータの電源オン/オフ制御方式 | |
| KR0139968B1 (ko) | 이중화시스템의 이중화상태 결정회로 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JPS6243211B2 (ja) | ||
| JPH036037Y2 (ja) | ||
| JPH06231007A (ja) | 計算機の不正アドレス検知回路 | |
| KR950007938B1 (ko) | 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 | |
| JPS635834B2 (ja) | ||
| JPH04372791A (ja) | リフレッシュ制御方式 | |
| JPS60128717A (ja) | 集積回路装置 | |
| JPS58189728A (ja) | キ−入力装置 |