JPH0944277A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH0944277A
JPH0944277A JP7189322A JP18932295A JPH0944277A JP H0944277 A JPH0944277 A JP H0944277A JP 7189322 A JP7189322 A JP 7189322A JP 18932295 A JP18932295 A JP 18932295A JP H0944277 A JPH0944277 A JP H0944277A
Authority
JP
Japan
Prior art keywords
input
power supply
level
signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7189322A
Other languages
English (en)
Inventor
Fumiko Tanizaki
文子 谷崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP7189322A priority Critical patent/JPH0944277A/ja
Publication of JPH0944277A publication Critical patent/JPH0944277A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】 複数の機能ブロックに対する電源供給制御を
容易に実施可能にして、入力端子を電源供給制御のため
の専用の端子とせずに、通常の動作モードの入力端子と
して併用可能にする。 【解決手段】 ラッチ回路10でラッチされる入力信号
がHレベルのとき入力端子5,6からの入力信号をデコ
ーダ7へ出力し、Mレベル,Lレベルのとき上記入力信
号を通常の動作モード信号として出力させ、上記デコー
ダ7で上記入力信号をデコードした制御信号にもとづい
て、電源切換用のスイッチ100〜103に、複数の機
能ブロック3,4への電源供給を切換制御させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複数の機能ブロ
ックを持つマイクロコンピュータに関するものである。
【0002】
【従来の技術】複数の機能ブロックを持つマイクロコン
ピュータにおいては、省電力化を図るために各機能ブロ
ックへの電源供給を制御するものがある。また、このよ
うな電源供給の制御によれば、上記の省電力化に加え
て、電源電流過大等の不良箇所を特定する不良解析の観
点からもメリットがある。
【0003】そして、従来からこの電源供給の制御をソ
フトウェアによって行っているものがあるものの、この
場合には予めプログラムした内容の制御しかできない。
【0004】特にマスクROMを内蔵するマイクロコン
ピュータでは、一旦プログラム化した内容の変更はでき
ないため、不良解析時には不便である。また、マイクロ
プロセッサ(CPU)を使用するため、このマイクロプ
ロセッサに不具合があった場合の制御は不可能である。
【0005】図3はかかる従来のマイクロコンピュータ
を示すブロック図であり、図において、1は正電源、2
は接地電源、15はマイクロプロセッサ、3,4はそれ
ぞれ独立した機能ブロックであり、これらの各機能ブロ
ック3,4は後述のレジスタの出力を受けてオン,オフ
する電源切換用のスイッチ100,101および電源切
換用のスイッチ102,103を介して、上記正電源お
よび接地電源2間に接続されている。
【0006】つまり、電源切換用のスイッチ100,1
02はそれぞれ各機能ブロック3,4と正電源1とを接
続し、電源切換用のスイッチ101,103はそれぞれ
各機能ブロック3,4と接地電源2とを接続している。
【0007】そして14は上記のレジスタであり、マイ
クロプロセッサ15から信号線pを介して書き込まれた
データに従って、上記電源切換用のスイッチ100〜1
03の動作を制御するための制御信号c,dを出力す
る。
【0008】すなわち、このレジスタ14は、表1に示
すように、マイクロプロセッサ15から信号を受けて制
御信号c,dを出力し、このため、各電源切換用のスイ
ッチ100〜103は制御信号c,dがHレベルのとき
にON、LレベルのときにOFFするものとしてある。
【0009】
【表1】
【0010】次に動作について説明する。いま、上記マ
イクロプロセッサ15からレジスタ14に例えばデー
タ”01”を書き込むと、制御信号cはLレベル、dは
Hレベルになるので、電源切換用のスイッチ100,1
01がOFFとなる。従って機能ブロック3と正電源1
および接地電源2とが切り離され、機能ブロック3への
電源供給が停止する。
【0011】これに対し、上記電源切換用のスイッチ1
02,103はONとなるため、機能ブロック4は正電
源1および接地電源に接続されて、この機能ブロック4
への電源供給が開始される。つまり、各機能ブロック
3,4に対する電源供給が独立に制御される。
【0012】また、別の従来技術として、電源供給制御
用の専用外部端子を設けて外部からの制御を可能にした
電源供給制御装置がある。これは各機能ブロックへの電
源供給制御をソフトウェアによることなく外部から行え
るため制御が容易であるが、専用端子が必要となるた
め、端子数の少ないマイクロコンピュータにおいては適
用に無理がある。
【0013】図4はこのような従来の電源供給制御装置
を示すブロック図であり、図3に示したものと同一の構
成部分には同一符号を付して、その重複する説明を省略
する。図4において、5,6は電源切換用のスイッチ1
00〜103を制御するための制御入力の入力端子であ
り、各入力端子5,6からの制御入力a,bはデコーダ
7に入力されるようになっている。
【0014】このデコーダ7は上記制御入力a,bを入
力としてこれをデコードし、電源切換用のスイッチ10
0〜103を制御するための制御信号c,dを出力す
る。
【0015】すなわち、上記デコーダ7は表2に示すよ
うに、制御入力a,bを受けて制御信号c,dを出力
し、このため、電源切換用のスイッチ100〜103は
(制御信号c,dがHレベルのときにON、Lレベルの
とき)表2に示すようにON,OFFするものとしてあ
る。
【0016】
【表2】
【0017】次に動作について説明する。いま、入力端
子5の制御入力aがLレベル,入力端子6の制御入力b
がHレベルであるとき、制御信号cはLレベル、制御信
号dはHレベルとなる。
【0018】従って、電源切換用のスイッチ100,1
01はOFFであり、電源切換用のスイッチ102,1
03はONとなる。すなわち、機能ブロック3への電源
供給は遮断され、機能ブロック4のみに電源が供給され
る。
【0019】なお、図4に示すような電源供給制御装置
に類似する技術が例えば特開平6−232349号公報
などに示されている。
【0020】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータや電源供給制御装置は以上のように構成されてい
るので、図3の従来例では、各機能ブロックへの電源供
給制御をソフトウエアで行うため、予めプログラムした
内容の制御しかできないばかりか、特に、マスクROM
を内蔵したものでは、プログラムの内容の変更ができ
ず、不良解析には不便であり、また、マイクロプロセッ
サ自体に不具合が生じると、電源制御が不可能になるな
どの問題点があった。
【0021】また、図4の従来例では、各機能ブロック
への電源供給をソフトウェアによらずに外部から行える
ため、電源供給制御が容易となるものの、専用端子が必
要となることで、端子数の少ないマイクロコンピュータ
への適用に困難があるなどの問題点があった。
【0022】この発明は上記のような問題点を解消する
ためになされたもので、ソフトウェアによらずに複数の
機能ブロックに対する電源供給制御を容易に実施可能に
して、不良箇所の解析を容易化できるとともに、入力端
子を電源供給制御のための専用の端子とせずに、通常の
動作モードの入力端子と併用できるマイクロコンピュー
タを得ることを目的とする。
【0023】また、この発明は電源供給制御のための入
力端子をより少ない数の通常の動作モード用の入力端子
で兼用でき、特に、端子数に余裕のないマイクロコンピ
ュータへの利用を実現できるマイクロコンピュータを得
ることを目的とする。
【0024】
【課題を解決するための手段】請求項1の発明に係るマ
イクロコンピュータは、3レベルの入力を認識すること
ができる3値入力端子と、該3値入力端子からの入力信
号をラッチするラッチ回路と、該ラッチ回路でラッチさ
れる入力信号が、Hレベルのとき入力端子からの入力信
号を電源供給制御モード信号としてデコーダへ出力し、
Mレベル,Lレベルのとき上記入力信号を通常の動作モ
ード信号として出力するように切り換えられるモード切
換用のスイッチとを設け、上記デコーダで上記入力信号
をデコードした制御信号にもとづいて、電源切換用のス
イッチに、複数の機能ブロックへの電源供給を選択的に
切換制御させるようにしたものである。
【0025】請求項2の発明に係るマイクロコンピュー
タは、ラッチ回路でラッチされる入力信号がHレベルの
とき入力端子からの入力信号を電源供給制御モード信号
としてシリアルレジスタへ出力し、Mレベル,Lレベル
のとき上記入力信号を通常の動作モード信号として出力
するように切り換えられるモード切換用のスイッチを設
けて、上記シリアルレジスタに一時的に格納した上記入
力信号のシリアルデータをデコードした制御信号にもと
づいて、電源切換用のスイッチに、複数の機能ブロック
への電源供給を選択的に切換制御させるようにしたもの
である。
【0026】
【作用】請求項1の発明におけるマイクロコンピュータ
は、3値入力端子からの入力がHレベルであるとき、リ
セット入力信号の立上りでこれをラッチし、マイクロコ
ンピュータに電源供給モードに入らせ、モード切換用の
スイッチを介して入力端子から入力される制御入力をデ
コードした制御信号により、複数の機能ブロックのいず
れかへの電源供給を可能にし、電力損失を抑える。
【0027】また、3値入力端子からの入力がMレベル
またはLレベルである場合には、上記モード切換用のス
イッチを介して上記入力端子からの入力を通常の入力信
号として別の信号線へ導出可能にして利用可能にする。
つまり、入力端子を電源供給制御の専用端子とする必要
をなくし、電源供給制御モード以外には通常の入力端子
として利用可能にする。
【0028】また、請求項2の発明におけるマイクロコ
ンピュータは、電源供給制御モードにおいて、モード切
換用のスイッチを介して入力端子からの制御入力をシリ
アルレジスタにシリアルデータとして一時格納し、この
シリアルレジスタの下位ビットおよび上位ビットに応じ
た制御信号をデコーダを介して得て、この制御信号によ
り複数の機能ブロックのいずれかに電源供給を行えるよ
うにする。これにより、シリアルレジスタの使用によっ
て必要とする上記入力端子を1本ですませることを可能
にする。
【0029】
【発明の実施の形態】
実施の形態1.以下、この発明の実施の一形態を図につ
いて説明する。図1において、1は正電源、2は接地電
源、3,4は機能ブロック、5,6は制御入力a,bの
入力端子、7は各電源切換用のスイッチ100〜103
を制御する制御信号c,dを出力するデコーダであり、
これらは図4に示したものと同様のものが用いられる。
【0030】また、8は3レベルの入力を認識する3値
入力端子、9はリセット端子、10はリセット入力信号
の立ち上りエッジ(または立ち下がりエッジ)によって
3値入力端子8の出力値をラッチするラッチ回路であ
る。
【0031】なお、上記3値入力端子8からの3レベル
のうち、Hレベルの入力信号は上記入力端子5,6から
の入力信号をデコーダ7へ切換供給するのに利用され、
MレベルおよびLレベルの入力信号は、マイクロコンピ
ュータの通常の動作モードにおいて使用される。
【0032】この実施の形態のマイクロコンピュータ
は、上記ラッチ回路10の出力によって決定される電源
供給制御モードを持つ。
【0033】また、上記3値入力端子8からの入力信号
レベルを上記のようにH,M,Lレベルとすると、これ
らの各入力は信号線iを介して通常の端子入力として認
識されるほか、リセット端子9のリセット入力信号kの
立ち上がりエッジによってラッチ回路10でラッチさ
れ、電源供給制御モードの決定に使用され、モード切換
用のスイッチ104,105の制御に用いられる。
【0034】そして、これらのモード切換用のスイッチ
104,105は上記の電源供給制御モーの決定時に入
力端子5,6からの制御入力a,bをデコーダ7へ接続
し、それ以外の場合は通常の動作状態で使用される経
路、つまり信号線g,hに接続する。
【0035】すなわち、これらのモード切換用のスイッ
チ104,105の切り換えによって、制御入力a,b
は、信号線e,fを介してデコーダ7へ、あるいは信号
線g,hを介して通常の経路へ出力される。
【0036】従って、この実施の形態のマイクロコンピ
ュータでは、リセット端子9からのリセット入力信号の
立ち上がりで3値入力端子8からの入力をラッチ回路1
0にラッチし、このラッチ回路10でラッチした出力j
がHのとき、電源供給制御モードに設定され、M,Lの
とき、通常動作モードに設定される。
【0037】そして、かかる電源供給制御モードでは、
モード切換用のスイッチ104,105がデコーダ7側
に切換接続され、通常動作モードでは、モード切換用の
スイッチ104,105は通常動作時の経路である信号
線g,hに接続される。
【0038】次に動作を説明する。いま、3値入力端子
8からの入力がHレベルのときにリセット端子9からの
リセット入力信号がLレベルからHレベルに変化したと
すると、このリセット入力信号の立ち上がりによってラ
ッチ回路10ではそのHレベルがラッチされる。
【0039】このため、この実施の形態のマイクロコン
ピュータは、上記のような電源供給制御モードに入り、
モード切換用のスイッチ104,105をデコーダ7側
に切換接続する。
【0040】従って、このような状態では例えば入力端
子5の制御入力aがLレベル、入力端子6の制御入力b
がHレベルであるとき、表3に示すように、信号線e上
の信号はLレベル、信号線f上の信号はHレベルとなる
ため、制御信号cがLレベル、制御信号dがHレベルと
なる。
【0041】
【表3】
【0042】この結果、電源切換用のスイッチ100,
101はOFFとなり、電源切換用のスイッチ102,
103はONとなり、機能ブロック3への電源供給は遮
断され、機能ブロック4のみに電源が供給される。
【0043】一方、上記3値入力端子8からの入力がM
レベルまたはLレベルのときには、上記リセット入力信
号の立ち上がりによって、これらの各レベルがラッチさ
れる。このため、マイクロコンピュータは通常の動作モ
ードにて、各入力端子5,6の入力を信号線g,hへ出
力する。
【0044】すなわち、モード切換用のスイッチ10
4,105を設けることで、入力端子5,6が電源供給
切換専用の端子である必要がなく、上記電源供給制御モ
ード以外では、通常の入力端子として併用することがで
きるというメリットがある。また当然、3値入力端子8
もモード設定用以外に通常端子として使用できる。
【0045】実施の形態2.図2はこの発明の他の実施
の形態を示し、図1に示したものと同一の構成部分には
同一符号を付して、その重複する説明を省略する。ま
た、この実施の形態のマイクロコンピュータは、上記実
施の形態1と同様にラッチ回路10の出力によって決定
される電源供給制御モードを持つ。
【0046】図2において、104はラッチ回路10の
出力jがHレベルとなる電源供給制御モード時に入力端
子5の制御入力aを後述するシリアルレジスタ11へ供
給し、それ以外の場合は通常動作時に使用される経路で
ある信号線gに切換供給するモード切換用のスイッチで
ある。すなわち、制御入力aは、信号線lを介してシリ
アルレジスタ11あるいは信号線gを介して通常の経路
へ接続される。
【0047】また、11はnビットの上記シリアルレジ
スタであり、信号線lを介して入力される制御入力をシ
リアルデータとして受信し、信号線mを介して後述する
デコーダ12へ一定のクロックタイミングにて送信す
る。
【0048】また、このデコーダ12は上記シリアルレ
ジスタ11の出力mをデコードして、電源切換用のスイ
ッチ100〜103を制御する制御信号c,dを出力す
る。13はクロック発生回路であり、信号線oを介して
シリアルレジスタ11に動作クロックを供給する。
【0049】すなわち、この実施の形態のマイクロコン
ピュータでは、リセット端子9からのリセット入力信号
kの立ち上がりで3値入力端子8からの入力をラッチ回
路10にラッチし、このラッチ回路10でラッチした出
力がHのときは、電源供給制御モードに決定され、M,
Lのときは、通常動作モードに決定される。
【0050】そして、このような電源供給制御モードで
はモード切換用のスイッチ104が信号線lを介してシ
リアルレジスタ11に接続され、通常動作モードでは、
モード切換用のスイッチ104が通常動作時の経路に接
続される。ここで、シリアルレジスタ11はn=2ビッ
トとする。
【0051】次に動作を説明する。いま、3値入力端子
8からの入力がHレベルのときにリセット端子9からの
入力がLレベルからHレベルに変化したとすると、リセ
ット入力信号の立ち上がりによってラッチ回路10では
そのHレベルがラッチされる。
【0052】このため、この実施の形態のマイクロコン
ピュータは電源供給制御モードに入り、モード切換用の
スイッチ104をシリアルレジスタ11に接続する。
【0053】従って、例えば、上記入力端子5から入力
される制御信号としてのシリアルデータの下位ビット
(n=1)がL、上位ビット(n=2)がHであるとす
ると、デコーダ12の入力がL,Hとなるので、表4に
示すように制御信号cがL、制御信号dがHとなる。
【0054】
【表4】
【0055】この結果、電源切換用のスイッチ100,
101はOFFとなり、電源切換用のスイッチ102,
103はONとなり、機能ブロック3への電源供給は遮
断され、機能ブロック4のみに電源が供給される。
【0056】すなわち、実施の形態1では電源供給を制
御するために複数の入力端子が必要であるが、この実施
の形態では入力端子5に入力されるシリアルデータを格
納するシリアルレジスタ11を設けることによって、必
要な入力端子が1本ですむという利点が得られる。
【0057】なお、上記実施の形態1および2では電源
切換用のスイッチ100,102によって各機能ブロッ
ク3,4を正電源1と接続するか切り離すかを制御する
構成としたが、正電源1と接続するか接地電源2と接続
するかを制御する構成とすることも任意である。
【0058】
【発明の効果】以上のように、請求項1の発明によれ
ば、3レベルの入力を認識することができる3値入力端
子と、該3値入力端子からの入力信号をラッチするラッ
チ回路と、該ラッチ回路でラッチされる入力信号が、H
レベルのとき入力端子からの入力信号を電源供給制御モ
ード信号としてデコーダへ出力し、Mレベル,Lレベル
のとき上記入力信号を通常の動作モード信号として出力
するように切り換えられるモード切換用のスイッチとを
設け、上記デコーダで上記入力信号をデコードした制御
信号にもとづいて、電源切換用のスイッチに、複数の機
能ブロックへの電源供給を選択的に切換制御させるよう
に構成したので、ソフトウェアによらずに複数の機能ブ
ロックに対する電源供給制御を容易に実施可能にして、
不良箇所の解析を容易化できるとともに、入力端子を電
源供給制御のための専用の端子とせずに、通常の動作モ
ードの入力端子として併用できるものが得られる効果が
ある。
【0059】請求項2の発明によれば、ラッチ回路でラ
ッチされる入力信号がHレベルのとき入力端子からの入
力信号を電源供給制御モード信号としてシリアルレジス
タへ出力し、Mレベル,Lレベルのとき上記入力信号を
通常の動作モード信号として出力するように切り換えら
れるモード切換用のスイッチを設けて、上記シリアルレ
ジスタに一時的に格納した上記入力信号のシリアルデー
タをデコードした制御信号にもとづいて、電源切換用の
スイッチに、複数の機能ブロックへの電源供給を選択的
に切換制御させるように構成したので、電源供給制御の
ための入力端子をより少ない数の通常の動作モード用の
入力端子で兼用でき、特に、端子数に余裕のないマイク
ロコンピュータへの利用を実現できるものが得られる効
果がある。
【図面の簡単な説明】
【図1】 この発明の実施の一形態によるマイクロコン
ピュータを示すブロック図である。
【図2】 この発明の他の実施の形態によるマイクロコ
ンピュータを示すブロック図である。
【図3】 従来のマイクロコンピュータを示すブロック
図である。
【図4】 従来の電源供給制御装置を示すブロック図で
ある。
【符号の説明】
3,4 機能ブロック、5,6 入力端子、7,12
デコーダ、8 3値入力端子、10 ラッチ回路、11
シリアルレジスタ、100〜103 電源切換用のス
イッチ、104,105 モード切換用のスイッチ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 3レベルの入力を認識することができる
    3値入力端子と、該3値入力端子からの入力信号をラッ
    チするラッチ回路と、該ラッチ回路でラッチされる入力
    信号が、Hレベルのとき入力端子からの入力信号を電源
    供給制御モード信号としてデコーダへ出力し、Mレベ
    ル,Lレベルのとき上記入力信号を通常の動作モード信
    号として出力するように切り換えられるモード切換用の
    スイッチと、上記デコーダで上記入力信号をデコードし
    た制御信号にもとづいて、複数の機能ブロックへの電源
    供給を選択的に切換制御する電源切換用のスイッチとを
    備えたマイクロコンピュータ。
  2. 【請求項2】 3レベルの入力を認識することができる
    3値入力端子と、該3値入力端子からの入力信号をラッ
    チするラッチ回路と、該ラッチ回路でラッチされる入力
    信号がHレベルのとき入力端子からの入力信号を電源供
    給制御モード信号としてシリアルレジスタへ出力し、M
    レベル,Lレベルのとき上記入力信号を通常の動作モー
    ド信号として出力するように切り換えられるモード切換
    用のスイッチと、上記シリアルレジスタに一時的に格納
    した上記入力信号のシリアルデータをデコードした制御
    信号にもとづいて、複数の機能ブロックへの電源供給を
    選択的に切換制御する電源切換用のスイッチとを備えた
    マイクロコンピュータ。
JP7189322A 1995-07-25 1995-07-25 マイクロコンピュータ Pending JPH0944277A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7189322A JPH0944277A (ja) 1995-07-25 1995-07-25 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7189322A JPH0944277A (ja) 1995-07-25 1995-07-25 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH0944277A true JPH0944277A (ja) 1997-02-14

Family

ID=16239425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7189322A Pending JPH0944277A (ja) 1995-07-25 1995-07-25 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH0944277A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269780B2 (en) 2002-10-02 2007-09-11 Matsushita Electric Industrial Co., Ltd. Power management for circuits with inactive state data save and restore scan chain
JP2009064456A (ja) * 2001-08-29 2009-03-26 Mediatek Inc 動的電圧制御方法および装置
JP2011172257A (ja) * 2011-04-01 2011-09-01 Texas Instr Japan Ltd 半導体集積回路
JP2017069801A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびシステム
JP2017195611A (ja) * 2012-05-01 2017-10-26 株式会社半導体エネルギー研究所 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064456A (ja) * 2001-08-29 2009-03-26 Mediatek Inc 動的電圧制御方法および装置
US7269780B2 (en) 2002-10-02 2007-09-11 Matsushita Electric Industrial Co., Ltd. Power management for circuits with inactive state data save and restore scan chain
JP2011172257A (ja) * 2011-04-01 2011-09-01 Texas Instr Japan Ltd 半導体集積回路
JP2017195611A (ja) * 2012-05-01 2017-10-26 株式会社半導体エネルギー研究所 半導体装置
JP2017069801A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置およびシステム
US10353451B2 (en) 2015-09-30 2019-07-16 Renesas Electronics Corporation Semiconductor device and system

Similar Documents

Publication Publication Date Title
JPH0944277A (ja) マイクロコンピュータ
US4882738A (en) Clock control system
KR100206680B1 (ko) 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서
JP2735838B2 (ja) ワンチップマイクロコンピュータ
KR930005648B1 (ko) 입력절환장치
JP4362865B2 (ja) スイッチ読み取り装置
JPH10256488A (ja) 動作モード設定回路
JPH054102Y2 (ja)
JPH0547657Y2 (ja)
JP3326803B2 (ja) 映像信号切替回路
JPH05189116A (ja) キースキャン回路
JPH03196346A (ja) メモリ集積回路
JPH0969070A (ja) 情報処理装置の制御回路
JPH02171878A (ja) プログラムコントローラ
JPH07325650A (ja) 情報端末装置
JPH0370298A (ja) リモートコントロール装置
JPH06149425A (ja) 機能継続装置及びそれを用いたゲーム装置
JPH0662098A (ja) 電話装置の選択信号送出回路及びこれを含む電話装置
JPS62247445A (ja) 記憶装置の選択制御装置
JPH05150017A (ja) Lsi回路装置
JPH0464114A (ja) 計算機システムの電源制御装置
JPH0115912B2 (ja)
JPS6275824A (ja) モ−ド切換え制御方式
JPH0793281A (ja) キーオンウェイクアップモード設定回路
JPH11330377A (ja) 半導体装置及び電力供給方法