JPH0370414B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 この発明は、通常のNRZ符号信号を伝送信号
用のCMI符号信号に変換するCMI符号化回路に
関する。

(ロ) 従来の技術 CMI符号とは１ビツトのデータ信号を２ビツ
トのブロツクに符号化する1B2B符号の一種であ
り、データ“０”を“01”のブロツクに、データ
“１”を途中のデータ“０”にかかわりなく交互
に“00”と“11”のブロツクに符号化された符号
をいう。

従来のCMI符号化回路のブロツク図を第４図
に示す。

第４図において、４，１，４，２は入力端子で
あり、４，１はNRZ符号のデータ信号の入力端
子、４，２はNRZ符号のデータ信号と同期した
クロツク信号の入力端子である。ラツチ回路４，
３によりデータ信号４，ａをラツチし、データが
“０”の時出力する信号４，ｂとデータが“１”
の時出力する信号４・ｃとに分離する。入力端子
４，２から入力されたクロツク信号４，ｄをデー
タ“０”のゲート回路４・４に入力し、信号４，
ｂによりゲートを開きデータが“０”の時だけク
ロツク信号４・ｄを出力する。また、データ
“１”の入力毎にレベル“０”と“１”を交互に
出力するデータ“１”のレベル記憶回路４・５の
出力信号４・ｅをデータ“１”のゲート回路４・
６に入力し、信号４・ｃによりゲートを開き、デ
ータが“１”の時だけ信号４・ｅを出力する。そ
して合成回路４・７によりゲート回路４・４の出
力信号４・ｆとゲート回路４・６の出力信号４・
ｇとを合成し、CMI符号信号４・ｈを生成し、
出力端子４・８に出力する。

第４図の具体的な回路を第５図に、その各信号
のタイミングチヤートを第６図に示す。第５図に
おいて５・１はNRZ符号のデータ信号の入力端
子、５・２はNRZ符号のデータ信号と同期した
クロツク信号の入力端子、５・３はデータ信号の
ラツチ回路を構成するフリツプフロツプ、５・４
はデータ“０”のゲート回路を構成するNORゲ
ートである。さらに５・５はNOTゲート、５・
６はNORゲート、５・７はフリツプフロツプで
あり、これらはデータ“１”のレベル記憶回路を
構成する。また、５・８はデータ“１”のゲート
回路を構成するNORゲート、５・９は合成回路
を構成するEX−ORゲート、５・１０はCMI符
号の出力端子である。なお、第６図の５・ａ〜
５・ｈは第５図の各部の信号を示している。

以上のように従来回路では、データ“０”のゲ
ート回路と、データ“１”のゲート回路によりデ
ータを“０”の時と“１”の時とで別々にCMI
符号化し、最終段でこれらを合成し、CMI符号
として出力している。第５図において、EX−
ORゲート５・９がその合成回路であり、データ
“０”をCMI符号化した信号５・ｆとデータ
“１”をCMI符号化した信号５・ｇとを入力と
し、CMI符号の信号５・ｈを出力する。

(ハ) 発明が解決しようとする問題点 しかしながらこのような回路方式では信号５・
ｆと信号５・ｇとが通過してくるゲート数がそれ
ぞれ異なるため、両信号間にゲート遅延の差が生
じ、第６図の信号５・ｈの矢印の示す位置にグリ
ツチが発生する。また、通過してくるゲート数を
等しくしても、各ゲートの温度特性の違いや、高
速化による波形のひずみにより、グリツチが発生
する。従来、このグリツチを取り除くために、２
逓倍したクロツクで波形整形しているが、高速化
すると波形がひずみグリツチ幅が拡がるため、信
号と２逓倍クロツクのタイミングにより、ビツト
誤りが生じるという欠点があつた。

この発明はこのような事情を考慮してなされた
もので、NRZ符号のデータ信号をCMI符号に符
号化するにあたり、回路内の各信号のゲート遅延
にかかわりなく、CMI符号の出力信号にグリツ
チのような波形欠陥を発生することのない安定し
たCMI符号化回路を提供するものである。

(ニ) 問題点を解決するための手段 この発明は、NRZ符号信号を遅延させてCMI
符号信号に符号化するCMI符号化回路において、
クロツク信号発生回路と、クロツク信号をうけた
ときに出力の反転動作を行いCMI符号信号を形
成して出力する出力反転回路と、前記NRZ符号
信号と前記CMI符号信号を比較し、その結果に
基づいて指令信号を出力する判定回路と、指令信
号を受けてゲートを開閉しクロツク信号を出力反
転回路に供給するゲート回路と、NRZ符号信号
の１に対応して最近に出力されたCMI符号信号
のレベルを記憶信号として格納する記憶回路とを
備え、判定回路は、NRZ符号信号が０の場合に
は出力中のCMI符号信号が01になるように、ま
た、NRZ符号信号が１の場合には出力中のCMI
符号信号がNRZ符号信号と記憶信号とが同レベ
ルのときに反転して00又は11となるように、ゲー
ト回路に指令信号を出力することを特徴とする
CMI符号化回路である。

(ホ) 作用 判定回路は、NRZ符号信号として、たとえば、
「０」が入力されたとき、前記出力反転回路が
CMI符号信号として「１」を出力している場合
にはその出力を反転させ、「０」を出力している
場合にはその出力を持続させていずれも半クロツ
ク後にその出力を反転させる。また、NRZ符号
信号として、たとえば、「１」が入力されたとき、
前記記憶回路と前記出力反転回路とが共に同レベ
ルの信号を出力としているときのみ前記出力反転
回路の出力を反転させ、CMI符号化が行われる。
つまり、前記判定回路は前記出力反転回路の
CMI符号化された出力をフイードバツクし、入
力されるNRZ符号信号と比較して次に出力すべ
き信号レベルを判定し、その信号レベルになるよ
うに前記出力反転回路の出力を反転させる。反転
動作によりCMI符号信号が形成されるので、常
に安定した出力が得られる。

(ヘ) 実施例 以下、図面に示す実施例に基づいてこの発明を
詳述する。なお、これによつてこの発明が限定さ
れるものではない。

第１図はこの発明の構成を示すブロツク図であ
る。第１図において、１・１，１・２は入力端子
であり、１・１はNRZ符号のデータ信号の入力
端子、１・２はNRZ符号のデータ信号と同期し
たクロツク信号の入力端子である。ラツチ・遅延
回路１・３により、データ信号をラツチし、デー
タ信号と反転信号及びそれらの半クロツク分遅延
したデータを出力する。判定回路１・４ではラツ
チ・遅延回路１・３からの入力データ信号と、デ
ータ“１”のレベル記憶回路１・５で保持してい
るレベルと、現在CMI符号として出力している
レベルとを比較し、次のデータ信号をCMI符号
化して出力する際、現在出力しているレベルを反
転しなければならない時だけ、ゲート回路１・６
〜１・８のいずれかのゲートを開きクロツク信号
を出力反転回路１・９へ出力する。出力反転回路
１・９は３本の入力信号線のそれぞれのクロツク
信号の立上りで出力を反転する回路であり、出力
端子１・１０にCMI符号の信号として出力する。
次に、判定回路１・４の動作について説明する。
データ“０”が入力された時は、CMI符号とし
て“01”を出力するため、現在CMI符号として
出力しているレベルが“１”の時は出力を反転し
てまずレベルを“０”にしなければならない。そ
こでゲート回路１・６を開き、クロツク信号を出
力反転回路１・９に出力し現在の出力を反転して
レベルを“０”にする。またデータ“０”が入力
されたとき、CMI符号として出力しているレベ
ルが“０”の時は、出力を反転しなくてもよいの
でゲート回路１・６を閉じたままにしておき出力
を反転しないようにする。そして、前記のどちら
の場合でも半クロツク後にはCMI符号として出
力しているレベルを“０”から“１”に反転しな
ければならない。そこで、ゲート回路１・７を開
き、半クロツク分遅れたクロツク信号を出力反転
回路１・９に出力し、現在の出力を反転してレベ
ルを“１”にする。一方データ“１”が入力され
た時は、それ以前のデータ“１”の時にCMI符
号として“11”を出力していたら“00”を、逆に
“00”を出力していたら“11”を出力する。デー
タ“１”のレベル記憶回路には、それ以前のデー
タ“１”の時に出力したレベルが保持されてお
り、判定回路１・４で、これを判定し、次に出力
すべきレベルと現在CMI符号として出力してい
るレベルとを比較し、その出力を反転しなければ
ならない時のみ、ゲート回路１・８を開きクロツ
ク信号を出力反転回路１・９に出力し、現在の出
力を反転する。またこの時データ“１”のレベル
記憶回路１・５でこのCMI符号の出力レベルを
保持しておき、次にデータ“１”を入力した時の
判定用信号として判定回路１・４に出力する。以
上のように判定回路１・４は、入力されたデータ
により、それをCMI符号として出力するレベル
を判定し、現在CMI符号として出力しているレ
ベルを反転しなければならない時のみ、ゲート回
路１・６〜１・８を通してクロツク信号を出力反
転回路１・９に出力するように動作する。

第２図は第１図のブロツク図に対応する一実施
例の電気回路図、第３図は第２図の各信号のタイ
ミングチヤートである。第２図において２・１は
NRZ符号のデータ信号の入力端子、２・２は
NRZ符号のデータ信号と同期したクロツク信号
の入力端子、２・３，２・４はそれぞれデータ信
号のラツチ・遅延回路を構成するフリツプフロツ
プ、２・５は判定回路の一部を構成するEX−
ORゲート、２・６〜２・８は判定回路兼クロツ
ク信号のゲート回路を構成するANDゲート、
２・９および２・１０はそれぞれデータ“１”の
レベル記憶回路を構成するANDゲートおよびフ
リツプフロツプ、２・１１〜２・１３および２・
１４〜２・１８はそれぞれ出力反転回路を構成す
るフリツプフロツプおよびNANDゲート、２・
１９および２・２０はクロツク信号とその反転信
号をそれぞれにゲート遅延の差が生じないように
出力する回路を構成するEX−ORゲート、２・
２１はCMI符号の出力端子である。また第３図
の２・ａ〜２・ｊは第２図の各部の信号を示して
いる。

次に、第２図の動作について説明する。

まず、入力端子２・２から入力されたクロツク
信号をEX−ORゲート２・１９、２・２０に入
力し、EX−ORゲート２・１９からクロツク信
号２・ｂを、EX−ORゲート２・２０からクロ
ツク反転信号を出力させる。フリツプフロツプ
２・３は入力端子２・１から入力されたデータ信
号２・ａをクロツク信号２・ｂでラツチし、出力
Ｑからデータ信号２・ｃを、出力からその反転
信号をそれぞれ出力する。フリツプフロツプ２・
４は、さらにデータ信号２・ｃをクロツク反転信
号でラツチすることにより、出力Ｑから半クロツ
ク分遅延したデータ信号２・ｄを、出力からそ
の反転信号を出力する。ANDゲート２・６はデ
ータ信号２・ｃの反転信号とCMI符号の出力信
号とクロツク反転信号を入力することにより、デ
ータ信号２・ａが“０”で現在CMI符号として
出力しているレベルが“１”のときクロツク反転
信号を出力する（信号２・ｇ）。ANDゲート２・
７は半クロツク分遅延したデータ信号２・ｄの反
転信号とクロツク信号２・ｂを入力することによ
りデータ信号２・ｄが“０”のときは必ずクロツ
ク信号２・ｂを出力する（信号２・ｈ）。ANDゲ
ート２・９は半クロツク分遅延したデータ信号
２・ｄとクロツク信号２・ｂを入力することによ
りデータ信号２・ｄが“１”のときは必ずクロツ
ク信号を出力する（信号２・ｅ）。フリツプフロ
ツプ２・１０ではCMI符号の出力信号を信号
２・ｅでラツチすることにより、データ信号２・
ｄが“１”のとき出力したCMI符号のレベルを
保持しておく。EX−ORゲート２・５はフリツ
プフロツプ２・１０の出力（信号２・ｆ）と
CMI符号の出力信号を入力することにより、以
前にデータ“１”で出力したレベルと現在CMI
符号として出力しているレベルが等しい時レベル
“１”を出力する。ANDゲート２・８はデータ信
号２・ｃと、EX−ORゲート２・５の出力と、
クロツク反転信号を入力することにより、データ
信号２・ｃが“１”で、かつ、以前にデータ
“１”で出力したレベルと現在CMI符号として出
力しているレベルが等しい時クロツク反転信号を
出力する（信号２・ｉ）。上述した信号２・ｇ、
２・ｈ、２・ｉがCMI符号の出力信号を反転さ
せるクロツク信号となる。フリツプフロツプ２・
１１，２・１２，２・１３では、それぞれ信号
２・ｇ，２・ｈ，２・ｉで内部のラツチ信号が反
転する。NANDゲート２・１４〜２・１８はフ
リツプフロツプ２・１１〜２・１３のうち出力Ｑ
のレベルが“１”であるものが偶数個（０又は
２）であればレベル“０”を、寄数個（１又は
３）であればレベル“１”をNANDゲート２・
１８から出力する。これにより、フリツプフロツ
プ２・１１〜２・１３のうちいずれか１つのラツ
チ信号が反転すると、NANDゲート２・１８の
出力が反転する。以上の動作によりNANDゲー
ト２・１８の出力信号２・ｊはデータ信号２・ａ
をCMI符号に符号化した信号となる。

前述の実施例ではクロツク信号及びクロツク反
転信号が50％デユーテイであるため第３図の信号
２・ｇ〜２・ｉの各信号の立上りと立下りがほぼ
一致して起こる危険性があるため、出力反転回路
の規模を大きくせざるを得ないが、第７図に示す
ようにクロツク信号及びクロツク反転信号を遅延
回路７・１６，７・１７とANDゲート７・１８，
７・１９により、レベルが“１”である期間を短
くすると第８図に示すように信号７・ｈ〜７・ｊ
の各信号の立上りと立下りが同時に起こることが
全くなくなるため、第７図のようにORゲート
７・１１とフリツプフロツプ７・１２だけで出力
反転回路が構成でき、回路規模を小さくできる。

このようにして、この発明によるCMI符号化
回路は、CMI符号の出力信号を判定回路に入力
し、次に入力するデータ信号等と比較し、必要な
時だけ最終段の出力反転回路にクロツク信号を入
力して出力を反転させる方式を採用したので、
CMI符号として出力するレベルを反転させる必
要がない時には、最終段の出力反転回路にクロツ
ク信号を入力しないため出力反転回路は全く動作
せず、出力するCMI符号の信号にグリツチが発
生するのを確実におさえることができる。

(ト) 発明の効果 この発明によれば、回路内の各信号のゲート遅
延にかかわりなく、グリツチの発生しない安定し
たCMI符号を出力することができるので、温度
変化によるゲート遅延量の変化が激しい場所にあ
る伝送装置に利用でき、また、低速からある程度
高速のデータ伝送速度をもつ伝送装置に利用する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図はこの発明の一実施例を示す電気
回路図、第３図は第２図における各部の信号を示
すタイミングチヤート、第４図は従来例の構成を
示すブロツク図、第５図は従来例の回路図、第６
図は第５図における各部の信号のタイミングチヤ
ート、第７図は他の実施例を示す第２図対応図、
第８図は第７図の各部の信号のタイミングチヤー
トである。 ２・１……NRZ符号信号入力端子、２・２…
…クロツク信号入力端子、２・３，２・４，２・
１０〜２・１３……フリツプフロツプ、２・５，
２・１９，２・２０……EX−ORゲート、２・
６〜２・９，２・１４〜２・１７……ANDゲー
ト、２・１８……NANDゲート、２・２１……
CMI符号信号出力端子。

Claims (1)

【特許請求の範囲】
1. １ NRZ符号信号を遅延させてCMI符号信号に
   符号化するCMI符号化回路において、クロツク
   信号発生回路と、クロツク信号をうけたときに出
   力の反転動作を行いCMI符号信号を形成して出
   力する出力反転回路と、前記NRZ符号信号と前
   記CMI符号信号を比較し、その結果に基づいて
   指令信号を出力する判定回路と、指令信号を受け
   てゲートを開閉しクロツク信号を出力反転回路に
   供給するゲート回路と、NRZ符号信号の１に対
   応して最近に出力されたCMI符号信号のレベル
   を記憶信号として格納する記憶回路とを備え、判
   定回路は、NRZ符号信号が０の場合には出力中
   のCMI符号信号が01になるように、また、NRZ
   符号信号が１の場合には出力中のCMI符号信号
   がNRZ符号信号と記憶信号とが同レベルのとき
   に反転して00又は11となるように、ゲート回路に
   指令信号を出力することを特徴とするCMI符号
   化回路。