JPH0370656U - - Google Patents
Info
- Publication number
- JPH0370656U JPH0370656U JP1989129577U JP12957789U JPH0370656U JP H0370656 U JPH0370656 U JP H0370656U JP 1989129577 U JP1989129577 U JP 1989129577U JP 12957789 U JP12957789 U JP 12957789U JP H0370656 U JPH0370656 U JP H0370656U
- Authority
- JP
- Japan
- Prior art keywords
- backup
- switching
- signal
- refresh clock
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Storage Device Security (AREA)
Description
第1図は本考案に係わるメモリバツクアツプ制
御回路の一実施例を示す構成図、第2図および第
3図は第1図に示す回路の動作を説明するタイム
チヤート、第4図は従来のメモリバツクアツプ制
御回路の構成図、第5図は従来回路の動作を説明
するタイムチヤートである。 11…バツクアツプ切替手段、12…クロツク
発生回路、13…信号セレクタ回路、14…リフ
レツシユカウンタ内蔵形ダイナミツクRAM、1
31…セレクタ、132…CASセレクタ
、141…内部リフレツシユカウンタ、142…
ダイナミツク形RAM。
御回路の一実施例を示す構成図、第2図および第
3図は第1図に示す回路の動作を説明するタイム
チヤート、第4図は従来のメモリバツクアツプ制
御回路の構成図、第5図は従来回路の動作を説明
するタイムチヤートである。 11…バツクアツプ切替手段、12…クロツク
発生回路、13…信号セレクタ回路、14…リフ
レツシユカウンタ内蔵形ダイナミツクRAM、1
31…セレクタ、132…CASセレクタ
、141…内部リフレツシユカウンタ、142…
ダイナミツク形RAM。
Claims (1)
- 【実用新案登録請求の範囲】 ダイナミツク形RAMのメモリバツクアツプ制
御回路において、 バツクアツプ用リフレツシユクロツク
信号を発生するクロツク発生回路と、 システム用リフレツシユクロツク信号に
よつてシステム電源関知信号のレベルをラツチし
、前記システム電源関知信号が所定レベルのとき
、所定個数の前記システム用リフレツシユクロツ
ク信号を受けてシステム動作切替またはバ
ツクアツプ切替のためのバツクアツプ切替信号を
発生するとともに、システム電源またはバツテリ
電源をバツクアツプ電源として出力し、かつ、バ
ツクアツプ時にバツクアツプ用リフレツシユクロ
ク信号を発生するバツクアツプ切替手
段と、 このバツクアツプ切替手段から送られてくるバ
ツクアツプ切替信号に応じてシステム動作時にシ
ステム用リフレツシユクロツク信号および
信号をセレクトし、バツクアツプ時にリフ
レツシユクロツク信号およびリフレツ
シユクロツク信号をセレクトし、これ
らセレクト信号を用いて前記ダイナミツク形RA
Mのリフレツシユを行うメモリフレツシユ手段と
を備えたことを特徴とするメモリバツクアツプ制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989129577U JPH0370656U (ja) | 1989-11-06 | 1989-11-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989129577U JPH0370656U (ja) | 1989-11-06 | 1989-11-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370656U true JPH0370656U (ja) | 1991-07-16 |
Family
ID=31677196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989129577U Pending JPH0370656U (ja) | 1989-11-06 | 1989-11-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370656U (ja) |
-
1989
- 1989-11-06 JP JP1989129577U patent/JPH0370656U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57117168A (en) | Memory circuit | |
| JPH0370656U (ja) | ||
| CA2241126C (en) | Computer memory controller | |
| JPH0371495U (ja) | ||
| JPS6413658A (en) | Dram access control device | |
| Patel | Refresh system for dynamic RAM memory | |
| JPS5447444A (en) | Memory unit | |
| JPH02117800U (ja) | ||
| JPH05242670A (ja) | Dram回路 | |
| JPS6294498U (ja) | ||
| JPS6348251U (ja) | ||
| JPH0310396U (ja) | ||
| JPH01164562U (ja) | ||
| JP2845038B2 (ja) | タイミング制御装置 | |
| JPS6287390U (ja) | ||
| JPS6324795U (ja) | ||
| JPS5595160A (en) | Memory control system | |
| JPH01144902U (ja) | ||
| JPS52151492A (en) | Sequence controller | |
| JPH0486300U (ja) | ||
| JPS57195385A (en) | Access circuit for dynamic memory | |
| JPS5442944A (en) | Refresh address control system for memory | |
| JPS62120460U (ja) | ||
| JPS5461844A (en) | Refresh control system | |
| JPS5694580A (en) | Direct memory access control device |