JPH0370801B2 - - Google Patents
Info
- Publication number
- JPH0370801B2 JPH0370801B2 JP17532981A JP17532981A JPH0370801B2 JP H0370801 B2 JPH0370801 B2 JP H0370801B2 JP 17532981 A JP17532981 A JP 17532981A JP 17532981 A JP17532981 A JP 17532981A JP H0370801 B2 JPH0370801 B2 JP H0370801B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- item selection
- contacts
- timer
- control command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
本発明はメモリに記憶された情報に基いて制御
信号を外部に出力する制御信号出力回路に関す
る。
信号を外部に出力する制御信号出力回路に関す
る。
一般にコンピユータ等によつて高速処理された
データにより入出力装置を制御する場合、メモリ
に書き込まれた項目選択情報、制御指令情報に基
いてリレーを動作せしめ、このリレーの接点を介
して項目選択信号および制御指令信号を出力して
いる。また、項目選択信号の出力時間を設定する
ために、項目選択情報および制御指令情報の誤り
を検定し、この検定結果が良好であることで一定
時間だけ動作するタイマリレーを設け、このタイ
マリレーが動作している時間だけ項目選択信号が
出力されるようになつている。
データにより入出力装置を制御する場合、メモリ
に書き込まれた項目選択情報、制御指令情報に基
いてリレーを動作せしめ、このリレーの接点を介
して項目選択信号および制御指令信号を出力して
いる。また、項目選択信号の出力時間を設定する
ために、項目選択情報および制御指令情報の誤り
を検定し、この検定結果が良好であることで一定
時間だけ動作するタイマリレーを設け、このタイ
マリレーが動作している時間だけ項目選択信号が
出力されるようになつている。
第１図は従来の制御信号出力回路の構成を示す
ブロツク図で、図中２０はデータメモリ、４１は
定マーク検定回路、４２はタイマ、５１〜５ｎは
項目選択リレー、６１は制御指令リレー、４３は
タイマリレー、５１ａ〜５naはそれぞれ項目選
択リレー５１〜５ｎの常開接点、６１ａ制御指令
リレー６１の常開接点、４３ａはタイマリレー４
３の常開接点（以下常開接点を単に接点という）
をそれぞれ示す。７０は外部機器で、上記各項目
選択リレーの常開接点５１ａ〜５naにそれぞれ
直列接続された負荷７１〜７ｎと、及びこれらの
負荷７１〜７ｎに各接点５１ａ〜５na，６１ａ，
４３ａを介して電力を供給する電源７３を備えて
いる。この場合、項目選択信号５１ｓ〜５nsとは
選択された負荷の電流のことである。第２図はこ
の制御信号出力回路の動作を説明するためのタイ
ムチヤートである。
ブロツク図で、図中２０はデータメモリ、４１は
定マーク検定回路、４２はタイマ、５１〜５ｎは
項目選択リレー、６１は制御指令リレー、４３は
タイマリレー、５１ａ〜５naはそれぞれ項目選
択リレー５１〜５ｎの常開接点、６１ａ制御指令
リレー６１の常開接点、４３ａはタイマリレー４
３の常開接点（以下常開接点を単に接点という）
をそれぞれ示す。７０は外部機器で、上記各項目
選択リレーの常開接点５１ａ〜５naにそれぞれ
直列接続された負荷７１〜７ｎと、及びこれらの
負荷７１〜７ｎに各接点５１ａ〜５na，６１ａ，
４３ａを介して電力を供給する電源７３を備えて
いる。この場合、項目選択信号５１ｓ〜５nsとは
選択された負荷の電流のことである。第２図はこ
の制御信号出力回路の動作を説明するためのタイ
ムチヤートである。
第１図および第２図において、コンピユータ等
によつて処理された項目選択用の信号１Ｓ〜nsお
よび制御指令用の信号１１ｓがデータメモリ２０
に加えられており、ここにトリガパルス１２ｓが
加えられると、このトリガパルス１２ｓの立上り
時点でデータの書き込みが行なわれ、データメモ
リ２０は項目選択信号２１ｓ〜２nsおよび制御指
令信号３１ｓを出力する。この場合、項目選択信
号２１ｓが高レベルＨ、項目選択信号２nsが低レ
ベルＬ、制御指令信号３１ｓが高レベルＨであれ
ば、項目選択リレー５１および制御指令リレー６
１が動作し、接点５１ａおよび接点６１ａが閉成
する。
によつて処理された項目選択用の信号１Ｓ〜nsお
よび制御指令用の信号１１ｓがデータメモリ２０
に加えられており、ここにトリガパルス１２ｓが
加えられると、このトリガパルス１２ｓの立上り
時点でデータの書き込みが行なわれ、データメモ
リ２０は項目選択信号２１ｓ〜２nsおよび制御指
令信号３１ｓを出力する。この場合、項目選択信
号２１ｓが高レベルＨ、項目選択信号２nsが低レ
ベルＬ、制御指令信号３１ｓが高レベルＨであれ
ば、項目選択リレー５１および制御指令リレー６
１が動作し、接点５１ａおよび接点６１ａが閉成
する。
一方、データメモリ２０より出力される項目選
択信号２１ｓ〜２nsおよび制御指令信号３１ｓは
定マーク検定回路４１にも加えられ、検定結果が
良好であれば、検定信号４１ａを出力し、タイマ
４２を動作させる。このタイマ４２は検定信号４
１ｓが加えられると同時に高レベルＨの信号を出
力し、設定された時間T1が経過した時点で低レ
ベルＬに変わる信号４２ｓを出力する。したがつ
てタイマリレー４３はこのT1時間だけ動作し、
接点４３ａもまたT1時間だけ閉成する。
択信号２１ｓ〜２nsおよび制御指令信号３１ｓは
定マーク検定回路４１にも加えられ、検定結果が
良好であれば、検定信号４１ａを出力し、タイマ
４２を動作させる。このタイマ４２は検定信号４
１ｓが加えられると同時に高レベルＨの信号を出
力し、設定された時間T1が経過した時点で低レ
ベルＬに変わる信号４２ｓを出力する。したがつ
てタイマリレー４３はこのT1時間だけ動作し、
接点４３ａもまたT1時間だけ閉成する。
ところで、接点５１ａ〜５naのそれぞれの一
端は共通接続されるとともに、接点６１ａおよび
４３ａに対して直列接続されているので、接点５
１ａ〜５naがデータメモリ２０の情報に基いて
閉成したとしても、制御指令信号３１ｓに基いて
接点６１ａが閉成しない限り項目選択信号は出力
されず、しかも、項目選択信号を出力する時間は
接点４３ａによつて制限される。
端は共通接続されるとともに、接点６１ａおよび
４３ａに対して直列接続されているので、接点５
１ａ〜５naがデータメモリ２０の情報に基いて
閉成したとしても、制御指令信号３１ｓに基いて
接点６１ａが閉成しない限り項目選択信号は出力
されず、しかも、項目選択信号を出力する時間は
接点４３ａによつて制限される。
すなわち、項目選択リレー５１〜５ｎは、制御
指令リレー６１およびタイマリレー４３が動作し
ていることを条件に項目選択信号５１ｓ〜５nsを
出力するように構成されている。
指令リレー６１およびタイマリレー４３が動作し
ていることを条件に項目選択信号５１ｓ〜５nsを
出力するように構成されている。
斯かる従来の制御信号出力回路にあつては、デ
ータメモリ２０に加えられるトリガパルス１２ｓ
の立上がり時点に項目選択リレー５１〜５ｎおよ
び制御指令リレー６１が動作することになり、タ
イマリレー４３もまたほぼこれと同時刻に動作す
るようになつている。従つて、項目選択リレーの
常開接点５１ａ〜５naと制御指令リレーの常開
接点６１ａの動作（開から閉）のタイミングと、
タイマリレーの常開接点４３ａの動作（開から
閉）のタイミングは、ほぼ同時であることによ
り、外部機器７０の負荷７１〜７ｎの開閉は必ら
ずタイマリレーの常開接点で行なわれる保証がと
れない。それ故、従来の装置では、項目選択リレ
ーの常開接点５１ａ〜５naと制御指令リレーの
接点６１ａは、外部機器７０の負荷７１〜７ｎの
通電動作以外に投入又は遮断動作をも行なう事が
あり、当然これらの接点がアークによる溶着を生
じないようにアーク耐力を備えておかねばならな
い。このことは、項目選択リレーの接点及び制御
指令リレーの接点も、タイマリレーと同等のアー
ク耐力を有するものにする必要があり、高価かつ
大形となる。そしてこれは項目選択リレーの数が
増えれば増える程、益々装置の大形化を招き、か
つ更に高価となる欠点を有していた。
ータメモリ２０に加えられるトリガパルス１２ｓ
の立上がり時点に項目選択リレー５１〜５ｎおよ
び制御指令リレー６１が動作することになり、タ
イマリレー４３もまたほぼこれと同時刻に動作す
るようになつている。従つて、項目選択リレーの
常開接点５１ａ〜５naと制御指令リレーの常開
接点６１ａの動作（開から閉）のタイミングと、
タイマリレーの常開接点４３ａの動作（開から
閉）のタイミングは、ほぼ同時であることによ
り、外部機器７０の負荷７１〜７ｎの開閉は必ら
ずタイマリレーの常開接点で行なわれる保証がと
れない。それ故、従来の装置では、項目選択リレ
ーの常開接点５１ａ〜５naと制御指令リレーの
接点６１ａは、外部機器７０の負荷７１〜７ｎの
通電動作以外に投入又は遮断動作をも行なう事が
あり、当然これらの接点がアークによる溶着を生
じないようにアーク耐力を備えておかねばならな
い。このことは、項目選択リレーの接点及び制御
指令リレーの接点も、タイマリレーと同等のアー
ク耐力を有するものにする必要があり、高価かつ
大形となる。そしてこれは項目選択リレーの数が
増えれば増える程、益々装置の大形化を招き、か
つ更に高価となる欠点を有していた。
本発明は上記の欠点を除去するためになされた
もので、タイマリレーの動作時刻および復帰時刻
を等しく遅らせることによつて、このタイマリレ
ーの接点に直列接続された該タイマリレー接点の
しや断容量より小さい他のリレーの接点を保護す
るとともにタイマに設定された時間幅の項目選択
信号を外部に出力し得る制御信号出力回路の提供
を目的とする。
もので、タイマリレーの動作時刻および復帰時刻
を等しく遅らせることによつて、このタイマリレ
ーの接点に直列接続された該タイマリレー接点の
しや断容量より小さい他のリレーの接点を保護す
るとともにタイマに設定された時間幅の項目選択
信号を外部に出力し得る制御信号出力回路の提供
を目的とする。
以下、添付図面を参照して本発明を一実施例に
基いて説明する。
基いて説明する。
第３図は本発明による制御信号出力回路の構成
を示すブロツク図で、図中、第１図と同一符号を
付したものはそれぞれ同一の要素を示し、これら
以外の４４は、データメモリ２０より出力される
項目選択信号２１ｓ〜２nsおよび制御指令信号３
１ｓと、タイマ４２の出力信号４ｓとが実質的に
同時刻に出力されたとしても、項目選択リレー５
１〜５ｎおよび制御指令リレー６１が確実に動作
した段階でタイマリレー４３を動作させるための
遅延回路である。また、この遅延回路４４は入力
信号の立ち上がり時刻を遅らせるだけでなく、入
力信号の立ち下がり時刻をも同様に遅らせ、これ
によつて、タイマ４２の設定時間だけタイマリレ
ー４３を動作状態に保持させるものである。ま
た、その遅延時間は、リレーの動作時刻にばらつ
きがあつたとしても、兎に角、項目選択リレー５
１〜５ｎおよび制御指令リレー６１が確実に動作
した段階でタイマリレー４３が動作するように選
定されている。
を示すブロツク図で、図中、第１図と同一符号を
付したものはそれぞれ同一の要素を示し、これら
以外の４４は、データメモリ２０より出力される
項目選択信号２１ｓ〜２nsおよび制御指令信号３
１ｓと、タイマ４２の出力信号４ｓとが実質的に
同時刻に出力されたとしても、項目選択リレー５
１〜５ｎおよび制御指令リレー６１が確実に動作
した段階でタイマリレー４３を動作させるための
遅延回路である。また、この遅延回路４４は入力
信号の立ち上がり時刻を遅らせるだけでなく、入
力信号の立ち下がり時刻をも同様に遅らせ、これ
によつて、タイマ４２の設定時間だけタイマリレ
ー４３を動作状態に保持させるものである。ま
た、その遅延時間は、リレーの動作時刻にばらつ
きがあつたとしても、兎に角、項目選択リレー５
１〜５ｎおよび制御指令リレー６１が確実に動作
した段階でタイマリレー４３が動作するように選
定されている。
上記の如く構成された本発明による制御信号出
力回路の作用を第４図のタイムチヤートをも参照
して以下に説明する。ただし、項目選択用の信号
１ｓ〜nsおよび制御指令用の信号１１ｓがデータ
メモリ２０に加えらえてから、接点５１ａおよび
接点６１ａが閉成するまでの作用、ならびにデー
タメモリ２０の出力信号が定マーク検定回路４１
に加えられ、タイマ４２がT1時間だけ高レベル
Ｈの信号４２ｓを出力するまでの作用は従来装置
において述べたと全く同様であるのでここではそ
の説明を省略する。
力回路の作用を第４図のタイムチヤートをも参照
して以下に説明する。ただし、項目選択用の信号
１ｓ〜nsおよび制御指令用の信号１１ｓがデータ
メモリ２０に加えらえてから、接点５１ａおよび
接点６１ａが閉成するまでの作用、ならびにデー
タメモリ２０の出力信号が定マーク検定回路４１
に加えられ、タイマ４２がT1時間だけ高レベル
Ｈの信号４２ｓを出力するまでの作用は従来装置
において述べたと全く同様であるのでここではそ
の説明を省略する。
かくして、タイマ４２の出力信号４２ｓが遅延
回路４４に入力されると、この信号４２ｓに対し
てT2時間でけ遅れた信号４４ｓがタイマリレー
４３に加えられる。すなわち、タイマリレー４３
はタイマ４２の出力信号４２ｓに対してT2時間
だけ遅れて動作することになる。この場合、遅れ
時間T2は、リレーの動作時刻にばらつきがあつ
たとしても、項目選択リレー５１〜５ｎおよび制
御指令リレー６１が確実に動作した後でタイマリ
レー４３が動作するように選ばれているので、結
局、接点５１ａ〜５naおよび接点６１ａが完全
に閉成した状態で接点４３ａが閉成することにな
る。
回路４４に入力されると、この信号４２ｓに対し
てT2時間でけ遅れた信号４４ｓがタイマリレー
４３に加えられる。すなわち、タイマリレー４３
はタイマ４２の出力信号４２ｓに対してT2時間
だけ遅れて動作することになる。この場合、遅れ
時間T2は、リレーの動作時刻にばらつきがあつ
たとしても、項目選択リレー５１〜５ｎおよび制
御指令リレー６１が確実に動作した後でタイマリ
レー４３が動作するように選ばれているので、結
局、接点５１ａ〜５naおよび接点６１ａが完全
に閉成した状態で接点４３ａが閉成することにな
る。
このように、タイマリレー４３の動作時刻を項
目選択リレー５１〜５ｎおよび制御指令リレー６
１の動作時刻よりも遅らせることによつて、この
タイマリレー４３に大電流が流れたことに伴う他
のリレーの不安定動作を阻止し得、タイマリレー
４３の接点４３ａおよびこの接点４３ａに直列接
続された他の接点がほぼ同時刻にチヤタリングし
た場合に発生する他の接点の溶着等の事故を未然
に防ぐことができる。
目選択リレー５１〜５ｎおよび制御指令リレー６
１の動作時刻よりも遅らせることによつて、この
タイマリレー４３に大電流が流れたことに伴う他
のリレーの不安定動作を阻止し得、タイマリレー
４３の接点４３ａおよびこの接点４３ａに直列接
続された他の接点がほぼ同時刻にチヤタリングし
た場合に発生する他の接点の溶着等の事故を未然
に防ぐことができる。
また、遅延回路４４は入力信号の立ち上がりの
時刻を遅らせるだけでなく、立ち下がり時刻をも
同様に遅らせるため、接点４３ａの閉成時間も何
等変化せず、この接点４３ａの閉成を条件に出力
される項目選択信号５１ｓ〜５nsの時間幅も変化
することはない。
時刻を遅らせるだけでなく、立ち下がり時刻をも
同様に遅らせるため、接点４３ａの閉成時間も何
等変化せず、この接点４３ａの閉成を条件に出力
される項目選択信号５１ｓ〜５nsの時間幅も変化
することはない。
以上、本発明の好適な実施例について説明した
が、この実施例に限定されるものではなく、機械
的な接点を有するリレーの代わりに、例えば、ト
ランジスタ、サイリスタ等のスイツチング素子を
用いたものであつても、上述したと同様な作用を
行わせることができ、しかもこれらのスイツチン
グ素子も広い意味ではリレーとして取扱い得るの
で、本発明に言うリレーとはこれらの素子を全て
含むものである。
が、この実施例に限定されるものではなく、機械
的な接点を有するリレーの代わりに、例えば、ト
ランジスタ、サイリスタ等のスイツチング素子を
用いたものであつても、上述したと同様な作用を
行わせることができ、しかもこれらのスイツチン
グ素子も広い意味ではリレーとして取扱い得るの
で、本発明に言うリレーとはこれらの素子を全て
含むものである。
これらの説明から明らかなように、本発明の制
御信号出力回路によれば、タイマリレーの前段に
遅延回路と付加するだけで、このタイマリレーの
動作タイミングが項目選択リレーおよび制御指令
リレーの動作タイミングと重なることはなくな
り、この結果、タイマリレー接点に直列接続さ
れ、かつ該タイマリレー接点のしや断容量より小
さなしや断容量を有する項目選択リレーおよび制
御指令リレーの接点が溶着する等の事故を未然に
防ぐことができる。従つて、第１のリレーである
項目選択リレー及び第２のリレーである制御指令
リレーの接点は耐アーク性を備える必要がなく、
安価かつ小形となる効果を有する。このことは項
目選択リレーの数が増えれば増える程、従来の装
置に比してその効果は大となる。
御信号出力回路によれば、タイマリレーの前段に
遅延回路と付加するだけで、このタイマリレーの
動作タイミングが項目選択リレーおよび制御指令
リレーの動作タイミングと重なることはなくな
り、この結果、タイマリレー接点に直列接続さ
れ、かつ該タイマリレー接点のしや断容量より小
さなしや断容量を有する項目選択リレーおよび制
御指令リレーの接点が溶着する等の事故を未然に
防ぐことができる。従つて、第１のリレーである
項目選択リレー及び第２のリレーである制御指令
リレーの接点は耐アーク性を備える必要がなく、
安価かつ小形となる効果を有する。このことは項
目選択リレーの数が増えれば増える程、従来の装
置に比してその効果は大となる。
第１図は従来の制御信号出力回路の構成を示す
ブロツク図、第２図はこの制御信号出力回路の作
用を説明するためのタイムチヤート、第３図は本
発明による制御信号出力回路の一実施例の構成を
示すブロツク図、第４図は同実施例の作用を説明
するためのタイムチヤートである。 ２０：データメモリ、４１：定マーク検定回
路、４２：タイマ、４３：タイマリレー、４４：
遅延回路、５１〜５ｎ：項目選択リレー、６１：
制御指令リレー、５１ａ〜５na，４３ａ，６１
ａ：常開接点。
ブロツク図、第２図はこの制御信号出力回路の作
用を説明するためのタイムチヤート、第３図は本
発明による制御信号出力回路の一実施例の構成を
示すブロツク図、第４図は同実施例の作用を説明
するためのタイムチヤートである。 ２０：データメモリ、４１：定マーク検定回
路、４２：タイマ、４３：タイマリレー、４４：
遅延回路、５１〜５ｎ：項目選択リレー、６１：
制御指令リレー、５１ａ〜５na，４３ａ，６１
ａ：常開接点。
Claims (1)
- １ メモリの項目選択情報に基いて動作する第１
のリレーと、前記メモリの制御指令情報に基いて
動作する第２のリレーと、前記第１および第２の
リレーに加えられる信号の誤りを検定する検定回
路と、前記検定回路の検定結果が良好であること
で動作し、所定の時間を経過後に復帰する第３の
リレーと、前記第１および第２のリレーが確実に
動作した後に前記第３のリレーを動作させる遅延
回路とを具備すると共に、上記第１のリレーと第
２のリレー及び第３のリレーの各接点は直列接続
されており、これらの接点を介して項目選択信号
を出力するようにしたことを特徴とする制御信号
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17532981A JPS5876903A (ja) | 1981-10-30 | 1981-10-30 | 制御信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17532981A JPS5876903A (ja) | 1981-10-30 | 1981-10-30 | 制御信号出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5876903A JPS5876903A (ja) | 1983-05-10 |
| JPH0370801B2 true JPH0370801B2 (ja) | 1991-11-11 |
Family
ID=15994167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17532981A Granted JPS5876903A (ja) | 1981-10-30 | 1981-10-30 | 制御信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5876903A (ja) |
-
1981
- 1981-10-30 JP JP17532981A patent/JPS5876903A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5876903A (ja) | 1983-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590122B2 (ja) | 半導体メモリ | |
| US5502672A (en) | Data output buffer control circuit | |
| JP3118472B2 (ja) | 出力回路 | |
| JPH11191727A (ja) | パルス整形回路 | |
| JPH0114739B2 (ja) | ||
| KR940026946A (ko) | 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로 | |
| US5835449A (en) | Hyper page mode control circuit for a semiconductor memory device | |
| KR950012706A (ko) | 반도체 메모리 장치 | |
| KR870000805A (ko) | 저전력작동 입력버퍼회로 | |
| US5953279A (en) | Fuse option circuit for memory device | |
| KR970060222A (ko) | 동기형 반도체 메모리 장치 | |
| KR100324811B1 (ko) | 퓨즈 래치 회로 | |
| JP2805466B2 (ja) | メモリのアドレス遷移検出回路 | |
| JPH0370801B2 (ja) | ||
| KR940001412A (ko) | 반도체 기억장치 | |
| KR100206927B1 (ko) | 반도체 메모리의 데이타 출력 제어회로 | |
| JPH09307410A (ja) | ラッチ回路 | |
| JP2912158B2 (ja) | 信号線切替回路 | |
| KR100290911B1 (ko) | 센스앰프 인에이블 타이밍 제어장치 | |
| KR100271653B1 (ko) | 입력버퍼회로 | |
| KR920022148A (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
| KR100289383B1 (ko) | 쓰기제어드라이브회로 | |
| KR200156160Y1 (ko) | 반도체 기억소자의 구제회로 | |
| JPH05291932A (ja) | 電子回路 | |
| KR100226266B1 (ko) | 반도체 메모리장치의 카스 버퍼회로 |