JPH0370851B2 - - Google Patents
Info
- Publication number
- JPH0370851B2 JPH0370851B2 JP57161700A JP16170082A JPH0370851B2 JP H0370851 B2 JPH0370851 B2 JP H0370851B2 JP 57161700 A JP57161700 A JP 57161700A JP 16170082 A JP16170082 A JP 16170082A JP H0370851 B2 JPH0370851 B2 JP H0370851B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- counter
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/584—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes
- G11B5/588—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes by controlling the position of the rotating heads
Landscapes
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Description
産業上の利用分野
本発明は、磁気記録再生装置（以下VTRと称
す）のトラツキング系におけるパイロツト信号発
生回路に関し、特に、トラツキング制御用のパイ
ロツト信号及びヘツドスイツチング信号（HSW
信号）等のタイミングパルスを発生する回路に関
するものである。 従来例の構成とその問題点 近年、VTRでは高密度化が進み、記録磁化軌
跡の幅（トラツク幅）は狭小化の傾向が強くなつ
ている。トラツクは本来磁気テープ上に直線状に
記録されるのが理想であるが、実際には、機械精
度のバラツキ等により、デツキ毎に固有の曲りを
もつて記録される。このため、あるデツキで記録
した磁気テープを他のデツキで再生する互換再生
を行なつた時、従来のコントロール信号を用いた
制御では、両デツキ間の固有の曲り差を補正する
ことができず、それだけ再生画質が劣化する。こ
の問題は、トラツク幅の狭小化に伴い、大きな問
題となつてくる。かような問題を解決するために
は、トラツク曲りに応じたトラツキングエラー信
号を得られるならば、このエラー信号に応じて、
回転ヘツドを回転軸方向に変位させれば良い。回
転ヘツドを回転軸方向に変位させる方法として
は、圧電素子で構成された電気−機械変換素子を
用いる方法が良く知られており、ここでは説明を
省略する。 ところで、上記のトラツク曲りに応じたトラツ
キングエラー信号を得る方法には、トラツキング
制御用のパイロツト（以下、単にパイロツト信号
と称す）を用いる方法がある。この方法は、映像
信号に重畳させてパイロツト信号を記録し、再生
時には、隣接トラツクからクロストーク信号とし
て再生されるパイロツト信号を用いて、記録磁化
軌跡（トラツク）に対する走査ヘツドのずれ量、
及びずれ方向を知る方法である。パイロツト信号
を用いたトラツキングエラー信号の検出方法は、
１種類のパイロツト信号を用いる方法から、４種
類のパイロツト信号（４周波パイロツト信号）を
用いる方法まで種々の方法が提案されている。 発明の目的 本発明は、４周波パイロツト信号によるトラツ
キング方式（以下、４周波トラツキング方式と称
す）に用いる下記第１表に示すf1，f2，f3，f4の
信号を発生する回路を含んでいる。なお本発明は
４周波トラツキング方式については直接関係しな
いので説明は省略する。
す）のトラツキング系におけるパイロツト信号発
生回路に関し、特に、トラツキング制御用のパイ
ロツト信号及びヘツドスイツチング信号（HSW
信号）等のタイミングパルスを発生する回路に関
するものである。 従来例の構成とその問題点 近年、VTRでは高密度化が進み、記録磁化軌
跡の幅（トラツク幅）は狭小化の傾向が強くなつ
ている。トラツクは本来磁気テープ上に直線状に
記録されるのが理想であるが、実際には、機械精
度のバラツキ等により、デツキ毎に固有の曲りを
もつて記録される。このため、あるデツキで記録
した磁気テープを他のデツキで再生する互換再生
を行なつた時、従来のコントロール信号を用いた
制御では、両デツキ間の固有の曲り差を補正する
ことができず、それだけ再生画質が劣化する。こ
の問題は、トラツク幅の狭小化に伴い、大きな問
題となつてくる。かような問題を解決するために
は、トラツク曲りに応じたトラツキングエラー信
号を得られるならば、このエラー信号に応じて、
回転ヘツドを回転軸方向に変位させれば良い。回
転ヘツドを回転軸方向に変位させる方法として
は、圧電素子で構成された電気−機械変換素子を
用いる方法が良く知られており、ここでは説明を
省略する。 ところで、上記のトラツク曲りに応じたトラツ
キングエラー信号を得る方法には、トラツキング
制御用のパイロツト（以下、単にパイロツト信号
と称す）を用いる方法がある。この方法は、映像
信号に重畳させてパイロツト信号を記録し、再生
時には、隣接トラツクからクロストーク信号とし
て再生されるパイロツト信号を用いて、記録磁化
軌跡（トラツク）に対する走査ヘツドのずれ量、
及びずれ方向を知る方法である。パイロツト信号
を用いたトラツキングエラー信号の検出方法は、
１種類のパイロツト信号を用いる方法から、４種
類のパイロツト信号（４周波パイロツト信号）を
用いる方法まで種々の方法が提案されている。 発明の目的 本発明は、４周波パイロツト信号によるトラツ
キング方式（以下、４周波トラツキング方式と称
す）に用いる下記第１表に示すf1，f2，f3，f4の
信号を発生する回路を含んでいる。なお本発明は
４周波トラツキング方式については直接関係しな
いので説明は省略する。
【表】
ただし、fHは水平同期の周波数（ライン周波
数）である。 トラツクは互いに直接隣接しているから、記録
時には、各ヘツドは互いに正しい位置関係に並ん
でいなければならない。しかし、上記電気−機械
変換素子のヒステリシス等による誤差があり、記
録中は各ヘツドの間に永続的な静止状態は生じな
いために、記録時におけるヘツドの相対位置を制
御することが必要となる。所要の制御信号は、各
トラツクの初めの短い期間に、定期的に測定する
ことにより得られる。この測定は、約１ラインの
期間、約228KHzの周波数のf5信号で記録され、
次の約１ラインの期間には再生に切換えられ、f5
信号が記憶された前のトラツクから得られる信号
を再生し、その振幅を測定する。各ヘツドからの
測定結果を比較して、これらが等しくなる様に、
ヘツドの相対位置を制御すれば良い。 更に、f5信号を第２の基準信号（f5CK）とし、
VTRのPG信号を起点として、記録用のヘツドス
イツチングパルス（REC・HSW1）（REC・
HSW2）と、再生用のヘツドスイツチングパルス
（PB・HSW）と、上記のヘツド相対位置制御の
ためのf5記録タイミングパルス（f5REC）及びf5
再生タイミングパルス（f5PB）とを、カウンタ
回路等を用いて、正確なパルス期間をもつパルス
として発生させることができる。 上記第１表の４周波パイロツト信号f1〜f4を正
確な値で得る一つの手段として、４つの発振回路
を用いることが考えられるが、コストが高い等の
不都合がある。 他の手段として、４周波の公倍数をもつ基準発
振回路を１つ設けて、分周回路にて４周波パイロ
ツト信号を作る方法がある。この方法は、再生カ
ラー信号のジツターを補正するための可変発振回
路を基準信号（CLK）発振回路としと兼用でき
る点で有益であり、その値は378fHに選べば良い。 上記の如く、基準信号（CLK）が378fHの時、
これを１／58、１／50、１／40、１／36に分周す
れば、これらの分周比に対応して、上記第１表の
f1，f2，f3，f4が得られる。 また、ヘツドの相対関係位置制御に用いられる
f5信号についても、基準信号（CLK）を１／26に
分周して得られる。 更に、f5信号を第２の基準信号（f5CK）とし
てカウンタ回路、デコード回路等を用いて、所要
の各タイミングパルスも得ることができる。 本発明の第１の目的は、１つの基準信号
（CLK）から、１つのカウンタを順次切換えて分
周比を変えることにより、４周波パイロツト信号
を作ることと、もう１つ別のカウンタにより、第
１の基準信号（CLK）からf5信号を作り、このf5
信号を第２の基準信号（f5CK）として、位相エ
ラーを基準信号（CLK）の精度に抑えたタイミ
ングパルス群を作る手段を提供することにある。 第２の目的は、４周波パイロツト信号とf5信号
とを連続波で出力するか、または４周波パイロツ
ト信号をf5記録タイミングパルス（f5REC）及び
f5再生タイミングパルス（f5PB）の期間のみ平均
直流レベルとする間欠波として出力し、f5信号を
f5記録タイミングパルス（f5REC）期間のみ間間
欠波とし、他の期間は高インピーダンスとして出
力する手段、及び間欠波で出力された４周波パイ
ロツト信号とf5信号とを混合する手段とを提供す
ることにある。 発明の構成 上記目的を達するため、本発明のパイロツト信
号発生回路は、第１の基準信号を分周し回転ヘツ
ドの回転位相に位相同期して再生時のトラツキン
グに供する４種類の周期のパイロツト信号を発生
する４周波パイロツト信号発生回路と、前記第１
の基準信号を分周し前記回転ヘツドの回転位相に
位相同期して記録時のヘツド高さの制御に供する
第５番目のパイロツト信号（f5信号）を発生する
f5信号発生回路と、前記f5信号を第２の基準信号
として、記録及び再生用のヘツドスイツチングパ
ルスと前記f5信号の記録及び再生タイミングパル
スを発生するタイミングパルス発生回路とを備え
た構成である。 実施例の説明 以下、本発明の一実施例について、図面に基づ
いて説明する。 第１図はパイロツト信号発生回路のブロツク図
である。378fHの基準信号（CLK）は、４周波パ
イロツト信号発生回路１、f5発生回路２、及び
PGエツジ検出回路３に供給される。前記４周波
パイロツト信号発生回路１の出力である４周波パ
イロツト信号f1〜f4は、パイロツト信号出力回路
４に供給され、またこのパイロツト信号出力回路
４には、f5記録タイミングパルス（f5REC）と、
f5再生タイミングパルス（f5PB）と、出力制御信
号（CNT）とが供給されて、パイロツト信号f1
〜f4の出力を連続波又は間欠波とするように制御
される。前記f5発生回路２の出力であるf5信号
は、f5出力回路５に供給され、またこのf5出力回
路５には、前記f5記録タイミングパルス
（f5REC）及び出力制御信号（CNT）が供給され
て、f5信号の出力を連続波又は間欠波とするよう
に制御される。前記f5発明回路２の出力のf5信号
は、第２の基準信号（f5CK）として、タイミン
グパルス発生回路６に供給され、このタイミング
パルス発生回路６の出力として、２つの記録用ヘ
ツドスイツチングパルス（REC・HSW1）
（REC・HSW2）と、再生用ヘツドスイツチング
パルス（PB・HSW）と、f5記録タイミングパル
ス（f5REC）と、f5再生タイミングパルス
（f5PB）とのタイミングパルス群を得る。前記再
生用ヘツドスイツチングパルス（PB・HSW）
は、４周波パイロツト信号f1〜f4を順次切換える
スイツチング信号として、４周波パイロツト信号
発生回路１に帰還され、f5記録タイミングパルス
（f5REC）はパイロツト信号出力回路４及びf5出
力回路５に、またf5再生タイミングパルス
（f5PB）はパイロツト信号出力回路４にそれぞれ
帰還される。前記PGエツジ検出回路３にはPG信
号が供給され、検出されたPGエツジは、f5発生
回路２のリセツト信号として、またタイミングパ
ルス発生回路６の動作スタート信号として供給さ
れる。 第２図は４周波パイロツト信号発生回路１及び
パイロツト信号出力回路４の具体回路例であり、
第３図及び第４図は第２図に示す回路の各部波形
図である。なお第３図はCNT＝Low又はCNT・
f5REC・5＝Highの場合における信号波形で
あり、また第４図はl1＋l2の数百倍以上の長い周
期で見た場合の信号波形で、第４図に示す信号
ｇ，ｈ，ｉの斜線部分は第３図に示す信号ｇ，
ｈ，ｉ波形の連続波である。 端子７から基準信号（CLK）が供給される。
８はプログラマブルカウンタ（以下、４周波カウ
ンタと称す）であり、基準信号（CLK）を（l1＋
l2）カウントする毎にパルスを発生して出力信号
ａを得、この出力信号ａにより４周波カウンタ８
をリセツトするように構成されており、第３図に
示す如く、出力信号ａは（l1＋l2）の周期の繰返
しパルスとなる。また４周波カウンタ８の出力信
号ｂは、基準信号（CLK）をl1カウントする毎に
パルスを発生して得たものであり、第３図に示す
如く出力信号ａから出力信号ｂまでの周期はl1と
なる。９はリセツトフリツプフロツプ（以下RS
−FFと称す）であり、出力信号ａでセツト、出
力信号ｂでリセツトされて信号ｃを出力する。１
０はＴ型フリツプフロツプ（以下Ｔ−FFと称す）
であり、信号ｄを出力する。１１，１２はAND
回路であり、RS−FF９のＱ出力（信号ｃ）と、
Ｔ−FF１０のＱ及び出力（信号ｄ及びその反
転信号）との各々のAND出力として、信号ｅ及
びｆを出力する。１３〜１６はNAND回路であ
り、信号ｅはNAND回路１３，１４に、信号ｆ
はNAND回路１５，１６に供給される。一方、
出力制御信号（CNT）はインバータ１７で反転
され、反転信号（）がNAND回路１３，１
５に供給され、また出力制御信号（CNT）は、
f5記録タイミングハルス（f5REC）がインバータ
１８で反転された反転信号（5）及びf5再生
タイミングパルス（f5PB）がインバータ１９で
反転された反転信号（5）と共にAND回路２
０に供給され、AND回路２０の出力である
（CNT・5・5）はAND回路１４，１６
に供給される。更にNAND回路１３，１４の出
力はNAND回路２１に、またNAND回路１５，
１６の出力はAND回路２２に供給され、NAND
回路２１の出力である信号ｇ及びAND回路２２
の出力である信号ｈは次のようになる。 ○イ CNT＝Lowの場合（第４図の領域イ） CNT＝High CNT・f5REC・f5PB＝Low 従つて NAND回路１３の出力＝信号ｅ NAND回路１４の出力＝High→信号ｇ＝信号ｅと同じ NAND回路１５の出力＝信号ｆ NAND回路１６の出力＝High
→信号ｈ＝信号ｆと同じ ○ロ CNT＝High、f5REC・f5PB＝Highの場合
（第４図の領域ロ） CNT＝Low CNT・f5REC・f5PB＝High 従つて NAND回路１３の出力＝High NAND回路１４の出力＝信号ｅ→信号ｇ＝信号ｅと同じ NAND回路１５の出力＝High NAND回路１６の出力＝信号ｆ→信号ｈ＝信号ｆと同じ この○ロ項の場合も、信号ｇ，ｈは○イ項の場合と
同様となり、第３図に示す波形の繰返し波形とな
る。 ○ハ CNT＝High、f5REC＝High又はf5PB＝
Highの場合（第４図の領域ハ） CNT＝Low CNT・f5REC・f5PB＝Low 従つて NAND回路１３の出力＝High NAND回路１４の出力＝High→信号ｇ＝Low NAND回路１５の出力＝High NAND回路１６の出力＝High→信号ｈ＝High である。 ２３，２４は電子スイツチであり、信号ｇ，ｈ
がHighの時は電源電圧VDD側に、Lowの時はアー
ス側に接続される。信号ｇ＝High、信号ｈ＝
Highの時、出力信号ｉのレベルVHは VH＝R1／２＋R2＋R3／R1＋2R2＋R3・VDD…… である。また信号ｇ＝Low、信号ｈ＝Lowの時、
出力信号ｉのレベルVLは VL＝R1／２＋R2／R1＋2R2＋R3・VDD …… である。また信号ｇ＝Low、信号ｈ＝High（又は
信号ｇ＝High、信号ｈ＝Low）の時、出力
信号ｉのレベルは１／２VDDである。従つて、第 ４図の領域ハにおいて、出力信号ｉは一定値
１／２VDDとなる。なお、上記第式より、 VH−VDD／２＝VDD／２−VL …… または VH＋VL＝VDD …… が成立し、信号ｉは、VDD／２からVHまでの大
きさとVDD／２からVLまでの大きさとが等しい
３値波形となり、対称性の良い波形が得られ
る。これは４周パイロツト信号f1〜f4の高調波
を除去することに役立つものであるが、ここで
は説明を省略する。 第５図は４種類のパイロツト信号f1〜f4を得
るための４周波カウンタ８における４周波f1〜
f4の切換回路の一例を示す回路図であり、４周
波カウンタ８の出力は、スイツチ２５の端子
（A1）〜（D1）及びスイツチ２６の端子（A1）
〜（D2）に供給される。スイツチ２５，２６
は互いに連動して、（A1）と（A2）、（B1）と
（B2）、（C1）と（C2）、（D1）と（D2）の各端
子の組合せにて、順次切換えられる。スイツチ
２５，２６は、再生用ヘツドスイツチングパル
ス（PB・HSW）と、その１／２分周信号（１／２ PB・HSW）との関係によつて駆動され、この
関係は、下記第２表に示すとうりである。
数）である。 トラツクは互いに直接隣接しているから、記録
時には、各ヘツドは互いに正しい位置関係に並ん
でいなければならない。しかし、上記電気−機械
変換素子のヒステリシス等による誤差があり、記
録中は各ヘツドの間に永続的な静止状態は生じな
いために、記録時におけるヘツドの相対位置を制
御することが必要となる。所要の制御信号は、各
トラツクの初めの短い期間に、定期的に測定する
ことにより得られる。この測定は、約１ラインの
期間、約228KHzの周波数のf5信号で記録され、
次の約１ラインの期間には再生に切換えられ、f5
信号が記憶された前のトラツクから得られる信号
を再生し、その振幅を測定する。各ヘツドからの
測定結果を比較して、これらが等しくなる様に、
ヘツドの相対位置を制御すれば良い。 更に、f5信号を第２の基準信号（f5CK）とし、
VTRのPG信号を起点として、記録用のヘツドス
イツチングパルス（REC・HSW1）（REC・
HSW2）と、再生用のヘツドスイツチングパルス
（PB・HSW）と、上記のヘツド相対位置制御の
ためのf5記録タイミングパルス（f5REC）及びf5
再生タイミングパルス（f5PB）とを、カウンタ
回路等を用いて、正確なパルス期間をもつパルス
として発生させることができる。 上記第１表の４周波パイロツト信号f1〜f4を正
確な値で得る一つの手段として、４つの発振回路
を用いることが考えられるが、コストが高い等の
不都合がある。 他の手段として、４周波の公倍数をもつ基準発
振回路を１つ設けて、分周回路にて４周波パイロ
ツト信号を作る方法がある。この方法は、再生カ
ラー信号のジツターを補正するための可変発振回
路を基準信号（CLK）発振回路としと兼用でき
る点で有益であり、その値は378fHに選べば良い。 上記の如く、基準信号（CLK）が378fHの時、
これを１／58、１／50、１／40、１／36に分周す
れば、これらの分周比に対応して、上記第１表の
f1，f2，f3，f4が得られる。 また、ヘツドの相対関係位置制御に用いられる
f5信号についても、基準信号（CLK）を１／26に
分周して得られる。 更に、f5信号を第２の基準信号（f5CK）とし
てカウンタ回路、デコード回路等を用いて、所要
の各タイミングパルスも得ることができる。 本発明の第１の目的は、１つの基準信号
（CLK）から、１つのカウンタを順次切換えて分
周比を変えることにより、４周波パイロツト信号
を作ることと、もう１つ別のカウンタにより、第
１の基準信号（CLK）からf5信号を作り、このf5
信号を第２の基準信号（f5CK）として、位相エ
ラーを基準信号（CLK）の精度に抑えたタイミ
ングパルス群を作る手段を提供することにある。 第２の目的は、４周波パイロツト信号とf5信号
とを連続波で出力するか、または４周波パイロツ
ト信号をf5記録タイミングパルス（f5REC）及び
f5再生タイミングパルス（f5PB）の期間のみ平均
直流レベルとする間欠波として出力し、f5信号を
f5記録タイミングパルス（f5REC）期間のみ間間
欠波とし、他の期間は高インピーダンスとして出
力する手段、及び間欠波で出力された４周波パイ
ロツト信号とf5信号とを混合する手段とを提供す
ることにある。 発明の構成 上記目的を達するため、本発明のパイロツト信
号発生回路は、第１の基準信号を分周し回転ヘツ
ドの回転位相に位相同期して再生時のトラツキン
グに供する４種類の周期のパイロツト信号を発生
する４周波パイロツト信号発生回路と、前記第１
の基準信号を分周し前記回転ヘツドの回転位相に
位相同期して記録時のヘツド高さの制御に供する
第５番目のパイロツト信号（f5信号）を発生する
f5信号発生回路と、前記f5信号を第２の基準信号
として、記録及び再生用のヘツドスイツチングパ
ルスと前記f5信号の記録及び再生タイミングパル
スを発生するタイミングパルス発生回路とを備え
た構成である。 実施例の説明 以下、本発明の一実施例について、図面に基づ
いて説明する。 第１図はパイロツト信号発生回路のブロツク図
である。378fHの基準信号（CLK）は、４周波パ
イロツト信号発生回路１、f5発生回路２、及び
PGエツジ検出回路３に供給される。前記４周波
パイロツト信号発生回路１の出力である４周波パ
イロツト信号f1〜f4は、パイロツト信号出力回路
４に供給され、またこのパイロツト信号出力回路
４には、f5記録タイミングパルス（f5REC）と、
f5再生タイミングパルス（f5PB）と、出力制御信
号（CNT）とが供給されて、パイロツト信号f1
〜f4の出力を連続波又は間欠波とするように制御
される。前記f5発生回路２の出力であるf5信号
は、f5出力回路５に供給され、またこのf5出力回
路５には、前記f5記録タイミングパルス
（f5REC）及び出力制御信号（CNT）が供給され
て、f5信号の出力を連続波又は間欠波とするよう
に制御される。前記f5発明回路２の出力のf5信号
は、第２の基準信号（f5CK）として、タイミン
グパルス発生回路６に供給され、このタイミング
パルス発生回路６の出力として、２つの記録用ヘ
ツドスイツチングパルス（REC・HSW1）
（REC・HSW2）と、再生用ヘツドスイツチング
パルス（PB・HSW）と、f5記録タイミングパル
ス（f5REC）と、f5再生タイミングパルス
（f5PB）とのタイミングパルス群を得る。前記再
生用ヘツドスイツチングパルス（PB・HSW）
は、４周波パイロツト信号f1〜f4を順次切換える
スイツチング信号として、４周波パイロツト信号
発生回路１に帰還され、f5記録タイミングパルス
（f5REC）はパイロツト信号出力回路４及びf5出
力回路５に、またf5再生タイミングパルス
（f5PB）はパイロツト信号出力回路４にそれぞれ
帰還される。前記PGエツジ検出回路３にはPG信
号が供給され、検出されたPGエツジは、f5発生
回路２のリセツト信号として、またタイミングパ
ルス発生回路６の動作スタート信号として供給さ
れる。 第２図は４周波パイロツト信号発生回路１及び
パイロツト信号出力回路４の具体回路例であり、
第３図及び第４図は第２図に示す回路の各部波形
図である。なお第３図はCNT＝Low又はCNT・
f5REC・5＝Highの場合における信号波形で
あり、また第４図はl1＋l2の数百倍以上の長い周
期で見た場合の信号波形で、第４図に示す信号
ｇ，ｈ，ｉの斜線部分は第３図に示す信号ｇ，
ｈ，ｉ波形の連続波である。 端子７から基準信号（CLK）が供給される。
８はプログラマブルカウンタ（以下、４周波カウ
ンタと称す）であり、基準信号（CLK）を（l1＋
l2）カウントする毎にパルスを発生して出力信号
ａを得、この出力信号ａにより４周波カウンタ８
をリセツトするように構成されており、第３図に
示す如く、出力信号ａは（l1＋l2）の周期の繰返
しパルスとなる。また４周波カウンタ８の出力信
号ｂは、基準信号（CLK）をl1カウントする毎に
パルスを発生して得たものであり、第３図に示す
如く出力信号ａから出力信号ｂまでの周期はl1と
なる。９はリセツトフリツプフロツプ（以下RS
−FFと称す）であり、出力信号ａでセツト、出
力信号ｂでリセツトされて信号ｃを出力する。１
０はＴ型フリツプフロツプ（以下Ｔ−FFと称す）
であり、信号ｄを出力する。１１，１２はAND
回路であり、RS−FF９のＱ出力（信号ｃ）と、
Ｔ−FF１０のＱ及び出力（信号ｄ及びその反
転信号）との各々のAND出力として、信号ｅ及
びｆを出力する。１３〜１６はNAND回路であ
り、信号ｅはNAND回路１３，１４に、信号ｆ
はNAND回路１５，１６に供給される。一方、
出力制御信号（CNT）はインバータ１７で反転
され、反転信号（）がNAND回路１３，１
５に供給され、また出力制御信号（CNT）は、
f5記録タイミングハルス（f5REC）がインバータ
１８で反転された反転信号（5）及びf5再生
タイミングパルス（f5PB）がインバータ１９で
反転された反転信号（5）と共にAND回路２
０に供給され、AND回路２０の出力である
（CNT・5・5）はAND回路１４，１６
に供給される。更にNAND回路１３，１４の出
力はNAND回路２１に、またNAND回路１５，
１６の出力はAND回路２２に供給され、NAND
回路２１の出力である信号ｇ及びAND回路２２
の出力である信号ｈは次のようになる。 ○イ CNT＝Lowの場合（第４図の領域イ） CNT＝High CNT・f5REC・f5PB＝Low 従つて NAND回路１３の出力＝信号ｅ NAND回路１４の出力＝High→信号ｇ＝信号ｅと同じ NAND回路１５の出力＝信号ｆ NAND回路１６の出力＝High
→信号ｈ＝信号ｆと同じ ○ロ CNT＝High、f5REC・f5PB＝Highの場合
（第４図の領域ロ） CNT＝Low CNT・f5REC・f5PB＝High 従つて NAND回路１３の出力＝High NAND回路１４の出力＝信号ｅ→信号ｇ＝信号ｅと同じ NAND回路１５の出力＝High NAND回路１６の出力＝信号ｆ→信号ｈ＝信号ｆと同じ この○ロ項の場合も、信号ｇ，ｈは○イ項の場合と
同様となり、第３図に示す波形の繰返し波形とな
る。 ○ハ CNT＝High、f5REC＝High又はf5PB＝
Highの場合（第４図の領域ハ） CNT＝Low CNT・f5REC・f5PB＝Low 従つて NAND回路１３の出力＝High NAND回路１４の出力＝High→信号ｇ＝Low NAND回路１５の出力＝High NAND回路１６の出力＝High→信号ｈ＝High である。 ２３，２４は電子スイツチであり、信号ｇ，ｈ
がHighの時は電源電圧VDD側に、Lowの時はアー
ス側に接続される。信号ｇ＝High、信号ｈ＝
Highの時、出力信号ｉのレベルVHは VH＝R1／２＋R2＋R3／R1＋2R2＋R3・VDD…… である。また信号ｇ＝Low、信号ｈ＝Lowの時、
出力信号ｉのレベルVLは VL＝R1／２＋R2／R1＋2R2＋R3・VDD …… である。また信号ｇ＝Low、信号ｈ＝High（又は
信号ｇ＝High、信号ｈ＝Low）の時、出力
信号ｉのレベルは１／２VDDである。従つて、第 ４図の領域ハにおいて、出力信号ｉは一定値
１／２VDDとなる。なお、上記第式より、 VH−VDD／２＝VDD／２−VL …… または VH＋VL＝VDD …… が成立し、信号ｉは、VDD／２からVHまでの大
きさとVDD／２からVLまでの大きさとが等しい
３値波形となり、対称性の良い波形が得られ
る。これは４周パイロツト信号f1〜f4の高調波
を除去することに役立つものであるが、ここで
は説明を省略する。 第５図は４種類のパイロツト信号f1〜f4を得
るための４周波カウンタ８における４周波f1〜
f4の切換回路の一例を示す回路図であり、４周
波カウンタ８の出力は、スイツチ２５の端子
（A1）〜（D1）及びスイツチ２６の端子（A1）
〜（D2）に供給される。スイツチ２５，２６
は互いに連動して、（A1）と（A2）、（B1）と
（B2）、（C1）と（C2）、（D1）と（D2）の各端
子の組合せにて、順次切換えられる。スイツチ
２５，２６は、再生用ヘツドスイツチングパル
ス（PB・HSW）と、その１／２分周信号（１／２ PB・HSW）との関係によつて駆動され、この
関係は、下記第２表に示すとうりである。
【表】
上記第２表において、ＨはHigh電位、Ｌは
Low電位を示す。上記第２表より、パイロツ
ト信号f1〜f4は１フイールド毎に順次切換えら
れて出力されることがわかる。また、４周波パ
イロツト信号f1〜f4は第３図の信号ｉ波形で出
力され、その周期は（l1＋l2）×２であるので、
第５図の４周波カウンタ８に（l1＋l2）の分周
値として示された値から、パイロツト信号f1，
f2，f4，f3は基準信号（CLK）を１／58、１／
50、１／36、１／40にそれぞれ分周された信号
になることがわかる。 第６図はf5発生回路２及びf5出力信号５の具
体回路例であり、第７図及び第８図は第６図に
示す回路の各部波形図である。なお第７図は
CNT＝LowまたはCNT・f5REC＝Highの場
合における信号波形であり、また第８図はl3は
数百倍以上の長い周期で見た場合の信号波形
で、第４図に示す信号ｌ，ｍの斜線部分は第３
図に示す信号ｌ，ｍの波形の連続波である。 ２７はカウンタ（以下f5カウンタと称す）で
あり、その出力信号ｊは基準信号（CLK）をl3
カウントする毎にパルスを発生して得たもので
あり、この信号ｊにより、OR回路２８を介し
てf5カウンタ２７をリセツトするように構成さ
れており、第７図に示すように、信号ｊはl3周
期の繰返しパルスとなる。また信号ｊの数百回
毎に１回のPGエツチにて前記OR回路２８を介
してf5カウンタ２７をリセツトするので、信号
ｊはPGエツジに同期して出力される。２９は
Ｔ−FFであり、信号ｊを1/2分周して信号ｋを
出力する。Ｔ−FF２９のＱ出力（信号ｋ）は
NAND回路３０，３１に供給され、この
NAND回路３０，３１の出力はNAND回路３
２に供給される。一方、出力制御信号（CNT）
は、インバータ３３で反転され、反転信号
（）がNAND回路３０に供給される。ま
た出力制御信号（CNT）はf5記録タイミング
パルス（f5REC）と共にAND回路３４に供給
され、AND回路３４の出力はNAND回路３１
に供給される。NAND回路３２の出力（ｌ）
は次のようになる。 ○ニ CNT＝Lowの場合（第８図の領域ニ） NAND回路３０の出力＝信号 NAND回路３１の出力＝High
→NAND回路３２の出力信号ｌ＝信号ｋと同
じ ○ホ CNT＝High、f5REC＝Highの場合（第８図
の領域ホ） NAND回路３０の出力＝High NAND回路３１の出力＝信号
→NAND回路３２の出力信号ｌ＝信号ｋと同
じ 上記○ニ○ホ項の場合、信号ｌは第７図に示す波
形の繰返し波形となる。 ○ヘ CNT＝High、f5REC＝Lowの場合（第８図
の領域ヘ） NAND回路３０の出力＝High NAND回路３１の出力＝High
→NAND回路３２の出力信号ｌ＝Low となる。 ３５は電子スイツチであり、信号ｌが入力され
る。３６はOR回路であり、インバータ３３の出
力とAND回路３４の出力CNT・f5RECが
入力され、どちらかの入力がHighの時、OR回路
３６の出力信号ｎはHighとなり、電子スイツチ
３５はON状態となり、その出力信号ｍとして、
信号ｌと同じ信号を得るが、OR回路３６の入力
がいずれもLowの時は、OR回路３６の出力であ
る信号ｎもLowとなり、電子スイツチ３５は
OFF状態となつて、その出力ｍはオープン（高
インピーダンス）の状態となる（第８図の領域ロ
にＺで示す）。なお、l3は13カウントの分周値と
して選び、信号ｍは基準信号（CLK）を1/26分
周した、デユーテイが50：50の矩形波信号として
得ることができ、この信号ｍがf5信号である。 第９図はPGエツジ検出回路３の具体回路例で
あり、第１０図は第９図に示す回路の各部波形図
である。基準信号（CLK）が入力端子７に、PG
信号が入力端子３７に供給される。３８，３９は
Ｄ型のフリツプフロツプ（以下Ｄ−FFと称す）、
４０〜４２はNAND回路であり、第８図に示し
たように、NAND回路４２の出力としてPGエツ
ジ信号を得ることができる。この回路は一般に良
く知られており、詳しい説明は省略する。 第１１図はタイミングパルス発生回路６の具体
回路例であり、第１２図は、２チヤンネルのテー
プパターンと、これら各テープパターンと位相関
係をもたせた第１１図に示す回路の各部波形とを
示している。４３はAND回路で、このAND回路
４３にf5信号（第６図における信号ｋを用いる）
と信号ｑを入力し、その出力として第２の基準信
号（f5CK）を得る。４４はカウンタ（以下タイ
ミングパルスカウンタと称す）であり、各タミン
イグパルスを作るために第２の基準信号（f5CK）
をカウントする。４５はプログラマブルデコーダ
（以下、単にデコーダと称す）であり、前記タイ
ミングパルスカウンタ４４の各ビツト出力（12〜
13ビツト）をデコードして、S1，S1′…S4及びR1，
R1′…R4，R4′の各カウント信号を出力する。S1，
S2，R1，S3，R2，S4，R4はPG信号の立上りエツ
ジ（テープパターンイの0°位置）を起点とするカ
ウント信号であり、S1′，S2′，R1′，S3′，R2′，
R3′，R4′はPG信号の立下りエツジ（テープパタ
ーンロの180°位置）を起点とするカウント信号で
ある。これらのカウント数の大小関係は次のとう
りである。 S1＝S1′、R4＝R4′、S4＝R3′ S1＜S2＜R1＜S4、S1＜S3＜R2＜S4 S1′＜S2′＜R′1＜R3′、S1′＜S3′＜R2′＜R3′ ただし、S2とS3，R1とR2，S2′とS3′，R1′と
R2′の各々の組合せにおける大小はいずれでもよ
い。またS2＝S2′、R1＝R1′、S3＝S3′、R2＝R2′と
してもよい。 ４６〜５０はRS−FFであり、各RS−FFのセ
ツト端子）２とリセツト端子Ｒには、デコーダ４
５の出力が、各々S1とR4′，S1′とR4，S4とR3′，
S2，S2′とR1，R1′、及びS3，S3′とR2，R2′の組合
せで入力され、各RS−FFの出力として、第１２
図に示す（REC・HSW1）、（REC・HSW2）、
（PB・HSW）、f5REC）、及び（f5PB）の各タイ
ミングパルスが得られる。５１はOR回路であ
り、カウント信号R4，R4′が入力され、その出力
信号ｒは第１２図に示すようになる。５２はRS
−FFであり、そのセツト端子ＳにはPGエツジ
が、リセツト端子Ｒには信号ｒがそれぞれ入力さ
れ、その出力として信号ｑを得る。信号ｑは、タ
イミングパルスカウンタ４４のリセツト信号とし
て供給され、信号ｑがHigh期間はタイミングパ
ルスカウンタ４４はアクテイブとなり、Low期
間はリセツトされて、カウントは零のまま停止さ
れる。また、信号ｑはAND回路４３にも供給さ
れ、信号ｑがHighの期間のときにf5信号を出力
するようにして（第１２図、f5CKの斜線部）、そ
の出力である第２の基準信号（f5CK）がタイミ
ングパルスカウンタ４４に供給され、上記の各部
動作が繰返し行なわれる。以上の動作において、
基準信号（CLK）の精度で検出されたPGエンツ
ジに同期した第２の基準信号（f5CK）を基準信
号として動作するタイミングパルスカウンタ４４
もまた、PGエツジに同期して動作スタートする
ため、基準信号（CLK）よりも周期の長い第２
の基準信号（f5CK）を基準信号として、カウン
タの規模を小さくでき、かつ基準信号（CLK）
の精度でビツトエラーを抑えることができる。 なお、第１２図において、テープパターンイの
0°〜31°の期間とテープパターンロの180°〜211°の
期間（斜線部）は、PCMオーデイオに適用され、
映像信号、パイロツト信号のトラツクとしては除
外しているので、上記の如き各タイミングパルス
を作る必要が生じる。また、テープパターンイの
0°位置とテープパターンロの180°位置は相互に同
等の取り扱いができる移送関係にあり、これらの
テープパターンロの0°〜360°を１周期（１フレー
ムに相当する）として、繰返し動作をする。 第１３図は、信号ｉとして得られた４周波パイ
ロツト信号と、信号ｍとして得られたf5信号とを
抵抗器を用いてミツクスする回路の回路図であ
り、第１４図は、CNT＝Highの時に、f5記録タ
イミングパルス（f5REC）及びf5再生タイミング
パルス（f5PB）と第１３図に示す回路の各部波
形との関係を示す説明図である。この回路の一部
は第２図に示している。端子５３には第６図の電
子スイツチ３５から信号ｍが供給され、この信号
ｍと信号ｉとがミツクスされて信号i′が得られ
る。普通、抵抗器R4の値は抵抗器R1，R2，R3に
比較して小さい値に選ぶ。f5記録タイミングパル
ス（f5REC）期間には、信号ｉの１／２DDレベルに 信号ｍのf5信号が重畳されて、信号i′は１／２VDDを 平均値として、ほぼ０〜VDDの振幅をもつf5信号
となる。f5再生タイミングパルス（f5PB）期間に
は、信号ｍは高インピーダンスであるため、信号
i′は信号ｉの１／２VDDレベルがそのままとなり、ま た（f5REC）（f5PB）を除く期間には、信号ｍは
高インピーダンスであるため、信号i′は信号ｉの
４周波パイロツト信号がVL〜VH振幅のまま出力
される。かようにして、第１４図に示すように、
４周波パイロツト信号とf5信号とをミツクスした
信号i′を得ることができ、抵抗器R1，R2，R3，
R4の抵抗値を選ぶことにより信号i′における４周
波パイロツト信号のf5信号との振幅の相対的な大
きさを容易に決定することができる。なお、上記
の如く、CNT＝Highの場合のみ、抵抗器R4を用
いて４周波パイロツト信号とf5信号とをミツクス
し、CNT＝Lowの場合は、抵抗器R4は適用しな
いものとする。 発明の効果 以上説明したように、本発明にかかるパイロツ
ト信号発生回路によれば、出力部の簡単な抵抗器
回路を除いて殆んどの部分を一般的な論理回路で
構成することができ、MOS型の半導体集積回路
（IC）化に適するため、比較的大規模な回路をコ
ンパクトに且つ安価に製作し得る。
Low電位を示す。上記第２表より、パイロツ
ト信号f1〜f4は１フイールド毎に順次切換えら
れて出力されることがわかる。また、４周波パ
イロツト信号f1〜f4は第３図の信号ｉ波形で出
力され、その周期は（l1＋l2）×２であるので、
第５図の４周波カウンタ８に（l1＋l2）の分周
値として示された値から、パイロツト信号f1，
f2，f4，f3は基準信号（CLK）を１／58、１／
50、１／36、１／40にそれぞれ分周された信号
になることがわかる。 第６図はf5発生回路２及びf5出力信号５の具
体回路例であり、第７図及び第８図は第６図に
示す回路の各部波形図である。なお第７図は
CNT＝LowまたはCNT・f5REC＝Highの場
合における信号波形であり、また第８図はl3は
数百倍以上の長い周期で見た場合の信号波形
で、第４図に示す信号ｌ，ｍの斜線部分は第３
図に示す信号ｌ，ｍの波形の連続波である。 ２７はカウンタ（以下f5カウンタと称す）で
あり、その出力信号ｊは基準信号（CLK）をl3
カウントする毎にパルスを発生して得たもので
あり、この信号ｊにより、OR回路２８を介し
てf5カウンタ２７をリセツトするように構成さ
れており、第７図に示すように、信号ｊはl3周
期の繰返しパルスとなる。また信号ｊの数百回
毎に１回のPGエツチにて前記OR回路２８を介
してf5カウンタ２７をリセツトするので、信号
ｊはPGエツジに同期して出力される。２９は
Ｔ−FFであり、信号ｊを1/2分周して信号ｋを
出力する。Ｔ−FF２９のＱ出力（信号ｋ）は
NAND回路３０，３１に供給され、この
NAND回路３０，３１の出力はNAND回路３
２に供給される。一方、出力制御信号（CNT）
は、インバータ３３で反転され、反転信号
（）がNAND回路３０に供給される。ま
た出力制御信号（CNT）はf5記録タイミング
パルス（f5REC）と共にAND回路３４に供給
され、AND回路３４の出力はNAND回路３１
に供給される。NAND回路３２の出力（ｌ）
は次のようになる。 ○ニ CNT＝Lowの場合（第８図の領域ニ） NAND回路３０の出力＝信号 NAND回路３１の出力＝High
→NAND回路３２の出力信号ｌ＝信号ｋと同
じ ○ホ CNT＝High、f5REC＝Highの場合（第８図
の領域ホ） NAND回路３０の出力＝High NAND回路３１の出力＝信号
→NAND回路３２の出力信号ｌ＝信号ｋと同
じ 上記○ニ○ホ項の場合、信号ｌは第７図に示す波
形の繰返し波形となる。 ○ヘ CNT＝High、f5REC＝Lowの場合（第８図
の領域ヘ） NAND回路３０の出力＝High NAND回路３１の出力＝High
→NAND回路３２の出力信号ｌ＝Low となる。 ３５は電子スイツチであり、信号ｌが入力され
る。３６はOR回路であり、インバータ３３の出
力とAND回路３４の出力CNT・f5RECが
入力され、どちらかの入力がHighの時、OR回路
３６の出力信号ｎはHighとなり、電子スイツチ
３５はON状態となり、その出力信号ｍとして、
信号ｌと同じ信号を得るが、OR回路３６の入力
がいずれもLowの時は、OR回路３６の出力であ
る信号ｎもLowとなり、電子スイツチ３５は
OFF状態となつて、その出力ｍはオープン（高
インピーダンス）の状態となる（第８図の領域ロ
にＺで示す）。なお、l3は13カウントの分周値と
して選び、信号ｍは基準信号（CLK）を1/26分
周した、デユーテイが50：50の矩形波信号として
得ることができ、この信号ｍがf5信号である。 第９図はPGエツジ検出回路３の具体回路例で
あり、第１０図は第９図に示す回路の各部波形図
である。基準信号（CLK）が入力端子７に、PG
信号が入力端子３７に供給される。３８，３９は
Ｄ型のフリツプフロツプ（以下Ｄ−FFと称す）、
４０〜４２はNAND回路であり、第８図に示し
たように、NAND回路４２の出力としてPGエツ
ジ信号を得ることができる。この回路は一般に良
く知られており、詳しい説明は省略する。 第１１図はタイミングパルス発生回路６の具体
回路例であり、第１２図は、２チヤンネルのテー
プパターンと、これら各テープパターンと位相関
係をもたせた第１１図に示す回路の各部波形とを
示している。４３はAND回路で、このAND回路
４３にf5信号（第６図における信号ｋを用いる）
と信号ｑを入力し、その出力として第２の基準信
号（f5CK）を得る。４４はカウンタ（以下タイ
ミングパルスカウンタと称す）であり、各タミン
イグパルスを作るために第２の基準信号（f5CK）
をカウントする。４５はプログラマブルデコーダ
（以下、単にデコーダと称す）であり、前記タイ
ミングパルスカウンタ４４の各ビツト出力（12〜
13ビツト）をデコードして、S1，S1′…S4及びR1，
R1′…R4，R4′の各カウント信号を出力する。S1，
S2，R1，S3，R2，S4，R4はPG信号の立上りエツ
ジ（テープパターンイの0°位置）を起点とするカ
ウント信号であり、S1′，S2′，R1′，S3′，R2′，
R3′，R4′はPG信号の立下りエツジ（テープパタ
ーンロの180°位置）を起点とするカウント信号で
ある。これらのカウント数の大小関係は次のとう
りである。 S1＝S1′、R4＝R4′、S4＝R3′ S1＜S2＜R1＜S4、S1＜S3＜R2＜S4 S1′＜S2′＜R′1＜R3′、S1′＜S3′＜R2′＜R3′ ただし、S2とS3，R1とR2，S2′とS3′，R1′と
R2′の各々の組合せにおける大小はいずれでもよ
い。またS2＝S2′、R1＝R1′、S3＝S3′、R2＝R2′と
してもよい。 ４６〜５０はRS−FFであり、各RS−FFのセ
ツト端子）２とリセツト端子Ｒには、デコーダ４
５の出力が、各々S1とR4′，S1′とR4，S4とR3′，
S2，S2′とR1，R1′、及びS3，S3′とR2，R2′の組合
せで入力され、各RS−FFの出力として、第１２
図に示す（REC・HSW1）、（REC・HSW2）、
（PB・HSW）、f5REC）、及び（f5PB）の各タイ
ミングパルスが得られる。５１はOR回路であ
り、カウント信号R4，R4′が入力され、その出力
信号ｒは第１２図に示すようになる。５２はRS
−FFであり、そのセツト端子ＳにはPGエツジ
が、リセツト端子Ｒには信号ｒがそれぞれ入力さ
れ、その出力として信号ｑを得る。信号ｑは、タ
イミングパルスカウンタ４４のリセツト信号とし
て供給され、信号ｑがHigh期間はタイミングパ
ルスカウンタ４４はアクテイブとなり、Low期
間はリセツトされて、カウントは零のまま停止さ
れる。また、信号ｑはAND回路４３にも供給さ
れ、信号ｑがHighの期間のときにf5信号を出力
するようにして（第１２図、f5CKの斜線部）、そ
の出力である第２の基準信号（f5CK）がタイミ
ングパルスカウンタ４４に供給され、上記の各部
動作が繰返し行なわれる。以上の動作において、
基準信号（CLK）の精度で検出されたPGエンツ
ジに同期した第２の基準信号（f5CK）を基準信
号として動作するタイミングパルスカウンタ４４
もまた、PGエツジに同期して動作スタートする
ため、基準信号（CLK）よりも周期の長い第２
の基準信号（f5CK）を基準信号として、カウン
タの規模を小さくでき、かつ基準信号（CLK）
の精度でビツトエラーを抑えることができる。 なお、第１２図において、テープパターンイの
0°〜31°の期間とテープパターンロの180°〜211°の
期間（斜線部）は、PCMオーデイオに適用され、
映像信号、パイロツト信号のトラツクとしては除
外しているので、上記の如き各タイミングパルス
を作る必要が生じる。また、テープパターンイの
0°位置とテープパターンロの180°位置は相互に同
等の取り扱いができる移送関係にあり、これらの
テープパターンロの0°〜360°を１周期（１フレー
ムに相当する）として、繰返し動作をする。 第１３図は、信号ｉとして得られた４周波パイ
ロツト信号と、信号ｍとして得られたf5信号とを
抵抗器を用いてミツクスする回路の回路図であ
り、第１４図は、CNT＝Highの時に、f5記録タ
イミングパルス（f5REC）及びf5再生タイミング
パルス（f5PB）と第１３図に示す回路の各部波
形との関係を示す説明図である。この回路の一部
は第２図に示している。端子５３には第６図の電
子スイツチ３５から信号ｍが供給され、この信号
ｍと信号ｉとがミツクスされて信号i′が得られ
る。普通、抵抗器R4の値は抵抗器R1，R2，R3に
比較して小さい値に選ぶ。f5記録タイミングパル
ス（f5REC）期間には、信号ｉの１／２DDレベルに 信号ｍのf5信号が重畳されて、信号i′は１／２VDDを 平均値として、ほぼ０〜VDDの振幅をもつf5信号
となる。f5再生タイミングパルス（f5PB）期間に
は、信号ｍは高インピーダンスであるため、信号
i′は信号ｉの１／２VDDレベルがそのままとなり、ま た（f5REC）（f5PB）を除く期間には、信号ｍは
高インピーダンスであるため、信号i′は信号ｉの
４周波パイロツト信号がVL〜VH振幅のまま出力
される。かようにして、第１４図に示すように、
４周波パイロツト信号とf5信号とをミツクスした
信号i′を得ることができ、抵抗器R1，R2，R3，
R4の抵抗値を選ぶことにより信号i′における４周
波パイロツト信号のf5信号との振幅の相対的な大
きさを容易に決定することができる。なお、上記
の如く、CNT＝Highの場合のみ、抵抗器R4を用
いて４周波パイロツト信号とf5信号とをミツクス
し、CNT＝Lowの場合は、抵抗器R4は適用しな
いものとする。 発明の効果 以上説明したように、本発明にかかるパイロツ
ト信号発生回路によれば、出力部の簡単な抵抗器
回路を除いて殆んどの部分を一般的な論理回路で
構成することができ、MOS型の半導体集積回路
（IC）化に適するため、比較的大規模な回路をコ
ンパクトに且つ安価に製作し得る。
図面は本発明の一実施例を示し、第１図はパイ
ロツト信号発生回路のブロツク図、第２図は４周
波パイロツト信号発生回路及び４周波パイロツト
信号出力回路の回路図、第３図及び第４図は第２
図に示す回路の各部波形図、第５図は４周波カウ
ンタの切換回路の回路図、第６図はf5信号発生回
路及びf5信号出力回路の回路図、第７図及び第８
図は第６図に示す回路の各部波形図、第９図は
PGエツジ検出回路の回路図、第１０図は第９図
に示す回路の各部波形図、第１１図ばタイミング
パルス発生回路の回路図、第１２図はテープパタ
ーンと第１１図に示す回路の各部波形との関係の
説明図、第１３図は４周波パイロツト信号とf5信
号とを混合するミツクス回路の回路図、第１４図
はCNT＝High時の４周波パイロツト信号とf5信
号とこれら両信号のミツクス信号との相互関係の
説明図である。 １……４周波パイロツト信号発生回路、２……
f5発生回路、３……PGエツジ検出回路、４……
パイロツト信号出力回路、５……f5出力回路、６
……タイミングパルス発生回路。
ロツト信号発生回路のブロツク図、第２図は４周
波パイロツト信号発生回路及び４周波パイロツト
信号出力回路の回路図、第３図及び第４図は第２
図に示す回路の各部波形図、第５図は４周波カウ
ンタの切換回路の回路図、第６図はf5信号発生回
路及びf5信号出力回路の回路図、第７図及び第８
図は第６図に示す回路の各部波形図、第９図は
PGエツジ検出回路の回路図、第１０図は第９図
に示す回路の各部波形図、第１１図ばタイミング
パルス発生回路の回路図、第１２図はテープパタ
ーンと第１１図に示す回路の各部波形との関係の
説明図、第１３図は４周波パイロツト信号とf5信
号とを混合するミツクス回路の回路図、第１４図
はCNT＝High時の４周波パイロツト信号とf5信
号とこれら両信号のミツクス信号との相互関係の
説明図である。 １……４周波パイロツト信号発生回路、２……
f5発生回路、３……PGエツジ検出回路、４……
パイロツト信号出力回路、５……f5出力回路、６
……タイミングパルス発生回路。
Claims (1)
- 【特許請求の範囲】 １ 第１の基準信号を分周し回転ヘツドの回転位
相に位相同期して再生時のトラツキングに供する
４種類の周期のパイロツト信号を発生する４周波
パイロツト信号発生回路と、前記第１の基準信号
を分周し前記回転ヘツドの回転位相に位相同期し
て記録時のヘツド高さの制御に供する第５番目の
パイロツト信号f5を発生するf5信号発生回路と、
前記f5信号を第２の基準信号として、記録及び再
生用のヘツドスイツチングパルスと前記f5信号の
記録及び再生タイミングパルスとを発生するタイ
ミングパルス発生回路とを備えたパイロツト信号
発生回路。 ２ ４周波パイロツト信号発生回路は、第１の基
準信号をカウントして４種類の第１の出力信号
N1A，N1B，N1C，N1Dと、他の４種類の第２
の出力信号N2A，N2B，N2C，N2Dとを発生す
る第１のカウンタと、前記第１及び第２の出力信
号をN1A，N2A，N1B，N2B，N1C，N2C，
N1D，N2Dの組合せでPG信号に同期して選択し
出力する切り換え回路と、この選択された前記第
１及び第２の両出力信号で出力状態が変化する第
１のフリツプフロツプ回路と、前記第１の出力信
号が入力される毎に出力状態が反転する第２のフ
リツプフロツプ回路と、これら第１及び第２のフ
リツプフロツプ回路の出力信号を処理する第１の
ゲート回路と、この第１のゲート回路を制御して
その出力を連続信号か間欠信号かのいずれかにす
るための制御信号及びこの制御信号を処理して第
１のゲート回路を駆動するための信号を得る第２
のゲート回路と、前記第１のゲート回路の出力信
号で駆動されてその出力が電源電圧またはアース
電位のいずれかの状態であるような第１の電子ス
イツチと、この第１の電子スイツチの出力信号で
駆動されて３値階段波形を作る抵抗器マトリツク
ス回路とを備えた構成とした特許請求の範囲第１
項記載のパイロツト信号発生回路。 ３ f5信号発生回路は、第１の基準信号をカウン
トする第２のカウンタと、N3サイクルだけカウ
ントした第２のカウンタの出力信号が入力される
毎に出力状態が反転する第３のフリツプフロツプ
と、この第３のフリツプフロツプ出力を処理する
第３のゲート回路と、この第３のゲート回路の出
力信号を開閉するための第２の電子スイツチと、
前記第３のゲート回路及び第２の電子スイツチを
制御してその出力を連続信号か間欠信号かのいず
れかにするための制御信号及びこの制御信号を処
理して第３のゲート回路及び第２の電子スイツチ
を駆動するための信号を得る第４のゲート回路
と、前記第２のカウンタをPG信号に同期させる
ためにPG信号のエツジ信号を第２のカウンタの
リセツト信号として入力するための第５のゲート
回路とを備えた構成とした特許請求の範囲第１項
記載のパイロツト信号発生回路。 ４ 第１の基準信号の精度でPG信号の立上り及
び立下りのエツジを検出するための第４及び第５
のフリツプフロツプと、これら第４及び第５のフ
リツプフロツプの出力信号を処理してPGエツジ
信号を得るための第５のゲート回路とから成る
PGエツジ検出回路を備えた構成とした特許請求
の範囲第１項記載のパイロツト信号発生回路。 ５ タイミングパルス発生回路は、f5信号発生回
路の出力であるf5信号を第２の基準信号として、
この第２の基準信号をカウントする第３のカウン
タと、この第３のカウンタの出力で駆動されるデ
コーダと、このデコーダの出力信号で駆動されて
第１及び第２の記録用ヘツドスイツチングパルス
と再生用ヘツドスイツチングパルスとf5信号の記
録及び再生タイミングパルスとを出力信号とする
第６〜第10のフリツプフロツプ回路と、前記デコ
ーダの出力信号とPGエツジ信号とで駆動され、
f5信号をゲートして第２の基準信号にすると同時
に、第３のカウンタをPG信号に第１の基準信号
の精度で同期させるようにするためのゲート信号
を出力信号とする第11のフリツプフロツプ回路と
を備えた構成とした特許請求の範囲第１項記載の
パイロツト信号発生回路。 ６ f5信号の記録タイミング期間のみf5信号を出
力し、これを除く期間は高インピーダンスとする
様に制御する第３及び第４のゲート回路と、f5信
号の記録及び再生タイミング期間は電源電圧の1/
２の一定レベルとし、他の期間にのみ４周波パイ
ロツト信号を出力するように制御する第１及び第
２ゲート回路と、各間欠信号として出力されたf5
信号と４周波パイロツト信号とをミツクスするた
めの抵抗器とを備えた構成とした特許請求の範囲
第１項記載のパイロツト信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161700A JPS5952428A (ja) | 1982-09-16 | 1982-09-16 | パイロツト信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161700A JPS5952428A (ja) | 1982-09-16 | 1982-09-16 | パイロツト信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5952428A JPS5952428A (ja) | 1984-03-27 |
| JPH0370851B2 true JPH0370851B2 (ja) | 1991-11-11 |
Family
ID=15740199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57161700A Granted JPS5952428A (ja) | 1982-09-16 | 1982-09-16 | パイロツト信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952428A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756688B2 (ja) * | 1983-04-14 | 1995-06-14 | キヤノン株式会社 | 回転ヘッド型記録装置 |
-
1982
- 1982-09-16 JP JP57161700A patent/JPS5952428A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5952428A (ja) | 1984-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0370851B2 (ja) | ||
| JPH0570982B2 (ja) | ||
| EP0119805A2 (en) | Tape stop position detecting apparatus and magnetic video reproducing apparatus using the same | |
| US4609952A (en) | Recording and reproducing apparatus | |
| JPH0519204B2 (ja) | ||
| JPH052803Y2 (ja) | ||
| JPH0154786B2 (ja) | ||
| US5229891A (en) | Tracking control system using single frequency pilot signal | |
| KR890003490B1 (ko) | 디지탈 오디오 테이프용 데크구동 모터의 속도 제어회로 | |
| JPH0576107B2 (ja) | ||
| JPH054110Y2 (ja) | ||
| JP2619239B2 (ja) | 回転ヘッド型記録再生装置 | |
| JPH0329149A (ja) | 磁気記録再生装置 | |
| JPS6359585B2 (ja) | ||
| JP2524492B2 (ja) | 記録装置 | |
| JPH0155797B2 (ja) | ||
| JPS58224413A (ja) | 磁気記録回路 | |
| JPS6040521A (ja) | トラツキング制御装置 | |
| JPS61112482A (ja) | 磁気録画再生装置 | |
| JPH0510739B2 (ja) | ||
| JPH054737B2 (ja) | ||
| JPH0756718B2 (ja) | 磁気記録再生装置 | |
| JPH0576833B2 (ja) | ||
| JPS63237248A (ja) | パイロット信号発生回路 | |
| JPH03254458A (ja) | 磁気再生装置 |