JPH0370878B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、マイコロコンピユータにおけるメ
モリ制御方式に関する。

（従来の技術） 第４図は、従来のマイクロコンピユータを中央
処理装置とする記憶装置の構成図である。同図に
おいて、１はアドレス入力106とリードまたはラ
イト要求による記憶装置起動信号107とで記憶装
置が選択されていることを判定する選択回路、３
はリフレツシユアドレス発生回路、４はリフレツ
シユ動作起動回路、５，６はアドレス切換回路、
７はリフレツシユ要求信号110とリードまたはラ
イト要求の際アドレス入力106が該記憶装置を選
択していた時出力された信号109との優先度判定
及びリフレツシユ動作かリードまたはライト動作
からの動作モードを規定する優先度判定回路、９
はダイナミツク型メモリICを用いた記憶素子ア
レイ、１０は各部の動作を制御するタイミング発
生回路、１１は中央処理装置からのライトデータ
を記憶素子アレイ９に入力するドライバー回路、
１２は記憶素子アレイ９のリードデータを中央処
理装置へ送出する出力制御可能なドライバー回路
である。

第５図は、従来における中央処理装置と記憶装
置間のインターフエースタイムチヤート図であ
る。

次に、第４図及び第５図を参照して動作につい
て説明する。

第４図に示す記憶装置の動作モードには、リフ
レツシユ動作とリードまたはライト動作がある。
リフレツシユ動作は通常約16μs毎にリフレツシユ
動作起動回路４によりリフレツシユ要求信号110
が“Ｈ”になり実行が開始される。中央処理装置
からのアドレス入力106と記憶装置起動信号107の
信号入力により選択回路１で該記憶装置が選択さ
れている場合のみ信号109が“Ｈ”になる。優先
度判定回路７は信号109とリフレツシユ要求信号
110のどちらかが“Ｈ”となると信号113を“Ｈ”
にし、また同時に信号112で信号109による動作
“Ｌ”かリフレツシユ要求信号110による動作
“Ｈ”かの動作モードを規定するタイミング発生
回路１０は信号113が“Ｈ”になることで動作を
開始し、信号112と信号108により各部の動作タイ
ミングを生成し制御する。ここで、信号123は、
一連の制御が終了し次の信号109とリフレツシユ
要求信号110で記憶装置が動作可能となる時間に
なるまで優先度判定回路７の動作モードを固定し
ておくための信号である。信号115は記憶素子で
あるダイナミツク型メモリICのローアドレスと
コラムアドレスとを切換え信号である。信号116
はダイナミツク型メモリICのRAS信号であり、
信号117は同じくCAS信号であり、信号118は同
じくリード／ライト信号である。信号124は中央
処理装置からの記憶装置への動作要求に対する応
答信号である。

（発明が解決しようとする問題点） しかしながら、上記のような従来の記憶装置の
場合、記憶装置起動信号107が発せられた（第５
図の時刻t₁₇）リフレツシユ要求信号110との時間
的優先度を優先度判定回路７で判定しているため
に、この時間的優先度を判定するのに要する時間
（第５図の時刻t₁₇〜t₁₈）が中央処理装置からの記
憶装置起動信号に対する記憶装置の応答時間に付
加されてしまう欠点があつた。

したがつて、この発明はこれらの欠点を解決す
るもので、中央処理装置と記憶装置間の応答を高
速化することを目的とする。

（問題点を解決するための手段） この発明は、リードまたはライト要求信号に先
立つてアドレス制御信号が出力されるマイクロコ
ンピユータを中央処理装置としてダイナミツク型
メモリICを記憶素子とする非同期リフレツシユ
動作を行なう記憶装置において、アドレス制御信
号とリフレツシユ動作との優先度を判定する判定
手段と、この判定手段の結果に応じて動作を開始
して中央処理装置の出力するアドレスの指示に対
して即刻応答を中央処理装置に返す応答手段を設
けたものである。

（作用） 上述のごとく、この発明によると、中央処理装
置からのリードまたはライト要求信号に先立つて
出力されるアドレス制御信号とリフレツシユ動作
との優先度を判定して、判定の結果に応じて動作
を開始して中央処理装置の出力するアドレスの指
示に対して即刻応答を中央処理装置に返すことに
より中央処理装置への応答を高速化できる。

（実施例） 第１図は、この発明の一実施例を示す構成図で
ある。同図において、１はアドレス入力106とリ
ードまたはライト要求による記憶装置起動信号
107とで記憶装置が選択されていることを判定す
る選択回路、２は中央処理装置より与えられるア
ドレス制御信号130のアドレス制御信号制御回路
で、信号136が“Ｌ”の間は信号131と信号134は
“Ｈ”にならないよう制御している。３はリフレ
ツシユアドレス発生回路、４はリフレツシユ動作
起動回路、５，６はアドレス切換回路、７はリー
ドまたはライト要求の際アドレス入力106が該記
憶装置を選択していた時選択回路１から発せられ
る信号109とアドレス制御信号制御回路２から発
せられる信号131とにより生成された信号132とリ
フレツシユ要求信号110との優先度判定およびリ
フレツシユ動作かリードまたはライト動作かの動
作モードを規定する優先度判定回路、８は優先度
判定回路７にリフレツシユ要求信号110または信
号132により動作要求があつた場合、“Ｈ”になる
信号113により起動され、アドレス制御信号制御
回路２の出力である信号134が“Ｈ”になりタイ
ミング発生回路１０より信号135が“Ｈ”になる
までの間、信号133を“Ｈ”にしておくタイミン
グ制御回路、９はダイナミツク型メモリICを用
いた記憶素子アレイ、１０は各部の動作を制御す
るタイミング発生回路、１１は中央処理装置から
のライトデータを記憶素子アレイ９に入力するド
ライバー回路、１２は記憶素子アレイ９のリード
データを中央処理装置へ送出する出力制御可能な
ドライバー回路、１３，１４，１８はOR機能素
子、１５，１６，１７，１９はAND機能素子、
２０は信号130の存在しない従来の中央処理装置
においても本記憶装置が利用できるための抵抗で
ある。

第２図は本実施例での中央処理装置と記憶装置
間のタイムチヤート図である。次に第１図及び第
２図に基づいて動作について説明する。

はじめに、第１の動作モードについて説明す
る。

先ず、タイミング発生回路１０は初期化されて
いるものとし、主要部の信号は下記のようになつ
ている。

信号135……“Ｌ” 信号136……“Ｈ” 信号137……“Ｌ” 信号138……“Ｌ” この状態でアドレス制御信号130が第２図の時
刻t₀に“Ｈ”から“Ｌ”に変化すると、アドレス
制御信号制御回路２の出力信号131は“Ｌ”から
“Ｈ”に変化し、信号136が“Ｌ”になるまでのこ
の状態を保持する。一方、信号134は依然“Ｌ”
のままである。アドレス制御信号制御回路２の出
力信号131が“Ｈ”となることで優先度判定回路
７は動作を開始する。すなわち優先度判定回路７
の出力信号１１３を“Ｈ”とするとともに信号
112を“Ｌ”としてリフレツシユ動作モードでな
いことを表わす。なお、このときリフレツシユ動
作起動回路４の出力信号110は“Ｌ”であり、リ
フレツシユ動作モードでないとする。上記のよう
に優先度判定回路７の出力信号1130が“Ｈ”とな
るタイミング制御回路８の出力信号113は“Ｈ”
となりOR機能素子１４の出力信号123を強制的
に“Ｈ”とする。信号123が“Ｈ”となることで
信号113は再び“Ｌ”となるが信号112は変化する
ことなくそのときの動作モードを保持している。
なおこの動作モードが変化するのは信号123が
“Ｌ”のときである。上記において信号113が
“Ｌ”となつてもタイミング制御回路８の出力は
変化することなく“Ｈ”であり、これが変化する
のは信号135が“Ｈ”となつたときである。この
状態でアドレス制御信号130が第２図の時刻t₁に
“Ｌ”から“Ｈ”に変化すると、アドレス制御信
号制御回路２の出力信号134は“Ｌ”から“Ｈ”
に変化する。信号134が“Ｈ”となるとAND機能
素子１７の出力は“Ｈ”となり、OR機能素子１
８の出力信号137が強制的に“Ｈ”となる。これ
によりタイミング発生回路１０は動作を開始す
る。動作を開始することで信号135は“Ｈ”とな
る。

ここで、第３図は、ダイナミツク型メモリIC
の基本動作を示すタイムチヤート図である。同図
のように、RAS信号116を“Ｌ”にし（時刻t₃）
信号115により記憶素子アレイ９のアドレスをロ
ードアレスからコラムアドレスに切り換える（時
刻t₁₀）。そこで、この記憶装置が選択されていた
とし、記憶装置起動信号107が“Ｌ”となると
（第２図の時刻t₄）、選択回路１の出力信号109が
“Ｈ”となりタイミング発生回路１０へ伝えられ、
CAS信号117は第３図の時刻t₁₁に“Ｌ”になる。
同時に信号136も“Ｌ”になる。信号136が“Ｌ”
になると、信号131と信号134は“Ｌ”になる。こ
の信号117の“Ｌ”に先立ち、信号118は信号108
の指示によりリードの場合“Ｈ”、ライトの場合
“Ｌ”になつている。そして、リードの場合、信
号119を“Ｌ”にしてリードデータ121を信号112
に出力する。なお、ライトの場合、信号119は
“Ｈ”のままである。次にリードデータの有効に
なる時間に信号138を“Ｈ”にし、の信号124を
“Ｌ”にする。信号124（第２図での応答信号）が
時刻t₅に“Ｌ”になつたことにより中央処理装置
は信号101、102、106、107、108を無効にする。
これらの信号の変化により信号109が“Ｌ”にな
りタイミング発生回路１０では信号115、116、
117、119、136、138の各信号を初期状態に戻す。
またその後信号135を“Ｌ”にして一連の動作を
終結する。

第２の動作モードは、第１の動作モードにおい
ての選択回路１にて記憶装置が選択されなかつた
場合である。CAS信号117及び信号119は“Ｈ”
のままで、かつ信号138は“Ｌ”のままである。
また、RAS信号116は必要な時間“Ｌ”を保証し
た後“Ｈ”になる（第３図の時刻t₁₃）。その後、
信号135、136は初期状態に戻り、動作を終結す
る。この動作はダイナミツク型メモリICのRAS
ONLY REFRESH動作と同じ動作である。この
動作の場合、中央処理装置のアドレス出力が保証
されている時間内にRAS信号の立下りを制御し
てやる必要がある。

第３の動作モードはリフレツシユ動作である。
リフレツシユ動作起動回路４により約16μs毎にリ
フレツシユ要求信号110が“Ｈ”になる。優先度
判定回路７は、リフレツシユ要求信号110が“Ｈ”
になることより信号113を“Ｈ”にし信号112をリ
フレツシユモードつまり“Ｈ”にする。信号113
によりタイミング制御回路８は信号113を“Ｈ”
にし、AND機能素子１５とOR機能素子１８を介
して信号137が“Ｈ”になりタイミング発生回路
１０へ入力される。また、信号が“Ｈ”になると
OR機能素子１４を介して信号123が“Ｈ”にな
る。信号123が“Ｈ”なるとリフレツシユ動作起
動回路４は信号111に“Ｌ”のパルスを与え信号
110を“Ｌ”にする。信号112が“Ｈ”になると、
リフレツシユアドレス発生回路３により生成され
ているリフレツシユアドレスがアドレス切換回路
５を介してアドレス信号104に与えられる。タイ
ミング発生回路１０は信号104が“Ｈ”になると
動作を開始し、信号112が“Ｈ”であることによ
り信号115の信号制御によりアドレス信号104が信
号105となり記憶素子アレイ９に与えられる。そ
の後、RAS信号116を“Ｌ”にする（第３図の時
刻t₃）。この第３の動作モードではCAS信号117と
信号119は“Ｈ”のままであり、かつ信号138は
“Ｌ”のままである。RAS信号116に必要な時間
“Ｌ”を保証した後“Ｈ”になり（第３図の時刻
t₁₃）、その後信号135、136を初期状態に戻し動作
を終結する。信号135が“Ｌ”になると優先度判
定回路７は信号112を“Ｌ”にする。信号112の立
下りでリフレツシユアドレス発生回路３は次のリ
フレツシユアドレスを生成する。

第４の動作モードは、第３の動作モードの動作
中にアドレス制御信号が有意になつた場合であ
る。信号136は“Ｌ”になつているために信号
131、134は“Ｌ”のままで変化しない。従つて、
内部動作は第３の動作モードの終了まで保留され
る。第３の動作モードの終了により信号135が
“Ｌ”になつた時、信号109が“Ｈ”であつたなら
ば第４の動作モードは動作を開始する。信号109
はOR機能素子１３を介して優先度判定回路７に
入力される。優先度判定回路７は信号１３２が
“Ｈ”になると、信号113を“Ｈ”にして信号112
が“Ｌ”になる。信号113が“Ｈ”となると、タ
イミング制御回路８は信号133を“Ｈ”にする。
この時信号109は“Ｈ”であるので、AND機能素
子１６とOR機能素子１８を介して信号137が
“Ｈ”になりタイミング発生回路１０に入力され
る。この後の動作は第１の動作モードと同一とな
る。

（発明の効果） 以上説明したように、この発明によれば、中央
処理装置からのリードまたはライト要求信号に先
立つて出力されるアドレス制御信号とリフレツシ
ユ動作との優先度を判定して、判定の結果に応じ
て動作を開始して中央処理装置の出力するアドレ
スの指示に対して即刻応答を中央処理装置に返す
ことにより中央処理装置への応答を高速化できる
という利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第
２図は本実施例の中央処理装置と記憶装置間のイ
ンターフエースタイムチヤート図、第３図はダイ
ナミツク型メモリICの基本動作を示すタイムチ
ヤート図、第４図は従来の記憶装置の構成図、第
５図は従来における中央処理装置と記憶装置間の
インターフエースタイムチヤート図である。 １……選択回路、２……アドレス制御信号制御
回路、３……リフレツシユアドレス発生回路、４
……リフレツシユ動作起動回路、５，６……アド
レス切換回路、７……優先度判定回路、８……タ
イミング制御回路、９……記憶素子アレイ、１０
……タイミング発生回路、１１，１２……ドライ
バー回路、１３，１４，１８……OR機能素子、
１５，１６，１７，１９……AND機能素子。

Claims (1)

【特許請求の範囲】
1. １ リードまたはライト要求信号に先立つてアド
   レス制御信号が出力されるマイクロコンピユータ
   を中央処理装置としてダイナミツク型メモリIC
   を記憶素子とする非同期リフレツシユ動作を行な
   う記憶装置において、前記アドレス制御信号とリ
   フレツシユ動作との優先度を判定する判定手段
   と、該判定手段の結果に応じて動作を開始して前
   記中央処理装置の出力するアドレスの指示に対し
   て即刻応答を前記中央処理装置に返す応答手段を
   設けたことを特徴とするメモリ制御方式。