JPH037170B2 - - Google Patents
Info
- Publication number
- JPH037170B2 JPH037170B2 JP56120686A JP12068681A JPH037170B2 JP H037170 B2 JPH037170 B2 JP H037170B2 JP 56120686 A JP56120686 A JP 56120686A JP 12068681 A JP12068681 A JP 12068681A JP H037170 B2 JPH037170 B2 JP H037170B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- control signal
- shift clock
- reception
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M9/00—Arrangements for interconnection not involving centralised switching
- H04M9/002—Arrangements for interconnection not involving centralised switching with subscriber controlled access to a line, i.e. key telephone systems
- H04M9/003—Transmission of control signals from or to the key telephone set; signalling equipment at key telephone set, e.g. keyboard or display equipment
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、主装置とボタン電話機間で一対の内
線路により音声信号と周波数偏移信号の信号形式
をとる制御信号とを伝送するボタン電話装置にお
ける受信方式に関する。
線路により音声信号と周波数偏移信号の信号形式
をとる制御信号とを伝送するボタン電話装置にお
ける受信方式に関する。
第１図は本発明を適用するボタン電話装置の構
成を示すもので、１は主装置、２は電話機であ
り、主装置１と各電話機２間、及び電話機２相互
間は局線路３と内線路４により接続されている。
局線路３は主装置１を通して各電話機２に独立に
配線されている。又内線路４は内線の通話信号、
各種呼出し信号、制御信号、電源電流を多重化
し、主装置１より各電話機２に配線されている。
制御信号は、時分割されたデータ列を周波数偏移
変調したFS信号によつて伝送している。
成を示すもので、１は主装置、２は電話機であ
り、主装置１と各電話機２間、及び電話機２相互
間は局線路３と内線路４により接続されている。
局線路３は主装置１を通して各電話機２に独立に
配線されている。又内線路４は内線の通話信号、
各種呼出し信号、制御信号、電源電流を多重化
し、主装置１より各電話機２に配線されている。
制御信号は、時分割されたデータ列を周波数偏移
変調したFS信号によつて伝送している。
このようなボタン電話装置において、制御信号
をFS変調し、音声信号と多重化したボタン電話
装置の主装置において考えられる伝送回路の１構
成例を第２図に示す。ここで、５はマイクロコン
ピユータ（CPU）であり、各端子は次の通りで
ある。SOは送信用シリアルデータ出力、SIは受
信用シリアルデータ入力、は伝送用シフトク
ロツク入力、P0は送信／受信制御出力ポート、
６は送信用のデジタルシリアルデータ列をFS信
号に変換するFS送信回路、７は受信用FS信号を
デジタルシリアルデータ列に変換するFS受信回
路、８は音声信号を除去するハイパスフイルタ、
９は伝送用シフトクロツク発生回路である。
をFS変調し、音声信号と多重化したボタン電話
装置の主装置において考えられる伝送回路の１構
成例を第２図に示す。ここで、５はマイクロコン
ピユータ（CPU）であり、各端子は次の通りで
ある。SOは送信用シリアルデータ出力、SIは受
信用シリアルデータ入力、は伝送用シフトク
ロツク入力、P0は送信／受信制御出力ポート、
６は送信用のデジタルシリアルデータ列をFS信
号に変換するFS送信回路、７は受信用FS信号を
デジタルシリアルデータ列に変換するFS受信回
路、８は音声信号を除去するハイパスフイルタ、
９は伝送用シフトクロツク発生回路である。
第３図に主装置１の伝送関係のタイミングチヤ
ートを示す。SCTは電話機のシフトクロツク、
Ａは内線路のFS信号、SCMは主装置１の伝送用
シフトクロツク、Ｃは送信／受信制御出力、Ｄは
FS受信回路の出力の各波形を示す。
ートを示す。SCTは電話機のシフトクロツク、
Ａは内線路のFS信号、SCMは主装置１の伝送用
シフトクロツク、Ｃは送信／受信制御出力、Ｄは
FS受信回路の出力の各波形を示す。
主装置１が受信を終了し、電話機２からの制御
信号を受信する時の第２図に示す従来例の動作に
ついて第３図のタイミングチヤートを用いて説明
する。主装置１と電話機２が同期がとれた状態で
主装置１より送信されたデータが電話機２内でデ
ータの中心が受信の読取りタイミングとなるため
には電話機の伝送用シフトクロツクSCTは主装
置１のシフトクロツクSCMより１／２tc（tc＝シフト クロツクの周期）＋td（受信回路の応答時間）だけ
遅れている。主装置１が送信を終了すると、主装
置１のマイクロコンピユータ５の送信／受信制御
出力Ｃは受信状態となり、シフトクロツクSCM
の次の立下りで電話機２からの制御信号Ｄの第１
ビツトを受信する。しかし、電話機２の制御信号
の送信は電話機２の伝送用シフトクロツクSCT
に制御されるため、内線路４に電話機２の制御信
号DT1……が現われるのは、主装置１の送信が終
了してから１／２tc＋td後である。又主装置１内の FS受信回路７の応答時間tdがあるため、FS受信
回路７の出力は主装置１の送信終了から１／２tc＋ 2td後となる。そのため主装置１のマイクロコン
ピユータ５が電話機２からの制御信号DT1……の
受信を読取るタイミングは、各データビツトの中
心から2tdずれた点となる。１／２tc≦2tdの場合は電 話機２からの制御信号DT1…の受信は不可能とな
り、１／２tc＞2tdを満足するためには伝送速度を低 下させざるを得ないかあるいは応答時間を短かく
した受信回路が必要となじ、雑音による誤受信の
危険が増大する。又FS受信回路７にフエイズロ
ツクループ（PLL）回路を使用した場合、内線
路４のFS信号Ａには主装置１よりの制御信号…
…DMo-1，DMnと電話機２よりの制御信号DT1，
DT2…の間に図示のNDの如く何れの信号のキヤ
リアも存在しない領域が発生し、この間にPLL
のロツクが解除され、電話機２からの制御信号
DT1，DT2…によつて再度ロツクする（ロツクイ
ンタイム）ためには通常応答時間tdよりはるかに
大きい遅れが発生するためPLLのような回路は
使用できない。
信号を受信する時の第２図に示す従来例の動作に
ついて第３図のタイミングチヤートを用いて説明
する。主装置１と電話機２が同期がとれた状態で
主装置１より送信されたデータが電話機２内でデ
ータの中心が受信の読取りタイミングとなるため
には電話機の伝送用シフトクロツクSCTは主装
置１のシフトクロツクSCMより１／２tc（tc＝シフト クロツクの周期）＋td（受信回路の応答時間）だけ
遅れている。主装置１が送信を終了すると、主装
置１のマイクロコンピユータ５の送信／受信制御
出力Ｃは受信状態となり、シフトクロツクSCM
の次の立下りで電話機２からの制御信号Ｄの第１
ビツトを受信する。しかし、電話機２の制御信号
の送信は電話機２の伝送用シフトクロツクSCT
に制御されるため、内線路４に電話機２の制御信
号DT1……が現われるのは、主装置１の送信が終
了してから１／２tc＋td後である。又主装置１内の FS受信回路７の応答時間tdがあるため、FS受信
回路７の出力は主装置１の送信終了から１／２tc＋ 2td後となる。そのため主装置１のマイクロコン
ピユータ５が電話機２からの制御信号DT1……の
受信を読取るタイミングは、各データビツトの中
心から2tdずれた点となる。１／２tc≦2tdの場合は電 話機２からの制御信号DT1…の受信は不可能とな
り、１／２tc＞2tdを満足するためには伝送速度を低 下させざるを得ないかあるいは応答時間を短かく
した受信回路が必要となじ、雑音による誤受信の
危険が増大する。又FS受信回路７にフエイズロ
ツクループ（PLL）回路を使用した場合、内線
路４のFS信号Ａには主装置１よりの制御信号…
…DMo-1，DMnと電話機２よりの制御信号DT1，
DT2…の間に図示のNDの如く何れの信号のキヤ
リアも存在しない領域が発生し、この間にPLL
のロツクが解除され、電話機２からの制御信号
DT1，DT2…によつて再度ロツクする（ロツクイ
ンタイム）ためには通常応答時間tdよりはるかに
大きい遅れが発生するためPLLのような回路は
使用できない。
本発明は、主装置が送信状態から受信状態に移
行する時に伝送用シフトクロツクのタイミングを
受信回路の遅れ時間だけ調整しデータの読取りタ
イミングを常に各ビツトの中心とすることにより
速い伝送速度でも安定な送受信を可能にするボタ
ン電話装置における受信方式を提供するものであ
る。
行する時に伝送用シフトクロツクのタイミングを
受信回路の遅れ時間だけ調整しデータの読取りタ
イミングを常に各ビツトの中心とすることにより
速い伝送速度でも安定な送受信を可能にするボタ
ン電話装置における受信方式を提供するものであ
る。
又電話機の制御信号の先頭数ビツトを固定デー
タとしロツクインタイムにより占頭ビツトが読取
れない場合には主装置は受信終了後該当箇所に固
定データを入れた後受信処理を行うことにより
PLLの使用ができるようにすることができる。
タとしロツクインタイムにより占頭ビツトが読取
れない場合には主装置は受信終了後該当箇所に固
定データを入れた後受信処理を行うことにより
PLLの使用ができるようにすることができる。
以下本発明を詳細に説明する。
第４図は主装置１の伝送回路の一具体例であ
る。５はマイクロコンピユータであり、SOは送
信用シリアルデータ出力端子、SIは受信用シリア
ルデータ入力端子、は伝送用シフトクロツク
入力端子、P0は送信／受信制御出力端子、P1は
伝送用シフトクロツクリセツト出力端子である。
また、６は送信用のデジタルシリアルデータ列を
FS信号に変換するFS送信回路、７は受信用FS信
号をデジタルシリアルデータ列に変換するFS受
信回路、８は音声信号を除去するためのハイ・パ
ス・フイルタ、９は伝送用シフトクロツク発生回
路、１０は伝送用シフトクロツクのタイミングを
調整するための単安定マルチバイブレータであ
る。
る。５はマイクロコンピユータであり、SOは送
信用シリアルデータ出力端子、SIは受信用シリア
ルデータ入力端子、は伝送用シフトクロツク
入力端子、P0は送信／受信制御出力端子、P1は
伝送用シフトクロツクリセツト出力端子である。
また、６は送信用のデジタルシリアルデータ列を
FS信号に変換するFS送信回路、７は受信用FS信
号をデジタルシリアルデータ列に変換するFS受
信回路、８は音声信号を除去するためのハイ・パ
ス・フイルタ、９は伝送用シフトクロツク発生回
路、１０は伝送用シフトクロツクのタイミングを
調整するための単安定マルチバイブレータであ
る。
第５図は主装置１の伝送回路のタイミングチヤ
ートであり、SCTは電話機のクロツクタイミン
グ、Ａは内線路４のFS信号、SCMは主装置の伝
送用シフトクロツク、Ｃは送信／受信制御出力、
ＤはFS受信回路の出力、Ｅは伝送用シフトクロ
ツクリセツト出力、Ｆは単安定マルチバイブレー
タ出力の各波形である。FS信号Ａにおいて、…
DMo-1，DMoは主装置からの制御信号、DT1，
DT2…は電話機からの制御信号、NDはキヤリア
の存在しない期間である。主装置１が送信を終了
し電話機２からの制御信号を受信する間のタイミ
ングについて説明する。主装置１と電話機２が同
期をとつて伝送を行つている状態では、主装置１
よりの制御信号の各ビツトの中心を電話機２の受
信の読取りタイミングとするためには電話機の伝
送用シフトクロツクSCTは主装置のシフトクロ
ツクSCMより１／２tc（tc＝シフトクロツクの周期） ＋td（td＝受信回路の応答時間）だけ遅れている。
主装置１が送信を終了すると、マイクロコンピユ
ータ５の送信／受信制御出力Ｃは受信状態とな
り、主装置１の伝送回路６，７は受信状態とな
る。この時、マイクロコンピユータ５の伝送用シ
フトクロツクリセツト出力Ｅにより単安定マルチ
バイブレータ１０はトリガされR1，C1で決まる
パルス幅（2td）のパルスを発生する。単安定マ
ルチバイブレータ１０の出力の2tdのパルスＦが
伝送用シフトクロツク発生回路９の分周器９−１
のリセツト端子Ｒに加えられると、パルス幅
（2td）の間シフトクロツクSCMは中断した後再
起動される。このためシフトクロツクSCMは2td
だけ遅れ、送信終了時より次のシフトクロツク
SCMの立下りが現われるのはtc＋2td後となる。
又、電話機の制御信号DT1，DT2…は電話機の伝
送用シフトクロツクSCTに同期して送信される
ため、第１ビツトの先頭は主装置１の送信終了後
１／２tc＋tdだけ遅れて内線路４に現われ主装置１の ハイパスフイルタ８を通してFS受信回路７に入
力される。FS受信回路７で応答時間tdだけ遅れ
が加わりFS受信回路７の出力では１／２tc＋2td遅れ る。
ートであり、SCTは電話機のクロツクタイミン
グ、Ａは内線路４のFS信号、SCMは主装置の伝
送用シフトクロツク、Ｃは送信／受信制御出力、
ＤはFS受信回路の出力、Ｅは伝送用シフトクロ
ツクリセツト出力、Ｆは単安定マルチバイブレー
タ出力の各波形である。FS信号Ａにおいて、…
DMo-1，DMoは主装置からの制御信号、DT1，
DT2…は電話機からの制御信号、NDはキヤリア
の存在しない期間である。主装置１が送信を終了
し電話機２からの制御信号を受信する間のタイミ
ングについて説明する。主装置１と電話機２が同
期をとつて伝送を行つている状態では、主装置１
よりの制御信号の各ビツトの中心を電話機２の受
信の読取りタイミングとするためには電話機の伝
送用シフトクロツクSCTは主装置のシフトクロ
ツクSCMより１／２tc（tc＝シフトクロツクの周期） ＋td（td＝受信回路の応答時間）だけ遅れている。
主装置１が送信を終了すると、マイクロコンピユ
ータ５の送信／受信制御出力Ｃは受信状態とな
り、主装置１の伝送回路６，７は受信状態とな
る。この時、マイクロコンピユータ５の伝送用シ
フトクロツクリセツト出力Ｅにより単安定マルチ
バイブレータ１０はトリガされR1，C1で決まる
パルス幅（2td）のパルスを発生する。単安定マ
ルチバイブレータ１０の出力の2tdのパルスＦが
伝送用シフトクロツク発生回路９の分周器９−１
のリセツト端子Ｒに加えられると、パルス幅
（2td）の間シフトクロツクSCMは中断した後再
起動される。このためシフトクロツクSCMは2td
だけ遅れ、送信終了時より次のシフトクロツク
SCMの立下りが現われるのはtc＋2td後となる。
又、電話機の制御信号DT1，DT2…は電話機の伝
送用シフトクロツクSCTに同期して送信される
ため、第１ビツトの先頭は主装置１の送信終了後
１／２tc＋tdだけ遅れて内線路４に現われ主装置１の ハイパスフイルタ８を通してFS受信回路７に入
力される。FS受信回路７で応答時間tdだけ遅れ
が加わりFS受信回路７の出力では１／２tc＋2td遅れ る。
前述したようにシフトクロツクSCMが送信終
了後tc＋2td後に立下り、この立下りが電話機から
の制御信号DT1，DT2…の第１ビツトの受信の読
込みタイミングとなるため （tc＋2td）−（１／２tc＋2td）＝１／２tc となり、シフトクロツクSCMの立下りは常に電
話機からの各制御信号DT1，DT2…の各ビツトの
中心と一致するので、すべての制御信号の受信の
読取りタイミングは各ビツトの中心となる。
了後tc＋2td後に立下り、この立下りが電話機から
の制御信号DT1，DT2…の第１ビツトの受信の読
込みタイミングとなるため （tc＋2td）−（１／２tc＋2td）＝１／２tc となり、シフトクロツクSCMの立下りは常に電
話機からの各制御信号DT1，DT2…の各ビツトの
中心と一致するので、すべての制御信号の受信の
読取りタイミングは各ビツトの中心となる。
受信回路７にPLLの様な応答時間の他に、一
度キヤリアが中断しPLLのロツクが解除された
後のロツクインタイムが応答時間よりもはるかに
大きい値をもつた受信回路を使用した時は、前述
した方式を用いても電話機よりの制御信号の第１
ビツトの受信は不安定である。
度キヤリアが中断しPLLのロツクが解除された
後のロツクインタイムが応答時間よりもはるかに
大きい値をもつた受信回路を使用した時は、前述
した方式を用いても電話機よりの制御信号の第１
ビツトの受信は不安定である。
第５図の波形Ａでもわかるように、主装置１の
送信が終了してから電話機の制御信号が現われる
までに１／２tc＋tdのキヤリアの中断する領域NDが 発生する。FS受信回路７がPLLで構成されてい
る場合は、この領域NDでPLLのロツクは解除さ
れるためFS受信回路７の出力は主装置１の送信
終了後１／２tc＋td＋tR（tR＝PLLのロツクインタイ ム）となり、tR＞tdなので受信の読取りタイミン
グは各制御信号の各ビツトの中心からずれて受信
は不安定となる。この問題を解決するため、電話
機の制御信号の先頭第１ビツト（又は数ビツト）
を固定データとし主装置１のマイクロコンピユー
タ５は電話機からの制御信号の受信終了後そのマ
イクロコンピユータ５内で先頭１ビツト（又は数
ビツト）に固定データを入れた上で受信後の処理
を行うことにより、PLLのようなFS受信回路も
使用することが可能である。
送信が終了してから電話機の制御信号が現われる
までに１／２tc＋tdのキヤリアの中断する領域NDが 発生する。FS受信回路７がPLLで構成されてい
る場合は、この領域NDでPLLのロツクは解除さ
れるためFS受信回路７の出力は主装置１の送信
終了後１／２tc＋td＋tR（tR＝PLLのロツクインタイ ム）となり、tR＞tdなので受信の読取りタイミン
グは各制御信号の各ビツトの中心からずれて受信
は不安定となる。この問題を解決するため、電話
機の制御信号の先頭第１ビツト（又は数ビツト）
を固定データとし主装置１のマイクロコンピユー
タ５は電話機からの制御信号の受信終了後そのマ
イクロコンピユータ５内で先頭１ビツト（又は数
ビツト）に固定データを入れた上で受信後の処理
を行うことにより、PLLのようなFS受信回路も
使用することが可能である。
以上伝送用シフトクロツクSCMのタイミング
調整時間の決定に単安定マルチバイブレータを用
いたが、応答時間が一定である場合にはプログラ
ムでタイマを構成し、マイクロコンピユータ５の
伝送用シフトクロツクリセツト出力端子の出力Ｅ
で直接伝送用シフトクロツク発生回路９の分周器
９−１のリセツト端子を制御し伝送用シフトクロ
ツクのタイミング調整をすることも可能である。
調整時間の決定に単安定マルチバイブレータを用
いたが、応答時間が一定である場合にはプログラ
ムでタイマを構成し、マイクロコンピユータ５の
伝送用シフトクロツクリセツト出力端子の出力Ｅ
で直接伝送用シフトクロツク発生回路９の分周器
９−１のリセツト端子を制御し伝送用シフトクロ
ツクのタイミング調整をすることも可能である。
以上説明したように、本発明は、受信回路の応
答時間の遅れをシフトクロツクのタイミングで補
正することにより、常に受信の読込みタイミング
をデータの各ビツトの中心とすることができるも
のであるから、次のような利点がある。
答時間の遅れをシフトクロツクのタイミングで補
正することにより、常に受信の読込みタイミング
をデータの各ビツトの中心とすることができるも
のであるから、次のような利点がある。
受信が安定である。受信回路の応答時間に
関係なく速い伝送速度の伝送が可能である。ノ
イズに強い。PLLの使用が可能である。
関係なく速い伝送速度の伝送が可能である。ノ
イズに強い。PLLの使用が可能である。
第１図は本発明を適用するボタン電話装置の接
続系統図、第２図はボタン電話装置において考え
られる受信方式例を示すブロツクを含む回路図、
第３図は第２図の従来例の動作を説明するための
タイミングチヤート、第４図は本発明の実施例を
示すブロツクを含む回路図、第５図は第４図の実
施例の動作を説明するためのタイミングチヤート
である。 １……主装置、２……電話機、３……局線路、
４……内線路。
続系統図、第２図はボタン電話装置において考え
られる受信方式例を示すブロツクを含む回路図、
第３図は第２図の従来例の動作を説明するための
タイミングチヤート、第４図は本発明の実施例を
示すブロツクを含む回路図、第５図は第４図の実
施例の動作を説明するためのタイミングチヤート
である。 １……主装置、２……電話機、３……局線路、
４……内線路。
Claims (1)
- 【特許請求の範囲】 １ 主装置とボタン電話機間で一対の内線路によ
り制御信号と音声信号とを伝送するために、周波
数偏移信号の信号形式をとる前記制御信号を前記
主装置の伝送シフトクロツクに同期して送信する
送信回路と、前記伝送シフトクロツクに同期して
前記制御信号を受信する受信回路とを前記主装置
に配置し、前記送信回路と前記受信回路とが切替
により交互に動作するようにしたボタン電話装置
における受信方式において、 前記内線路による前記制御信号の伝送が前記送
信回路による送信状態から前記受信回路による受
信状態に移行する際の前記伝送シフトクロツクの
最初の周期を予め定められる時間だけ延長させる
手段を備えて、伝送された前記制御信号の各ビツ
トの中心が前記受信回路による受信の読取りタイ
ミングとなるように構成されたボタン電話装置に
おける受信方式。 ２ 前記延長させる手段が前記伝送シフトクロツ
クを発生させるための分周器付発振回路の該分周
器のリセツト端子にリセツトパルスを印加するよ
うに構成されたことを特徴とする特許請求の範囲
第１項記載のボタン電話装置における受信方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120686A JPS5821954A (ja) | 1981-08-03 | 1981-08-03 | ボタン電話装置における受信方式 |
| US06/403,315 US4490820A (en) | 1981-08-03 | 1982-07-30 | Reception system for key telephone system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120686A JPS5821954A (ja) | 1981-08-03 | 1981-08-03 | ボタン電話装置における受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821954A JPS5821954A (ja) | 1983-02-09 |
| JPH037170B2 true JPH037170B2 (ja) | 1991-01-31 |
Family
ID=14792437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120686A Granted JPS5821954A (ja) | 1981-08-03 | 1981-08-03 | ボタン電話装置における受信方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4490820A (ja) |
| JP (1) | JPS5821954A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064525A (en) * | 1991-02-19 | 1991-11-12 | Uop | Combined hydrogenolysis plus oxidation process for sweetening a sour hydrocarbon fraction |
| KR19990056144A (ko) * | 1997-12-29 | 1999-07-15 | 윤종용 | 키폰시스템에서 리셋신호의 타이밍 지연회로 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012856B1 (ja) * | 1969-11-27 | 1975-05-15 | ||
| FR2320023A1 (fr) * | 1975-07-28 | 1977-02-25 | Constr Telephoniques | Procede et dispositif de resynchronisation d'informations entrantes structurees en trames |
| DE2632165B2 (de) * | 1976-07-16 | 1978-06-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Regeln der Folgefrequenz von Taktimpulsen |
| US4133981A (en) * | 1977-12-19 | 1979-01-09 | Bell Telephone Laboratories, Incorporated | Time correction circuit for a digital multiplexer |
| DE2924922A1 (de) * | 1979-06-20 | 1981-01-22 | Siemens Ag | Verfahren und schaltungsanordnung zur taktsynchronisierung bei der uebertragung von digitalen nachrichtensignalen |
| JPS5685127A (en) * | 1979-12-13 | 1981-07-11 | Fujitsu Ltd | Digital signal processor |
-
1981
- 1981-08-03 JP JP56120686A patent/JPS5821954A/ja active Granted
-
1982
- 1982-07-30 US US06/403,315 patent/US4490820A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4490820A (en) | 1984-12-25 |
| JPS5821954A (ja) | 1983-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1047213B1 (en) | Network synchronization system and network synchronization method | |
| EP0178622B1 (en) | Timing recovery circuit for manchester coded data | |
| JPH037170B2 (ja) | ||
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| JP2001509980A (ja) | エア・フレーム同期 | |
| JPH0229258B2 (ja) | ||
| JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
| JP2609582B2 (ja) | 伝送系におけるクロック同期方法 | |
| JP2558119B2 (ja) | 送受信回路 | |
| SU1053317A2 (ru) | Устройство дл асинхронного сопр жени каналов св зи | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPH0352699B2 (ja) | ||
| JP2578758B2 (ja) | Ｔｄｍａ無線通信方式の出力信号同期装置 | |
| JP2982860B2 (ja) | クロック抽出回路 | |
| JPS62183634A (ja) | デ−タ伝送装置 | |
| JPH05102956A (ja) | 非同期シリアル通信におけるフレーム同期検出装置 | |
| JPS62278839A (ja) | クロック信号再生回路 | |
| JPS63198432A (ja) | 同期クロツク発生回路 | |
| JPH0834462B2 (ja) | フレームアライナ装置 | |
| JPH10290218A (ja) | 受信装置 | |
| JPS61150428A (ja) | デ−タ受信装置 | |
| JP2000134189A (ja) | クロック抽出回路およびクロック抽出方法 | |
| JPH0377543U (ja) | ||
| JPH01149146U (ja) | ||
| JPH0666816B2 (ja) | ディジタル信号の送受信方法および回路 |