JPH0371792B2 - - Google Patents
Info
- Publication number
- JPH0371792B2 JPH0371792B2 JP57114966A JP11496682A JPH0371792B2 JP H0371792 B2 JPH0371792 B2 JP H0371792B2 JP 57114966 A JP57114966 A JP 57114966A JP 11496682 A JP11496682 A JP 11496682A JP H0371792 B2 JPH0371792 B2 JP H0371792B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- thickness
- silicon
- transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は薄膜トランジスタにおけるゲート絶縁
膜の製造方法に関する。
膜の製造方法に関する。
近年、絶縁基板上に薄膜トランジスタを形成す
る研究が活発に行なわれている。この技術は、安
価な絶縁基板を用いて薄形デイスプレイを実現す
るアクテイブマトリツクスパネル、あるいは通常
の半導体面積回路上にトランジスタなどの能動素
子を形成する三次元集積回路、あるいは安価で高
性能なイメージセンサ、あるいは高密度のメモリ
など、数多くの応用が期待されるものである。
る研究が活発に行なわれている。この技術は、安
価な絶縁基板を用いて薄形デイスプレイを実現す
るアクテイブマトリツクスパネル、あるいは通常
の半導体面積回路上にトランジスタなどの能動素
子を形成する三次元集積回路、あるいは安価で高
性能なイメージセンサ、あるいは高密度のメモリ
など、数多くの応用が期待されるものである。
薄膜トランジスタをこれらの分野に応用する場
合、要求される特性は、一般に、次の２種類に分
類される。
合、要求される特性は、一般に、次の２種類に分
類される。
(1) 薄膜トランジスタをON状態にした時ソー
ス・ドレイン間に充分大きい電流を流すことが
できること。
ス・ドレイン間に充分大きい電流を流すことが
できること。
(2) 薄膜トランジスタをOFF状態にした時、ソ
ース・ドレイン間に、極力、電流が流れないこ
と。
ース・ドレイン間に、極力、電流が流れないこ
と。
(1)は、薄膜トランジスタがONの状態の時に要
求される特性に関するものである。薄膜トランジ
スタをいずれの分野に応用する場合においても、
ON状態の時にソース・ドレイン間に流れる電流
（以下、ON電流という。）は、充分大きいことが
要求される。ON電流は、システム全体の動作上
限周波数を決定する。これは薄膜トランジスタの
動作スピードが、様々な容量の充放電の時定数に
より決定されることによる。したがつて、動作上
限周波数を高めるためには、ON電流を充分大き
くして容量の充放電の時定数を小さくすることが
必要となる。薄膜トランジスタの飽和特性領域で
は、ON電流IONは次式で与えられる。
求される特性に関するものである。薄膜トランジ
スタをいずれの分野に応用する場合においても、
ON状態の時にソース・ドレイン間に流れる電流
（以下、ON電流という。）は、充分大きいことが
要求される。ON電流は、システム全体の動作上
限周波数を決定する。これは薄膜トランジスタの
動作スピードが、様々な容量の充放電の時定数に
より決定されることによる。したがつて、動作上
限周波数を高めるためには、ON電流を充分大き
くして容量の充放電の時定数を小さくすることが
必要となる。薄膜トランジスタの飽和特性領域で
は、ON電流IONは次式で与えられる。
ION＝COXμＷ／Ｌ（VGS−Vth）2
ここにCOXは単位面積当りのゲート絶縁膜の
容量、μはキヤリアの移動度、Ｌ及びＷはそれぞ
れ薄膜トランジスタのチヤネル長及びチヤネル
幅、VGはゲート電圧、Vthはスレシヨルド電圧で
ある。COXはゲート絶縁膜の膜厚により決定さ
れ、Ｌ，Ｗは要求される集積度やパターニング技
術により決定される。またVGはシステムの駆動
電圧により決定される。したがつて、ON電流を
高めるには、上式より移動度μを大きくし、スレ
シヨルド電圧Vthを小さくしなくてはならないこ
とがわかる。一般に薄膜トランジスタには数ＭHz
程度の動作上限周波数を有することが要求される
が、これを満足するためには、移動度μが10cm2／
Ｖ・sec以上であることが必要となる。これを実
現させるために、半導体薄膜材料として、多結晶
シリコンなどの有望視されている。また、Vthを
小さくするためには、半導体薄膜とゲート絶縁膜
との界面に存在する界面準位の密度を減少させる
ことが必要となる。界面準位密度はゲート絶縁膜
の形成方法と密接な関係があり、一般に、化学気
相成長法（以下、CVDという。）や物理気相成長
法（以下、PVDという。）によりゲート絶縁膜を
形成すると界面準位密度は大きくなり、シリコン
の熱酸化により形成した二酸化シリコンをゲート
絶縁膜として用いると界面準位密度は小さくなる
ことが知られている。したがつて、Vthを小さく
して良好なトランジスタ特性を実現するには、シ
リコン薄膜を熱酸化して二酸化シリコンを形成
し、これをゲート絶縁膜として用いることが望ま
しい。
容量、μはキヤリアの移動度、Ｌ及びＷはそれぞ
れ薄膜トランジスタのチヤネル長及びチヤネル
幅、VGはゲート電圧、Vthはスレシヨルド電圧で
ある。COXはゲート絶縁膜の膜厚により決定さ
れ、Ｌ，Ｗは要求される集積度やパターニング技
術により決定される。またVGはシステムの駆動
電圧により決定される。したがつて、ON電流を
高めるには、上式より移動度μを大きくし、スレ
シヨルド電圧Vthを小さくしなくてはならないこ
とがわかる。一般に薄膜トランジスタには数ＭHz
程度の動作上限周波数を有することが要求される
が、これを満足するためには、移動度μが10cm2／
Ｖ・sec以上であることが必要となる。これを実
現させるために、半導体薄膜材料として、多結晶
シリコンなどの有望視されている。また、Vthを
小さくするためには、半導体薄膜とゲート絶縁膜
との界面に存在する界面準位の密度を減少させる
ことが必要となる。界面準位密度はゲート絶縁膜
の形成方法と密接な関係があり、一般に、化学気
相成長法（以下、CVDという。）や物理気相成長
法（以下、PVDという。）によりゲート絶縁膜を
形成すると界面準位密度は大きくなり、シリコン
の熱酸化により形成した二酸化シリコンをゲート
絶縁膜として用いると界面準位密度は小さくなる
ことが知られている。したがつて、Vthを小さく
して良好なトランジスタ特性を実現するには、シ
リコン薄膜を熱酸化して二酸化シリコンを形成
し、これをゲート絶縁膜として用いることが望ま
しい。
(2)は、薄膜トランジスタがOFFの状態の時に
要求される特性である。薄膜トランジスタが
OFF状態の時にソース・ドレイン間に流れる電
流（以下、OFF電流という。）は、極力、小さい
ことが要求される。OFF電流はデータの保持特
性、静止電流、動作下限周波数などを決定する。
要求される特性である。薄膜トランジスタが
OFF状態の時にソース・ドレイン間に流れる電
流（以下、OFF電流という。）は、極力、小さい
ことが要求される。OFF電流はデータの保持特
性、静止電流、動作下限周波数などを決定する。
したがつて、薄膜トランジスタのOFF電流を
充分低減させることが不可欠となる。薄膜トラン
ジスタのOFF電流IOFFは、半導体薄膜の抵抗値
により決定され、次式で表わされる。
充分低減させることが不可欠となる。薄膜トラン
ジスタのOFF電流IOFFは、半導体薄膜の抵抗値
により決定され、次式で表わされる。
IOFF＝dW／PLVD
ここにｄは半導体薄膜の膜厚、Ｐは半導体薄膜
の比抵抗、VDはドレイン電圧である。またＬ，
Ｗは前記の通りである。この式からわかるよう
に、OFF電流を低減させるためには、半導体薄
膜の膜厚ｄを小さくすればよいことがわかる。ま
た、半導体薄膜の膜質は、形成膜厚によつて大き
く変化し、したがつて半導体薄膜の比抵抗Ｐは膜
厚ｄと共に変化する。すなわちｄが小さいほどＰ
は大きくなり、本出願人が実験した結果によると IOFF∝dn（ｎ≒2.5） の関係が確認されている。したがつて、ｄの減少
は、IOFFの低減に大きく貢献する。また、ｄを
減少させることは、ON特性の向上にも関与す
る。すなわち、膜厚ｄが減少すると、半導体薄膜
中の空間電荷の絶対量が減少するため、スレシヨ
ルド電圧Vthが低下し、したがつてON特性が大
幅に向上する。
の比抵抗、VDはドレイン電圧である。またＬ，
Ｗは前記の通りである。この式からわかるよう
に、OFF電流を低減させるためには、半導体薄
膜の膜厚ｄを小さくすればよいことがわかる。ま
た、半導体薄膜の膜質は、形成膜厚によつて大き
く変化し、したがつて半導体薄膜の比抵抗Ｐは膜
厚ｄと共に変化する。すなわちｄが小さいほどＰ
は大きくなり、本出願人が実験した結果によると IOFF∝dn（ｎ≒2.5） の関係が確認されている。したがつて、ｄの減少
は、IOFFの低減に大きく貢献する。また、ｄを
減少させることは、ON特性の向上にも関与す
る。すなわち、膜厚ｄが減少すると、半導体薄膜
中の空間電荷の絶対量が減少するため、スレシヨ
ルド電圧Vthが低下し、したがつてON特性が大
幅に向上する。
以上をまとめると、ON特性及びOFF特性の優
れた薄膜トランジスタを実現するためには、でき
る限り薄く形成したシリコン薄膜を熱酸化して二
酸化シリコンを形成し、これをゲート絶縁膜とし
て用いることが必要であるといえる。
れた薄膜トランジスタを実現するためには、でき
る限り薄く形成したシリコン薄膜を熱酸化して二
酸化シリコンを形成し、これをゲート絶縁膜とし
て用いることが必要であるといえる。
しかし、従来のこのような方法では、製造プロ
セスのマージンが小さく、充分に薄いシリコン薄
膜によるトランジスタを安定に製造することが難
しかつた。以下、第１図を参照しつつ、このよう
な従来の薄膜トランジスタの製造方法の欠点につ
いて述べる。
セスのマージンが小さく、充分に薄いシリコン薄
膜によるトランジスタを安定に製造することが難
しかつた。以下、第１図を参照しつつ、このよう
な従来の薄膜トランジスタの製造方法の欠点につ
いて述べる。
最終的なシリコン薄膜の膜厚t1は、t1＝t0＝
0.45toxにより与えられるから、この場合t1≒800
Åとなる。
0.45toxにより与えられるから、この場合t1≒800
Åとなる。
第１図は従来の薄膜トランジスタの製造方法を
示すものである。第１図ａに示すように、絶縁基
板１０１上にシリコン薄膜１０２を堆積する。こ
の際、前述の理由により、シリコン薄膜１０２の
膜厚（t0とする）は薄く（例えばt0＝1500Å）形
成する。次に第１図ｂのように高温酸素雰囲気中
で前記シリコン薄膜を酸化し、二酸化シリコン１
０３を形成する。この二酸化シリコン１０３の膜
厚toxは例えばtox＝1500Åである。次に第１図
ｃのように、形成された二酸化シリコンをゲート
絶縁膜としてその上にゲート電極１０４を形成す
る。
示すものである。第１図ａに示すように、絶縁基
板１０１上にシリコン薄膜１０２を堆積する。こ
の際、前述の理由により、シリコン薄膜１０２の
膜厚（t0とする）は薄く（例えばt0＝1500Å）形
成する。次に第１図ｂのように高温酸素雰囲気中
で前記シリコン薄膜を酸化し、二酸化シリコン１
０３を形成する。この二酸化シリコン１０３の膜
厚toxは例えばtox＝1500Åである。次に第１図
ｃのように、形成された二酸化シリコンをゲート
絶縁膜としてその上にゲート電極１０４を形成す
る。
その後、イオン打ち込み法によりシリコン薄膜
中に不純物を導入し、ソース領域１０５及びドレ
イン領域１０６を形成する。次に第１図ｄのよう
に、層間絶縁膜１０７を堆積させた後、コンタク
トホールを開口し、ソース電極１０８及びドレイ
ン電極１０９を形成する。
中に不純物を導入し、ソース領域１０５及びドレ
イン領域１０６を形成する。次に第１図ｄのよう
に、層間絶縁膜１０７を堆積させた後、コンタク
トホールを開口し、ソース電極１０８及びドレイ
ン電極１０９を形成する。
このようにして製造された薄膜トランジスタの
代表的な特性を第２図に示す。グラフの横軸はソ
ースに対するゲート電圧VGであり、縦軸はドレ
イン電流IDの常用対数値である。ドレイン電圧
はVD＝4V、トランジスタサイズはＬ＝20μｍ、
Ｗ＝10μｍである。OFF電流がまだ大きく、スレ
シヨルド電圧Vthも高いことがわかる。この特性
をさらに改善するためには、最終的なシリコン薄
膜の膜厚t1をもつと薄くすればよいわけである
が、実際には次のような理由により実現は難し
い。すなわち、熱酸化によりゲート酸化膜を形成
する際、シリコン薄膜は高温中（例えば1100℃）
での熱処理を受けるため、多結晶化が進行し、結
晶粒が大きく成長する。このため、シリコン薄膜
表面の凹凸（アスペリテイ）が著しくなり、特に
シリコン薄膜の膜厚が薄い場合、結晶粒界の優先
酸化が起こりやすい。したがつて、シリコン薄膜
の結晶粒界近傍は二酸化シリコンとなり、キヤリ
アの移動度は著しく低下し、トランジスタとして
の特性が得られなくなつてしまう。本出願人の行
なつた実験の結果によると、シリコン薄膜の最終
的な膜厚は500Å以上必要であることが判明して
いる。また、シリコン薄膜の熱酸化により形成し
た二酸化シリコンの膜厚は製造上のバラツキが大
きく、例えばtox＝1500Åを設定した場合、±200
Å程度のマージンを取らなくてはならない。さら
に、堆積時のシリコン薄膜の膜厚のバラツキも考
慮すると、最終的なシリコン薄膜の膜厚t1は約
700Å以上が必要となる。
代表的な特性を第２図に示す。グラフの横軸はソ
ースに対するゲート電圧VGであり、縦軸はドレ
イン電流IDの常用対数値である。ドレイン電圧
はVD＝4V、トランジスタサイズはＬ＝20μｍ、
Ｗ＝10μｍである。OFF電流がまだ大きく、スレ
シヨルド電圧Vthも高いことがわかる。この特性
をさらに改善するためには、最終的なシリコン薄
膜の膜厚t1をもつと薄くすればよいわけである
が、実際には次のような理由により実現は難し
い。すなわち、熱酸化によりゲート酸化膜を形成
する際、シリコン薄膜は高温中（例えば1100℃）
での熱処理を受けるため、多結晶化が進行し、結
晶粒が大きく成長する。このため、シリコン薄膜
表面の凹凸（アスペリテイ）が著しくなり、特に
シリコン薄膜の膜厚が薄い場合、結晶粒界の優先
酸化が起こりやすい。したがつて、シリコン薄膜
の結晶粒界近傍は二酸化シリコンとなり、キヤリ
アの移動度は著しく低下し、トランジスタとして
の特性が得られなくなつてしまう。本出願人の行
なつた実験の結果によると、シリコン薄膜の最終
的な膜厚は500Å以上必要であることが判明して
いる。また、シリコン薄膜の熱酸化により形成し
た二酸化シリコンの膜厚は製造上のバラツキが大
きく、例えばtox＝1500Åを設定した場合、±200
Å程度のマージンを取らなくてはならない。さら
に、堆積時のシリコン薄膜の膜厚のバラツキも考
慮すると、最終的なシリコン薄膜の膜厚t1は約
700Å以上が必要となる。
したがつて、第２図に示した特性はほぼ限界に
近いものであり、これ以上の大幅な特性改善は現
状プロセスでは難しい。
近いものであり、これ以上の大幅な特性改善は現
状プロセスでは難しい。
本発明はこのような欠点を除去するものであり
その目的とするところは、シリコン薄膜とゲート
絶縁膜の界面状態を悪化させることなく、シリコ
ン薄膜の膜厚をさらに薄くし、トランジスタ特性
を大幅に向上せしめることにある。これを実現す
るために、本発明では、シリコン薄膜及びゲート
絶縁膜となる二酸化シリコン膜を備えた薄膜トラ
ンジスタの製造方法において、前記シリコン薄膜
上に、外部から二酸化シリコン膜を堆積させた
後、熱酸化を行なうことによりゲート絶縁膜を形
成することを特徴とする薄膜トランジスタの製造
方法を提供する。以下、図面を参照しつつ、本発
明を詳しく説明する。
その目的とするところは、シリコン薄膜とゲート
絶縁膜の界面状態を悪化させることなく、シリコ
ン薄膜の膜厚をさらに薄くし、トランジスタ特性
を大幅に向上せしめることにある。これを実現す
るために、本発明では、シリコン薄膜及びゲート
絶縁膜となる二酸化シリコン膜を備えた薄膜トラ
ンジスタの製造方法において、前記シリコン薄膜
上に、外部から二酸化シリコン膜を堆積させた
後、熱酸化を行なうことによりゲート絶縁膜を形
成することを特徴とする薄膜トランジスタの製造
方法を提供する。以下、図面を参照しつつ、本発
明を詳しく説明する。
第３図は本発明による薄膜トランジスタの製造
方法を示すものである。第３図ａに示すように、
絶縁基板３０１上にシリコン薄膜３０２を堆積す
る。その膜厚は、例えばt0＝500Åとする。
方法を示すものである。第３図ａに示すように、
絶縁基板３０１上にシリコン薄膜３０２を堆積す
る。その膜厚は、例えばt0＝500Åとする。
次に第３図ｂのように、二酸化シリコン膜３０
３を全面に堆積させる。その膜厚は例えばtoxo
＝1300Åとする。この際の二酸化シリコン膜はシ
リコン薄膜を酸化して形成するのでなく、外部か
ら直接、堆積させるものであれば、どのような形
成方法によつても差し支えない。例えば、減圧
CVD、常圧CVD、プラズマCVDなどのCVD法、
あるいは、スパツタなどのPVD法などが挙げら
れる。次に第３図ｃのように、熱酸化処理を加え
てシリコン薄膜上の二酸化シリコン膜の膜厚３０
４を成長させる。これによる二酸化シリコン膜の
膜厚の増分は、例えば200Åとし、最終的なゲー
ト絶縁膜の膜厚は、tox＝1500Åとする。この熱
酸化により最終的なシリコン薄膜の膜厚はt1＝
400Åとなる。以降の製造プロセスは従来の方法
と全く同じであり、第３図ｄのように、ゲート電
極３０５を形成した後、イオン打ち込み法により
シリコン薄膜中に不純物を導入しソース領域３０
６及びドレイン領域３０７を形成する。次に、層
間絶縁膜３０８を堆積させた後、コンタクトホー
ルを開口し、ソース電極３０９及びドレイン電極
３１０を形成する。
３を全面に堆積させる。その膜厚は例えばtoxo
＝1300Åとする。この際の二酸化シリコン膜はシ
リコン薄膜を酸化して形成するのでなく、外部か
ら直接、堆積させるものであれば、どのような形
成方法によつても差し支えない。例えば、減圧
CVD、常圧CVD、プラズマCVDなどのCVD法、
あるいは、スパツタなどのPVD法などが挙げら
れる。次に第３図ｃのように、熱酸化処理を加え
てシリコン薄膜上の二酸化シリコン膜の膜厚３０
４を成長させる。これによる二酸化シリコン膜の
膜厚の増分は、例えば200Åとし、最終的なゲー
ト絶縁膜の膜厚は、tox＝1500Åとする。この熱
酸化により最終的なシリコン薄膜の膜厚はt1＝
400Åとなる。以降の製造プロセスは従来の方法
と全く同じであり、第３図ｄのように、ゲート電
極３０５を形成した後、イオン打ち込み法により
シリコン薄膜中に不純物を導入しソース領域３０
６及びドレイン領域３０７を形成する。次に、層
間絶縁膜３０８を堆積させた後、コンタクトホー
ルを開口し、ソース電極３０９及びドレイン電極
３１０を形成する。
第４図は上記の製造方法により作製した薄膜ト
ランジスタの特性を、第２図に示した従来の薄膜
トランジスタの特性と対比して示したグラフであ
る。グラフの横軸はソースに対するゲート電圧
VGであり、縦軸はドレイン電流IDの常用対数値で
ある。ドレイン電圧はVD＝4V、トランジスタサ
イズは、Ｌ＝20μｍ、Ｗ＝10μｍである。実線の
グラフが本発明によるトランジスタの特性、破線
のグラフが従来のトランジスタの特性を示してい
る。
ランジスタの特性を、第２図に示した従来の薄膜
トランジスタの特性と対比して示したグラフであ
る。グラフの横軸はソースに対するゲート電圧
VGであり、縦軸はドレイン電流IDの常用対数値で
ある。ドレイン電圧はVD＝4V、トランジスタサ
イズは、Ｌ＝20μｍ、Ｗ＝10μｍである。実線の
グラフが本発明によるトランジスタの特性、破線
のグラフが従来のトランジスタの特性を示してい
る。
本発明の製造方法によれば最終的なシリコン薄
膜の膜厚は、従来に比べて1/2になるため、OFF
電流が1/5〜1/6に低減すると共に、Vthが低下し
たためにON特性も著しく改善されている。
膜の膜厚は、従来に比べて1/2になるため、OFF
電流が1/5〜1/6に低減すると共に、Vthが低下し
たためにON特性も著しく改善されている。
すなわち、トランジスタ特性全体が大幅に向上
しており、本発明の効果の大きさが理解される。
しており、本発明の効果の大きさが理解される。
本発明の特徴は、第３図ｂ及びｃに示したよう
に、外部から二酸化シリコンを堆積させた後に熱
酸化を行なうことにある。以下、このような製造
方法をとる意義とその効果について述べる。
に、外部から二酸化シリコンを堆積させた後に熱
酸化を行なうことにある。以下、このような製造
方法をとる意義とその効果について述べる。
まず第１に、従来の製造方法に比べて熱酸化を
行なう処理時間が大幅に短縮できることが挙げら
れる。これについては第５図を参照しつつ説明す
る。第５図はシリコン薄膜を1100℃の温度で熱酸
化した時の酸化時間Ｔと成長する二酸化シリコン
の成長膜厚ｔとの関係を示すグラフである。従来
の方法でｔ＝1500Åを得るためには90分の熱酸化
時間が必要であるが、本発明では、例えば前記の
例に従えば、初期的に1300Åの二酸化シリコン膜
が外部から堆積されているため、1500Åまでに成
長させるには27分の熱酸化時間で済むことがわか
る。このため、シリコン薄膜表面のアスペリテイ
が抑制され、従来よりもさらにシリコン薄膜を薄
くしても充分なキヤリア移動度が得られ、良好な
トランジスタ特性が実現される。また、本発明で
は熱酸化の際、シリコン薄膜の表面があらかじめ
二酸化シリコンで被覆されているため、さらにア
スペリテイの発達は抑制されやすい。これらの効
果のために、本発明によれば最終的なシリコン薄
膜の膜厚を300Å以下にまで実現できることが本
出願人の実験により確認されている。
行なう処理時間が大幅に短縮できることが挙げら
れる。これについては第５図を参照しつつ説明す
る。第５図はシリコン薄膜を1100℃の温度で熱酸
化した時の酸化時間Ｔと成長する二酸化シリコン
の成長膜厚ｔとの関係を示すグラフである。従来
の方法でｔ＝1500Åを得るためには90分の熱酸化
時間が必要であるが、本発明では、例えば前記の
例に従えば、初期的に1300Åの二酸化シリコン膜
が外部から堆積されているため、1500Åまでに成
長させるには27分の熱酸化時間で済むことがわか
る。このため、シリコン薄膜表面のアスペリテイ
が抑制され、従来よりもさらにシリコン薄膜を薄
くしても充分なキヤリア移動度が得られ、良好な
トランジスタ特性が実現される。また、本発明で
は熱酸化の際、シリコン薄膜の表面があらかじめ
二酸化シリコンで被覆されているため、さらにア
スペリテイの発達は抑制されやすい。これらの効
果のために、本発明によれば最終的なシリコン薄
膜の膜厚を300Å以下にまで実現できることが本
出願人の実験により確認されている。
第２に、上記の点と関連して、酸化されて二酸
化シリコンとなるシリコン薄膜の膜厚が少ないこ
とが挙げられる。従来の方法では、約700Åのシ
リコン薄膜が酸素と反応して二酸化シリコンとな
るのに対して、本発明では、わずか約100Åのシ
リコン薄膜が消費されるにすぎない。したがつ
て、最終的なシリコン薄膜の膜厚の制御が非常に
容易となる。前述したようにトランジスタ特性
は、シリコン薄膜の膜厚に対して非常に敏感であ
るから、本発明により、トランジスタ特性の均一
性・再現性は飛躍的に向上する。
化シリコンとなるシリコン薄膜の膜厚が少ないこ
とが挙げられる。従来の方法では、約700Åのシ
リコン薄膜が酸素と反応して二酸化シリコンとな
るのに対して、本発明では、わずか約100Åのシ
リコン薄膜が消費されるにすぎない。したがつ
て、最終的なシリコン薄膜の膜厚の制御が非常に
容易となる。前述したようにトランジスタ特性
は、シリコン薄膜の膜厚に対して非常に敏感であ
るから、本発明により、トランジスタ特性の均一
性・再現性は飛躍的に向上する。
第３に、シリコン薄膜と二酸化シリコン膜との
界面が、従来の熱酸化のみによるものと全く同等
の状態に維持されることが挙げられる。前記第１
及び第２の効果を実現するには、本発明における
熱酸化工程を省略しても良いはずであるが、実際
には、このようにするとシリコン薄膜と二酸化シ
リコン膜との界面に存在する界面準位の密度が著
しく増大するため、トランジスタのスレシヨルド
電圧Vthが大幅に大きくなり、トランジスタ特
性、特にON特性が著しく酸化する。これに対し
て、本発明では、シリコン薄膜と二酸化シリコン
膜との界面は熱酸化により新規に形成されたもの
であるから、界面準位密度は小さく、界面状態は
従来の熱酸化のみによるものと全く同等であると
いえる。界面を改善するために必要な熱酸化によ
る二酸化シリコン膜厚は、100〜200Åで充分であ
ることが本出願人の実験により確認されている。
界面が、従来の熱酸化のみによるものと全く同等
の状態に維持されることが挙げられる。前記第１
及び第２の効果を実現するには、本発明における
熱酸化工程を省略しても良いはずであるが、実際
には、このようにするとシリコン薄膜と二酸化シ
リコン膜との界面に存在する界面準位の密度が著
しく増大するため、トランジスタのスレシヨルド
電圧Vthが大幅に大きくなり、トランジスタ特
性、特にON特性が著しく酸化する。これに対し
て、本発明では、シリコン薄膜と二酸化シリコン
膜との界面は熱酸化により新規に形成されたもの
であるから、界面準位密度は小さく、界面状態は
従来の熱酸化のみによるものと全く同等であると
いえる。界面を改善するために必要な熱酸化によ
る二酸化シリコン膜厚は、100〜200Åで充分であ
ることが本出願人の実験により確認されている。
第４に、シリコン薄膜上に、外部から直接堆積
された二酸化シリコン膜厚のバラツキが、熱酸化
工程で補正されることが挙げられる。外部から堆
積した二酸化シリコンの膜厚にバラツキが存在す
る場合、薄い膜厚のところでは厚い熱酸化膜が成
長し、厚い膜厚のところでは薄い熱酸化膜が成長
するため、最終的なゲート絶縁膜の膜厚のバラツ
キは初期よりも小さくなる。これは、第５図のグ
ラフから簡単に理解される。本発明における熱酸
化工程の主な効果は第３項で述べたように界面準
位密度を低減させることにあるが、その他にもこ
こで述べたように、ゲート絶縁膜の膜厚を均一化
させるという重要な効果も有している。ゲート絶
縁膜の膜厚はトランジスタ特性を決定させる重要
なパラメータであるが、この効果により、本発明
による薄膜トランジスタのゲート絶縁膜の膜厚は
非常に正確に制御することができる。
された二酸化シリコン膜厚のバラツキが、熱酸化
工程で補正されることが挙げられる。外部から堆
積した二酸化シリコンの膜厚にバラツキが存在す
る場合、薄い膜厚のところでは厚い熱酸化膜が成
長し、厚い膜厚のところでは薄い熱酸化膜が成長
するため、最終的なゲート絶縁膜の膜厚のバラツ
キは初期よりも小さくなる。これは、第５図のグ
ラフから簡単に理解される。本発明における熱酸
化工程の主な効果は第３項で述べたように界面準
位密度を低減させることにあるが、その他にもこ
こで述べたように、ゲート絶縁膜の膜厚を均一化
させるという重要な効果も有している。ゲート絶
縁膜の膜厚はトランジスタ特性を決定させる重要
なパラメータであるが、この効果により、本発明
による薄膜トランジスタのゲート絶縁膜の膜厚は
非常に正確に制御することができる。
なお、前述した本発明の実施例の中で用いた
種々の数値は、その目的とマージンに合わせて設
定されるものであつて、絶対的な意味を有するも
のではない。
種々の数値は、その目的とマージンに合わせて設
定されるものであつて、絶対的な意味を有するも
のではない。
以上、述べたように、本発明は優れた特性を有
する薄膜トランジスタを再現性よく、また均一性
よく実現するという優れた効果を有するものであ
る。
する薄膜トランジスタを再現性よく、また均一性
よく実現するという優れた効果を有するものであ
る。
第１図は従来の薄膜トランジスタの製造方法を
示す図である。第２図は従来の薄膜トランジスタ
の代表的な特性を示すグラフである。第３図は本
発明による薄膜トランジスタの製造方法を示す図
である。第４図は本発明による薄膜トランジスタ
の特性を従来の特性と比較して示したグラフであ
る。第５図は本発明を説明するために用いる酸化
時間と二酸化シリコンの成長膜厚を示すグラフで
ある。
示す図である。第２図は従来の薄膜トランジスタ
の代表的な特性を示すグラフである。第３図は本
発明による薄膜トランジスタの製造方法を示す図
である。第４図は本発明による薄膜トランジスタ
の特性を従来の特性と比較して示したグラフであ
る。第５図は本発明を説明するために用いる酸化
時間と二酸化シリコンの成長膜厚を示すグラフで
ある。
Claims (1)
- 【特許請求の範囲】 １ 薄膜トランジスタの製造方法において、 基板上に非単結晶シリコン薄膜を形成する工
程、 該非単結晶シリコン薄膜上に絶縁膜を堆積させ
た後、熱酸化を行うことによりゲート酸化膜を形
成する工程を有することを特徴とする薄膜トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114966A JPS595672A (ja) | 1982-07-02 | 1982-07-02 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114966A JPS595672A (ja) | 1982-07-02 | 1982-07-02 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595672A JPS595672A (ja) | 1984-01-12 |
| JPH0371792B2 true JPH0371792B2 (ja) | 1991-11-14 |
Family
ID=14651037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57114966A Granted JPS595672A (ja) | 1982-07-02 | 1982-07-02 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595672A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940580A (ja) * | 1982-08-30 | 1984-03-06 | Seiko Epson Corp | 半導体集積回路装置の製造方法 |
| JPH0665754B2 (ja) * | 1986-07-18 | 1994-08-24 | 日本重化学工業株式会社 | 電解二酸化マンガンの製造法 |
| JPH0637317A (ja) * | 1990-04-11 | 1994-02-10 | General Motors Corp <Gm> | 薄膜トランジスタおよびその製造方法 |
| JP2500484B2 (ja) * | 1994-07-11 | 1996-05-29 | ソニー株式会社 | 薄膜トランジスタの製法 |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007108785A (ja) * | 2006-12-25 | 2007-04-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4489823B2 (ja) * | 2008-10-29 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1982
- 1982-07-02 JP JP57114966A patent/JPS595672A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595672A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8330202B2 (en) | Germanium-silicon-carbide floating gates in memories | |
| KR100883741B1 (ko) | 게이티드 전계 효과 장치 및 이의 형성 방법 | |
| JPH07105501B2 (ja) | トランジスタの製造法 | |
| JPH03211885A (ja) | 半導体装置及びその製造方法 | |
| JPH0371792B2 (ja) | ||
| JPS59204275A (ja) | 薄膜トランジスタの製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2800743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6148976A (ja) | 薄膜トランジスタ | |
| JPH01283872A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| EP0911869A2 (en) | Low temperature method for forming a uniform thin oxide layer | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| US7030038B1 (en) | Low temperature method for forming a thin, uniform oxide | |
| JP3380922B2 (ja) | シリコン酸化膜の形成方法 | |
| KR100208447B1 (ko) | 박막 트랜지스터의 채널 폴리실리콘막 형성 방법 | |
| JP3417799B2 (ja) | 半導体装置の製造方法 | |
| KR0170670B1 (ko) | 스태틱 랜덤 억세스 메모리용 박막 트랜지스터 및 그 제조방법 | |
| JP2689865B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2690218B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| CN118103761A (zh) | 薄膜晶体管及制备方法、显示面板 | |
| CN1284745A (zh) | 介电层的制造方法 | |
| KR0151273B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH02174230A (ja) | 半導体装置とその製造方法 |