JPH07105501B2 - トランジスタの製造法 - Google Patents

トランジスタの製造法

Info

Publication number
JPH07105501B2
JPH07105501B2 JP61186703A JP18670386A JPH07105501B2 JP H07105501 B2 JPH07105501 B2 JP H07105501B2 JP 61186703 A JP61186703 A JP 61186703A JP 18670386 A JP18670386 A JP 18670386A JP H07105501 B2 JPH07105501 B2 JP H07105501B2
Authority
JP
Japan
Prior art keywords
layer
tft
silicon layer
insulating layer
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61186703A
Other languages
English (en)
Other versions
JPS6239070A (ja
Inventor
チヤールズ アイプリ アルフレツド
Original Assignee
ゼネラル エレクトリツク カンパニイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル エレクトリツク カンパニイ filed Critical ゼネラル エレクトリツク カンパニイ
Publication of JPS6239070A publication Critical patent/JPS6239070A/ja
Publication of JPH07105501B2 publication Critical patent/JPH07105501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、トランジスタの製造法に、詳しくは電界効
果薄膜トランジスタ（TFT）に適用できる製造法に関す
るものである。
〔発明の背景〕 TFTを製造する場合に、経済的な理由で、その活性層
（ソース、ドレンおよびチヤンネルの各領域を持つた
層）として、非晶質（アモルフアス）シリコン（ａ−S
i）または「ポリシリコン」と呼ばれる多結晶シリコン
（ｐ−Si）を使用することが望まれている。更に、多く
の用途においてその様なTFTに印加される信号の周波数
という面から、移動度が高いことも必要である。活性領
域の上には２酸化シリコン（SiO2）のような材料から成
る絶縁層が設けられ、またこの絶縁層の上には高濃度に
ドープされたａ−SiまたはＰ−Siで形成されたゲートが
設けられている。もしこの絶縁層としてSiO2をａ−Siま
たはｐ−Si上に被着すると、その絶縁層中にキヤリヤ・
トラツプが存在することが判つた。このトラツプに捕捉
された電子はTFTの閾値電圧を偏位させる作用をする。
もしｐ−Si上にSiO2を成長させると、それはｐ−Siの粒
界（グレン・バウンダリイ）に沿つて優先的に成長する
のでｐ−Siの表面が粗くなる。この粗さは表面散乱を増
加させるのでTFTのチヤンネル領域におけるキヤリヤ電
界効果（表面）移動度が低下することになる。もし、臨
界温度より相当低い温度でａ−Si上にSiO2を成長させる
と、このａ−Siは一般に結晶化するに足る時間を持つこ
とができない。このａ−Si活性層は、ｐ−Siに比べると
非秩序性（デグリ・オブ・デイスオーダ）が大きいので
その電界効果移動度は低い。
〔発明の概要〕
本発明によるトランジスタの製造方法によれば、まず、
基板上に低圧化学蒸着法により550℃〜570℃の基板温度
で非晶質シリコン層が形成される。次に、580℃〜620℃
の酸化雰囲気中で非晶質シリコン層の表面を酸化させる
ことにより絶縁層が形成されると共に非晶質シリコン層
が多結晶シリコン層に変換される。そして、絶縁層上に
ゲートが形成され、多結晶シリコン層中にソース領域お
よびドレイン領域が形成される。このような製造方法に
よれば、非晶質シリコン層の結晶化がゆっくりと進行す
るので、多結晶シリコン層の表面は平滑な表面となる。
こうして得られた多結晶体より成るトランジスタは、平
滑な界面が無く作られた多結晶トランジスタや非晶質シ
リコントランジスタに比べて、高い電界効果移動度を持
つている。
〔詳細な説明と実施例〕
第１図には、たとえばガラスのような材料から成る基板
12上に形成された薄膜トランジタ10が示されている。そ
の活性層14はｐ−Siより成り、基板12の表面上にある。
活性層14は、チヤンネル領域18を間に挾んで各々ｐ＋導
電型ソースおよびドレンの領域16と20を持つている。活
性層14の上および側方には、２酸化シリコン（SiO2）の
ような第１の絶縁層23が設けられている。チヤンネル領
域18の上方で第２の絶縁層22の内側にはｐ−Siゲート24
がある。金属化部26と28はそれぞれソース領域16とドレ
ン両20に対する電気的接触を形成している。
第２図は、約550℃〜570℃、好ましくは約560℃の基板
温度でシラン（SiH4）から低圧化学蒸着法（LPCVD）を
用いて、約100〜500ナノメートル（nm）の厚さとなるよ
うに活性層14を被着すさせる第１工程を示している。上
記の温度は、非晶質シリコンが多結晶シリコンに急速に
変換する臨界温度TC（約620℃）より低いので、活性層1
4は平滑な上表面14aをするａ−Siで構成されている。低
温でも結晶化は生じるがその速度は非常に低いものであ
る。詳しく言えば、結晶化時間は、核発生が起るに必要
な晶出誘導時間とそれからシリコンが生じた核を中心と
してそこから外方へエピタキシヤル結晶化するための時
間とを含んでいる。これら両過程の速度は温度が低くな
ると著しく遅くなる。この活性層14は、次いで周知の様
にホトレジストエツチング技法によつて、形状が画定さ
れる。
第３図は、活性層14を酸化雰囲気中で臨界温度Tcまたは
それより僅かに低い温度で加熱する次の工程を示す。こ
の加熱工程を詳しく言えば、水蒸気100％の雰囲気中で
約580℃内620℃の温度に加熱して、SiO2の第１絶縁層23
を形成することである。たとえば、厚さが60nmの層23を
600℃で形成するには約120時間を要する。もし必要とす
るなら、加熱時間をこれよりも長く或いは短くして、よ
り厚いまたは薄い絶縁層22aを作ることができる。この
工程中に活性層14の結晶化（ａ−Siからｐ−Siへの変
換）が起るが、それは充分ゆつくりと（600℃で数時間
かかる）起るので表面14aの平滑さは変らない。従つ
て、完成したTFT10は、表面14aが平滑に保たれなかつた
場合に比べて、より高い電界効果移動度を持つことにな
る。
第４図は、LPCVD法を使用してSiH4から厚さが500nmの第
２のａ−Si層を形成する、次の工程を示す。この層は引
続いて通常の方法で画定されてゲート24になる。ｐチヤ
ンネルTFTを製作するために、次にこの全構体に、矢印3
0で示されるように、35キロ電子ボルト（kev）で単位面
積当りの濃度８×1015イオン/cm2をもつてほう素イオン
の注入を行なう。Ｎチヤンネル装置を作る場合には、こ
のほう素の代りに隣またひ素のようなＮ型導電度変更剤
のイオン注入を行なえが良い。チヤンネル領域18はゲー
ト24によつて注入イオンからマスクされるが、ソース領
域16とドレン領域20はこのイオン注入によつてp+導電型
領域となる。このTFT10は、次に約600℃で４時間加熱さ
れて注入イオンを活性化しまたゲート24をｐ−Siに変換
してその抵抗を低下させる。この工程は、水蒸気または
乾燥O2のような酸化雰囲気中で行なうことが望ましい。
そうすれば、ゲート24の頂部と側部とに非常に清浄で
（不純物を含まない）かつ非常に薄いSiO2の層（図示せ
ず）を形成できる。水蒸気は酸化速度が速いのでO2より
も好ましい。
上記以後の工程は普通の通りである。SiH4とO2の１気圧
雰囲気中でCVD法によりSiO2の層22を約200乃至1000nmの
厚さに被着させる。次にソース領域16とドレン領域20に
対する接触用開孔を開け、アルミニウムをスパツタまた
は蒸着させた後これを成形して金属化層26と28を形成す
る。最後に、LPCVD法を使用してシリコン窒化物の密封
層（図示せず）を被着する。
実施例 LPCVD法により560℃の温度で被着させた厚さが200nmの
活性層と、１気圧の水蒸気の雰囲気中で600℃で120時間
成長させた厚さが60nmの絶縁層を有するTFTをこの発明
により製造した。こうして得たTFTは、代表的な価とし
て、その導電率データから算定して15cm2/v−ｓ乃至50c
m2/v−ｓの範囲の電界効果移動度を持つていた。
比較例 上記のこの発明の実施例と同じく、LPCVD法により560℃
で被着した厚さが200nmの活性層を有する幾つかのTFTを
作成した。しかし、この発明によるTFTとは違つてこれ
らのTFTは、すべてその厚さは90nm±5nmであるがそれぞ
れ700℃で15時間、750℃で６時間、800℃で2.5時間およ
び850℃で１時間かけて成長させた絶縁層を有するもの
であつた。その多の製造パラメータは上記この発明によ
つて製造したTFTのそれと同一であつた。この様なTFTの
移動度は１〜4cm2/v−ｓであつた。
この発明は、液晶表示器用のおよびエレクトロルミネツ
センス表示器用の駆動トランジスタの製造に有効であ
る。この様な表示器は、標準テレビジヨン信号を表示す
る場合にその信号が含む周波数の関係で一般に少なくと
も10cm2/v−ｓの移動度をすることが必要である。更
に、この様なトランジスタを多数必要とするので、その
製造方法は低原価のものでなくてはならない。この発明
方法を使つて製造したトランジスタは上記のような諸要
求に充分こたえ得るものである。
【図面の簡単な説明】
第１図はこの発明の製造法により製造された一例TFTの
横断面図、第２図、第３図および第４図はこの発明の方
法の各順次製造工程期間中における第１図のTFTの状態
を示す横断面図である。 12……基板、14……活性層、16……ソース領域、18……
チヤンネル領域、20……ドレン領域、24……ゲート、23
……第１の絶縁層、22……第２の絶縁層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板上に低圧化学蒸着法により550℃〜570
    ℃の基板温度で非晶質シリコン層を形成する工程と、58
    0℃〜620℃の酸化雰囲気中で上記非晶質シリコン層の表
    面を酸化させることにより絶縁層を形成すると共に上記
    非晶質シリコン層を多結晶シリコン層に変換する工程
    と、上記絶縁層上にゲートを形成する工程と、上記多結
    晶シリコン層中にソース領域およびドレイン領域を形成
    する工程と、よりなるトランジスタの製造法。
JP61186703A 1985-08-09 1986-08-07 トランジスタの製造法 Expired - Lifetime JPH07105501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/763,968 US4597160A (en) 1985-08-09 1985-08-09 Method of fabricating a polysilicon transistor with a high carrier mobility
US763968 1985-08-09

Publications (2)

Publication Number Publication Date
JPS6239070A JPS6239070A (ja) 1987-02-20
JPH07105501B2 true JPH07105501B2 (ja) 1995-11-13

Family

ID=25069332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61186703A Expired - Lifetime JPH07105501B2 (ja) 1985-08-09 1986-08-07 トランジスタの製造法

Country Status (2)

Country Link
US (1) US4597160A (ja)
JP (1) JPH07105501B2 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) * 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPS63307776A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体装置とその製造方法
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
NL8801379A (nl) * 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
US4897150A (en) * 1988-06-29 1990-01-30 Lasa Industries, Inc. Method of direct write desposition of a conductor on a semiconductor
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5801396A (en) * 1989-01-18 1998-09-01 Stmicroelectronics, Inc. Inverted field-effect device with polycrystalline silicon/germanium channel
EP0608503B1 (en) 1989-02-14 1997-05-28 Seiko Epson Corporation A semiconductor device and its manufacturing method
US4950618A (en) * 1989-04-14 1990-08-21 Texas Instruments, Incorporated Masking scheme for silicon dioxide mesa formation
DE69025341T2 (de) * 1989-12-22 1996-08-29 Sarnoff David Res Center Rastersequentielles Anzeigesystem mit einer von der Rückseite beleuchtbaren Anordnung von Flüssigkristallbildelementen und Verfahren zur Bilderzeugung
US5076667A (en) * 1990-01-29 1991-12-31 David Sarnoff Research Center, Inc. High speed signal and power supply bussing for liquid crystal displays
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
US5403760A (en) * 1990-10-16 1995-04-04 Texas Instruments Incorporated Method of making a HgCdTe thin film transistor
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US7154147B1 (en) 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP3056813B2 (ja) 1991-03-25 2000-06-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその製造方法
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
TW215967B (en) * 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
KR950010859B1 (ko) * 1992-09-29 1995-09-25 현대전자산업주식회사 박막 트랜지스터의 채널폴리 제조방법
US5777364A (en) * 1992-11-30 1998-07-07 International Business Machines Corporation Graded channel field effect transistor
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6730549B1 (en) * 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US6808965B1 (en) * 1993-07-26 2004-10-26 Seiko Epson Corporation Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2759411B2 (ja) * 1993-09-16 1998-05-28 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US20010054989A1 (en) * 1993-10-22 2001-12-27 Matthew Zavracky Color sequential display panels
US6083810A (en) * 1993-11-15 2000-07-04 Lucent Technologies Integrated circuit fabrication process
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
US5482871A (en) * 1994-04-15 1996-01-09 Texas Instruments Incorporated Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate
US6943764B1 (en) * 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
JPH08186262A (ja) * 1994-12-19 1996-07-16 Korea Electron Telecommun 薄膜トランジスタの製造方法
KR0147019B1 (ko) * 1994-12-21 1998-09-15 김광호 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
FR2914781B1 (fr) * 2007-04-03 2009-11-20 Commissariat Energie Atomique Procede de realisation de depots localises

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3093507A (en) * 1961-10-06 1963-06-11 Bell Telephone Labor Inc Process for coating with silicon dioxide
US3396052A (en) * 1965-07-14 1968-08-06 Bell Telephone Labor Inc Method for coating semiconductor devices with silicon oxide
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
US3900597A (en) * 1973-12-19 1975-08-19 Motorola Inc System and process for deposition of polycrystalline silicon with silane in vacuum
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing

Also Published As

Publication number Publication date
JPS6239070A (ja) 1987-02-20
US4597160A (en) 1986-07-01

Similar Documents

Publication Publication Date Title
US4597160A (en) Method of fabricating a polysilicon transistor with a high carrier mobility
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
US5420048A (en) Manufacturing method for SOI-type thin film transistor
US5172203A (en) Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
JP2505736B2 (ja) 半導体装置の製造方法
JPH0691109B2 (ja) 電界効果型トランジスタの製造方法
JP3575698B2 (ja) 多結晶半導体装置の製造方法
JPH09139499A (ja) 薄膜トランジスタの製造方法
EP0152625B1 (en) Method for fabricating a semiconductor device having a polycrystalline silicon-active region.
JPH04240733A (ja) 薄膜トランジスタの製造方法
JPH06260644A (ja) 半導体装置の製造方法
JPH0888363A (ja) 半導体装置及びその製造方法
JPH0828509B2 (ja) 薄膜トランジスターの活性領域の形成方法
EP0043691B1 (en) Semiconductor device having a polycrystalline semiconductor film
JPH0888172A (ja) 多結晶シリコン膜の作製方法
JP3278237B2 (ja) 薄膜トランジスタの製造方法
JPS6313378A (ja) 半導体装置およびその製造方法
KR940000989B1 (ko) 다결정 실리콘 초박막 전계효과 트랜지스터의 제조방법
JPH05299349A (ja) Ｓｏｉ基板の製造方法
JP3016486B2 (ja) 薄膜トランジスタ
JPH04336468A (ja) 薄膜トランジスタの製造方法
JPH01276617A (ja) 半導体装置の製造方法
JPH02137272A (ja) Ｃｍｏｓ型薄膜トランジスター
JP2837473B2 (ja) シリコン薄膜トランジスタ
JP2556850B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term