JPH0372379U - - Google Patents
Info
- Publication number
- JPH0372379U JPH0372379U JP13265289U JP13265289U JPH0372379U JP H0372379 U JPH0372379 U JP H0372379U JP 13265289 U JP13265289 U JP 13265289U JP 13265289 U JP13265289 U JP 13265289U JP H0372379 U JPH0372379 U JP H0372379U
- Authority
- JP
- Japan
- Prior art keywords
- correction data
- delay
- circuit
- channel
- delay compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
第１図はこの考案の実施例の要部を示すブロツ
ク図、第２図は従来のＩＣ試験装置の一部を示す
ブロツク図である。
ク図、第２図は従来のＩＣ試験装置の一部を示す
ブロツク図である。
Claims (1)
- 【実用新案登録請求の範囲】 各チヤネルごとに、被試験素子へ印加するテス
トパタンの通路の遅延時間を調整する遅延補償回
路と、上記被試験素子からの出力の取込みタイミ
ング信号の通路の遅延時間を調整する遅延補償回
路とがそれぞれ設けられ、各チヤネルにおけるテ
ストパタン出力、取込みタイミング信号をそれぞ
れ基準タイミング信号に合せるように上記各遅延
補償回路を調整するタイミング調整手段を有する
ＩＣ試験装置において、 温度測定器と、 温度と対応させて各チヤネルごとに遅延量の補
正データを記憶する補正データ回路と、 上記温度測定器の測定温度が所定値以上変化す
ると、その時の温度と対応する補正データが上記
補正データ回路に記憶されている場合は、その補
正データを対応するチヤネルの遅延補償回路にそ
の遅延量を補正するように設定し、補正データが
補正データ回路に記憶されていない場合は、上記
タイミング調整手段によるタイミング調整を行う
と共に、その調整後の各遅延補償回路の遅延量と
対応した補正データを上記補正データ回路に記憶
する手段と、 を具備することを特徴とするＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265289U JPH0742149Y2 (ja) | 1989-11-15 | 1989-11-15 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13265289U JPH0742149Y2 (ja) | 1989-11-15 | 1989-11-15 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372379U true JPH0372379U (ja) | 1991-07-22 |
| JPH0742149Y2 JPH0742149Y2 (ja) | 1995-09-27 |
Family
ID=31680100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13265289U Expired - Lifetime JPH0742149Y2 (ja) | 1989-11-15 | 1989-11-15 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0742149Y2 (ja) |
-
1989
- 1989-11-15 JP JP13265289U patent/JPH0742149Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0742149Y2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2961692D1 (en) | Method and device for testing sequential circuits realized by monolithic integrated semiconductor circuits | |
| EP0903755A3 (en) | Ciruit and method to externally adjust internal circuit timing | |
| JPH0372379U (ja) | ||
| EP0389683A3 (en) | Apparatus and method for regulating a measurement system | |
| KR880008093A (ko) | 화상 픽업 및 표시 시스템 | |
| JPS6110214Y2 (ja) | ||
| JPS5326519A (en) | Patte rn built-in pickup tube | |
| JPS547371A (en) | Electronic watch | |
| JPH0352682U (ja) | ||
| JPH01152272U (ja) | ||
| JPH0436479U (ja) | ||
| JPS644191A (en) | Noise evaluation device for solid-state camera | |
| JPS647636A (en) | Semiconductor integrated circuit device with gate array and memory | |
| JPS5369546A (en) | Method and apparatus for memory unit test | |
| JPH0360087U (ja) | ||
| JPH039041U (ja) | ||
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPH0481080U (ja) | ||
| JPS545632A (en) | Test method for memory unit | |
| JPH02675U (ja) | ||
| JPS5596766A (en) | Noise reduction circuit in solid image pickup device | |
| JPH0334258B2 (ja) | ||
| JPS53133471A (en) | Circuit constant setting method of impedance change detecting circuit | |
| JPS5446476A (en) | Integrated-circuit package | |
| JPS5923266A (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |