JPH0373183B2 - - Google Patents
Info
- Publication number
- JPH0373183B2 JPH0373183B2 JP60251265A JP25126585A JPH0373183B2 JP H0373183 B2 JPH0373183 B2 JP H0373183B2 JP 60251265 A JP60251265 A JP 60251265A JP 25126585 A JP25126585 A JP 25126585A JP H0373183 B2 JPH0373183 B2 JP H0373183B2
- Authority
- JP
- Japan
- Prior art keywords
- erasure
- encoding
- circuit
- decoding
- coefficients
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデイジタル信号の伝送及び記録再生系
における誤り訂正符号の符号化・復号化装置に関
するものである。
における誤り訂正符号の符号化・復号化装置に関
するものである。
従来の技術
近年、様々な、デイジタル信号の伝送及び記録
再生系においては、伝送速度の高速化あるいは記
録密度の高密度化が目ざましい速度で進んでい
る。それに従つてこれらの高速化、高密度化に付
随して発生する符号誤りを検出・訂正する為の誤
り訂正符号とその符号化・復号化装置はますます
重要なものとなつてきている。
再生系においては、伝送速度の高速化あるいは記
録密度の高密度化が目ざましい速度で進んでい
る。それに従つてこれらの高速化、高密度化に付
随して発生する符号誤りを検出・訂正する為の誤
り訂正符号とその符号化・復号化装置はますます
重要なものとなつてきている。
以下、図面を参照しながら、上述した従来の符
号化・復号化装置の一例としてリード・ソロモン
符号RS（２０，１６）の符号化・復号化装置をと
りあげて説明する。
号化・復号化装置の一例としてリード・ソロモン
符号RS（２０，１６）の符号化・復号化装置をと
りあげて説明する。
さて、第３図は上述した従来の符号化・復号化
装置の構成を示したものであつて、第３図におい
て、１は符号化入力端子、３は消失訂正回路、４
は符号化出力端子、５は復号入力端子、６は消失
位置検出回路、７は消失位置多項式演算回路、８
は復号出力端子、１０は符号化回路である。第４
図は符号化回路１０の構成の一例を示した図であ
つて１１〜１４はレジスタ、１５〜１８は加算
器、１９〜２２は係数器である。
装置の構成を示したものであつて、第３図におい
て、１は符号化入力端子、３は消失訂正回路、４
は符号化出力端子、５は復号入力端子、６は消失
位置検出回路、７は消失位置多項式演算回路、８
は復号出力端子、１０は符号化回路である。第４
図は符号化回路１０の構成の一例を示した図であ
つて１１〜１４はレジスタ、１５〜１８は加算
器、１９〜２２は係数器である。
以上のように構成された従来の符号化・復号化
装置について、以下その動作について説明する。
まずRS（２０，１６）符号の符号化処理の場合、
符号化入力端子１に逐次入力された情報シンボル
は符号化回路１０に加えられ、16個の情報シンボ
ルに対して４個の検査シンボルを付加された後、
符号化出力端子４に入力される。
装置について、以下その動作について説明する。
まずRS（２０，１６）符号の符号化処理の場合、
符号化入力端子１に逐次入力された情報シンボル
は符号化回路１０に加えられ、16個の情報シンボ
ルに対して４個の検査シンボルを付加された後、
符号化出力端子４に入力される。
符号化された信号は伝送系もしくは記録再生系
を通つたあと復号入力端子５に加えられる。伝送
系もしくは記録再生系を通過する際に発生した誤
りは、まず消失位置検出回路６によつてその位置
を決定され、次に消失位置多項式演算回路７によ
つて算出された消失位置多項式の係数を用いて消
失訂正回路３によつて訂正される。訂正の終了し
た信号は復号出力端子８より出力される。（符号
化処理に関しては、例えば、リード・ソロモン符
号の復号化方法（R.S.Lim“Ａ Decoding
Procedure for the Reed−Solomon Codes”
NASA Tech.Pap.1286 1978−８）等を、また消
失訂正処理に関しては、例えば、ハイブリツド符
号化用リード・ソロモン消失訂正復号器の実現法
（F.W.Fox et.al.“Implementation of Reed−
Solomon Erasure−Correcting Decoder for
Hybrid Coding Scheme”IEEE Trans.Vol
COM−19 No.４ pp543−６）等を参照のこと） 発明が解決しようとする問題点 しかしながら、上記のような構成では、符号化
の為の専用回路が必要不可欠であり、その為装置
の規模が大きくなることから、装置の小型化、低
価格化に際して大きな問題点となつていた。
を通つたあと復号入力端子５に加えられる。伝送
系もしくは記録再生系を通過する際に発生した誤
りは、まず消失位置検出回路６によつてその位置
を決定され、次に消失位置多項式演算回路７によ
つて算出された消失位置多項式の係数を用いて消
失訂正回路３によつて訂正される。訂正の終了し
た信号は復号出力端子８より出力される。（符号
化処理に関しては、例えば、リード・ソロモン符
号の復号化方法（R.S.Lim“Ａ Decoding
Procedure for the Reed−Solomon Codes”
NASA Tech.Pap.1286 1978−８）等を、また消
失訂正処理に関しては、例えば、ハイブリツド符
号化用リード・ソロモン消失訂正復号器の実現法
（F.W.Fox et.al.“Implementation of Reed−
Solomon Erasure−Correcting Decoder for
Hybrid Coding Scheme”IEEE Trans.Vol
COM−19 No.４ pp543−６）等を参照のこと） 発明が解決しようとする問題点 しかしながら、上記のような構成では、符号化
の為の専用回路が必要不可欠であり、その為装置
の規模が大きくなることから、装置の小型化、低
価格化に際して大きな問題点となつていた。
本発明は上記問題点に鑑み、符号化の為の専用
回路をもたず、その為装置の規模も小さくてす
み、小型化、低価格化にむいた符号化・復号化装
置を提供するものである。
回路をもたず、その為装置の規模も小さくてす
み、小型化、低価格化にむいた符号化・復号化装
置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の符号化・
復号化装置は、符号化処理によつて付加されるべ
き検査シンボルの位置を消失誤りの発生位置とみ
なして、あらかじめ計算によつて得られる消失位
置多項式の係数を納めた読みだし専用メモリを備
え、前記読みだし専用メモリに切り換えスイツチ
により接続された前記消失訂正回路を用いて、符
号化入力端子より入力された情報シンボルに対し
て消失訂正処理を行うことにより、符号化処理を
実現するという構成を備えたものである。
復号化装置は、符号化処理によつて付加されるべ
き検査シンボルの位置を消失誤りの発生位置とみ
なして、あらかじめ計算によつて得られる消失位
置多項式の係数を納めた読みだし専用メモリを備
え、前記読みだし専用メモリに切り換えスイツチ
により接続された前記消失訂正回路を用いて、符
号化入力端子より入力された情報シンボルに対し
て消失訂正処理を行うことにより、符号化処理を
実現するという構成を備えたものである。
作 用
本発明は上記した構成によつて、消失訂正回路
を符号化の処理に活用することにより、従来不可
欠であつた符号化回路が不用となり、装置の規模
を小さくできることとなる。
を符号化の処理に活用することにより、従来不可
欠であつた符号化回路が不用となり、装置の規模
を小さくできることとなる。
実施例
以下本発明の一実施例の符号化・復号化装置に
ついて、図面を参照しながら説明する。第１図は
本発明の一実施例におけるリード・ソロモン符号
RS（２０，１６）の符号化・復号化装置の構成を
示すものである。第１図において、１は符号化入
力端子、２は読みだし専用メモリ、３は消失訂正
回路、４は符号化出力端子、５は復号入力端子、
６は消失位置検出回路、７は消失位置多項式演算
回路、８は復号出力端子、９ａ〜９ｃは３連動式
の切り換えスイツチである。このうち読みだし専
用メモリ２、及び３連動式の切り換えスイツチ９
ａ〜９ｃ以外は全て従来の符号化，復号化装置の
例で示したものと同等のものである。
ついて、図面を参照しながら説明する。第１図は
本発明の一実施例におけるリード・ソロモン符号
RS（２０，１６）の符号化・復号化装置の構成を
示すものである。第１図において、１は符号化入
力端子、２は読みだし専用メモリ、３は消失訂正
回路、４は符号化出力端子、５は復号入力端子、
６は消失位置検出回路、７は消失位置多項式演算
回路、８は復号出力端子、９ａ〜９ｃは３連動式
の切り換えスイツチである。このうち読みだし専
用メモリ２、及び３連動式の切り換えスイツチ９
ａ〜９ｃ以外は全て従来の符号化，復号化装置の
例で示したものと同等のものである。
以上のように構成された符号化・復号化装置に
ついて、以下第１図、第２図を用いてその動作を
説明する。
ついて、以下第１図、第２図を用いてその動作を
説明する。
ここで例としてとりあげたリード・ソロモン符
号RS（２０，１６）は第２図で示すように16個の
情報シンボルと４個の検査シンボルから１ブロツ
クが構成される。
号RS（２０，１６）は第２図で示すように16個の
情報シンボルと４個の検査シンボルから１ブロツ
クが構成される。
今、符号化が行われる前のブロツクの状態を考
えてみると、第２図でD0〜D15で示した情報シ
ンボルはすでに与えられているが、P0〜P3で示
した検査シンボルの位置は空白の状態である。こ
の状態は別の見方をすれば、復号化処理におい
て、ちようど検査シンボルの位置に消失が発生し
た状態とまつたく等価であるといえる。したがつ
て消失位置を検査シンボルの位置に固定した消失
訂正処理は符号化処理とみなすことができるので
ある。
えてみると、第２図でD0〜D15で示した情報シ
ンボルはすでに与えられているが、P0〜P3で示
した検査シンボルの位置は空白の状態である。こ
の状態は別の見方をすれば、復号化処理におい
て、ちようど検査シンボルの位置に消失が発生し
た状態とまつたく等価であるといえる。したがつ
て消失位置を検査シンボルの位置に固定した消失
訂正処理は符号化処理とみなすことができるので
ある。
したがつて、まず第１図に示す符号化入力端子
１から入力された情報シンボルは切り換えスイツ
チ９ｃを通つて消失訂正回路３に入力される。こ
のとき同時に消失訂正回路３には、切り換えスイ
ツチ９ｂを通して、読みだし専用メモリ２に検査
シンボル位置を消失位置とみなしてあらかじめ算
出して納められている消失位置多項式の係数が入
力されているので、消失訂正回路３では消失訂正
による符号化処理が行われ、検査シンボルが付加
された信号は、切り換えスイツチ９ａを通して符
号化出力端子４に出力される。
１から入力された情報シンボルは切り換えスイツ
チ９ｃを通つて消失訂正回路３に入力される。こ
のとき同時に消失訂正回路３には、切り換えスイ
ツチ９ｂを通して、読みだし専用メモリ２に検査
シンボル位置を消失位置とみなしてあらかじめ算
出して納められている消失位置多項式の係数が入
力されているので、消失訂正回路３では消失訂正
による符号化処理が行われ、検査シンボルが付加
された信号は、切り換えスイツチ９ａを通して符
号化出力端子４に出力される。
本実施例における復号化処理は、従来の符号
化・復号化装置における復号化処理と同様であつ
て、伝送系もしくは記録再生系を通過する際に発
生した誤りは、まず消失位置検出回路６によつて
その位置を決定され、次に消失位置多項式演算回
路７によつて算出された消失位置多項式の係数を
用いて消失訂正回路３によつて訂正される。訂正
の終了した信号は復号出力端子８より出力され
る。
化・復号化装置における復号化処理と同様であつ
て、伝送系もしくは記録再生系を通過する際に発
生した誤りは、まず消失位置検出回路６によつて
その位置を決定され、次に消失位置多項式演算回
路７によつて算出された消失位置多項式の係数を
用いて消失訂正回路３によつて訂正される。訂正
の終了した信号は復号出力端子８より出力され
る。
以上のように本実施例によれば、あらかじめ計
算した消失位置多項式の係数を納めた読みだし専
用メモリと消失訂正回路とを設けることによつて
専用の符号化回路を用いることなく比較的高速に
符号化処理を行うことができる。
算した消失位置多項式の係数を納めた読みだし専
用メモリと消失訂正回路とを設けることによつて
専用の符号化回路を用いることなく比較的高速に
符号化処理を行うことができる。
発明の効果
以上のように本発明は、符号化処理によつて付
加されるべき検査シンボルの位置を消失位置とみ
なして、あらかじめ計算によつて得られる消失位
置多項式の係数を納めた読みだし専用メモリを備
え、これに接続された消失訂正回路を用いて符号
化処理を実現することにより、符号化の為の専用
回路をもたず、その為装置の規模も小さくてす
み、小型化、低価格化にむいた符号化・復号化装
置を実現することができるものである。
加されるべき検査シンボルの位置を消失位置とみ
なして、あらかじめ計算によつて得られる消失位
置多項式の係数を納めた読みだし専用メモリを備
え、これに接続された消失訂正回路を用いて符号
化処理を実現することにより、符号化の為の専用
回路をもたず、その為装置の規模も小さくてす
み、小型化、低価格化にむいた符号化・復号化装
置を実現することができるものである。
第１図は本発明の一実施例における符号化・復
号化装置の構成を示すブロツク図、第２図は本発
明の一実施例における符号の構成図、第３図は従
来の符号化・復号化装置の構成を示すブロツク
図、第４図は第３図における符号化回路のブロツ
ク図である。 ２……読みだし専用メモリ、３……消失訂正回
路、６……消失位置検出回路、７……消失位置多
項式演算回路、９ａ〜９ｃ……３連動式の切り換
えスイツチ。
号化装置の構成を示すブロツク図、第２図は本発
明の一実施例における符号の構成図、第３図は従
来の符号化・復号化装置の構成を示すブロツク
図、第４図は第３図における符号化回路のブロツ
ク図である。 ２……読みだし専用メモリ、３……消失訂正回
路、６……消失位置検出回路、７……消失位置多
項式演算回路、９ａ〜９ｃ……３連動式の切り換
えスイツチ。
Claims (1)
- １ 復号化処理を行うための、消失位置検出回路
と検出された消失位置より消失位置多項式の係数
を算出する消失位置多項式演算回路及び消失位置
多項式の係数より消失の大きさを求めて訂正を行
う消失訂正回路とを具備するとともに、符号化処
理によつて付加されるべき検査シンボルの位置を
消失誤りの発生位置とみなして、あらかじめ計算
によつて得られる消失位置多項式の係数を納めた
読みだし専用メモリを備え、前記読みだし専用メ
モリに切り換えスイツチにより接続された前記消
失訂正回路を用いて符号化入力端子より入力され
た情報シンボルに対して消失訂正処理を行うこと
により、符号化処理を実現することを特徴とする
符号化・復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251265A JPS62110331A (ja) | 1985-11-08 | 1985-11-08 | 符号化・復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251265A JPS62110331A (ja) | 1985-11-08 | 1985-11-08 | 符号化・復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62110331A JPS62110331A (ja) | 1987-05-21 |
| JPH0373183B2 true JPH0373183B2 (ja) | 1991-11-21 |
Family
ID=17220208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60251265A Granted JPS62110331A (ja) | 1985-11-08 | 1985-11-08 | 符号化・復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62110331A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2420015B1 (en) | 2009-04-16 | 2015-06-03 | Thomson Licensing | Method and apparatus for encoding a signal |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5641514A (en) * | 1979-09-10 | 1981-04-18 | Mitsubishi Electric Corp | Decoding method |
-
1985
- 1985-11-08 JP JP60251265A patent/JPS62110331A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62110331A (ja) | 1987-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198702B1 (en) | Methods of correcting errors in digital data | |
| KR960003094B1 (ko) | 프로덕트 코드를 디코딩하는 디코더 및 방법 | |
| US5412667A (en) | Decoder for cross interleaved error correcting encoded data | |
| JPH0310422A (ja) | 誤り訂正装置 | |
| JPS6095640A (ja) | 誤り訂正方法及び装置 | |
| JPS6276825A (ja) | 符号誤り訂正方法 | |
| KR100330102B1 (ko) | 디지털 정보내의 오류 및 이레이져의 정정방법과 상기 방법의 실행에 적합한 장치 | |
| EP1388944A1 (en) | Cross interleave reed-solomon code correction | |
| US7120850B2 (en) | Low-cost methods and devices for the decoding of product cases | |
| JPH0373183B2 (ja) | ||
| JPS58190147A (ja) | データ復号方法 | |
| JPH02182034A (ja) | データ語におけるエラーを検出して補正する方法および回路装置 | |
| KR100207492B1 (ko) | 에러 정정 검사 방법 및 장치 | |
| JP3583905B2 (ja) | 誤り訂正装置 | |
| JPS61237523A (ja) | 誤り訂正方法 | |
| JPH06244741A (ja) | 誤り訂正方法 | |
| JPH02131625A (ja) | 誤り訂正装置 | |
| JP2768723B2 (ja) | 復号化装置 | |
| JP2647646B2 (ja) | 誤り訂正方法 | |
| JPS6322736B2 (ja) | ||
| JP2796291B2 (ja) | 誤り訂正方式 | |
| JP3257237B2 (ja) | エラー訂正装置 | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| JP2578740B2 (ja) | 誤り訂正方法 | |
| JPS62234425A (ja) | リ−ドソロモン符号・復号における誤り訂正実行方法 |