JPH0373474B2 - - Google Patents
Info
- Publication number
- JPH0373474B2 JPH0373474B2 JP58108052A JP10805283A JPH0373474B2 JP H0373474 B2 JPH0373474 B2 JP H0373474B2 JP 58108052 A JP58108052 A JP 58108052A JP 10805283 A JP10805283 A JP 10805283A JP H0373474 B2 JPH0373474 B2 JP H0373474B2
- Authority
- JP
- Japan
- Prior art keywords
- latch circuit
- circuit
- print information
- circuit group
- energization time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は感熱記録装置に関し、特に高速記録の
可能な感熱記録装置に関するものである。
可能な感熱記録装置に関するものである。
感熱記録方式は、記録素子である発熱抵抗体を
一列に多数並べ、これらに印字データに応じて選
択的に通電し感熱記録紙に記録を行なうもので、
メンテナンスの容易さ、清浄記録などの利点を有
することから急速に普及している。一般に感熱記
録方式は発熱抵抗体に通電を開始してから感熱記
録紙に印字されるまで数msecの時間を要するた
め例えば１ラインにＮ本の発熱抵抗体を有するも
のとし、順にMmsec通電してゆくと１ラインに
要する記録時間はＮ・Mmsecかかることとなる。
このため他の感熱記録方式としてはＮ本の発熱抵
抗体をＰグループに分割してＮ／Ｐ本の発熱抵抗
体を同時に印字する記録方式が取られている。こ
の記録方式は、発熱抵抗体の各々に個別に駆動回
路を設け、１ライン分の記録信号をシフトレジス
タから並列に、これらの駆動回路に転送し印字を
行い、かつこの通電期間中に次の１ライン分の印
字データをシフトレジスタに取り込む方式で、記
録時間が短くなるが、反面発熱抵抗体への通電休
止時間が短くなる。すなわち、この記録方式は同
じ発熱抵抗体に対する記録信号が２ライン以上連
続して黒情報の場合、その発熱抵抗体に熱が蓄積
して過熱状態となり、その結果として印字が不鮮
明となつたり、発熱抵抗体が破壊する恐れがあつ
た。
一列に多数並べ、これらに印字データに応じて選
択的に通電し感熱記録紙に記録を行なうもので、
メンテナンスの容易さ、清浄記録などの利点を有
することから急速に普及している。一般に感熱記
録方式は発熱抵抗体に通電を開始してから感熱記
録紙に印字されるまで数msecの時間を要するた
め例えば１ラインにＮ本の発熱抵抗体を有するも
のとし、順にMmsec通電してゆくと１ラインに
要する記録時間はＮ・Mmsecかかることとなる。
このため他の感熱記録方式としてはＮ本の発熱抵
抗体をＰグループに分割してＮ／Ｐ本の発熱抵抗
体を同時に印字する記録方式が取られている。こ
の記録方式は、発熱抵抗体の各々に個別に駆動回
路を設け、１ライン分の記録信号をシフトレジス
タから並列に、これらの駆動回路に転送し印字を
行い、かつこの通電期間中に次の１ライン分の印
字データをシフトレジスタに取り込む方式で、記
録時間が短くなるが、反面発熱抵抗体への通電休
止時間が短くなる。すなわち、この記録方式は同
じ発熱抵抗体に対する記録信号が２ライン以上連
続して黒情報の場合、その発熱抵抗体に熱が蓄積
して過熱状態となり、その結果として印字が不鮮
明となつたり、発熱抵抗体が破壊する恐れがあつ
た。
更に従来の感熱記録方式ではこの欠点を無くす
為に第１図に示すように同一発熱抵抗体の過去の
印字情報を記憶し、記憶した印字情報により、発
熱抵抗体への通電時間を制御する方法が提案され
ている。第１図に示す従来の感熱記録装置は感熱
記録用サーマルヘツドの任意Ｎ本の発熱抵抗体１
と、この発熱抵抗体１の各々に設けられた駆動回
路３と、クロツク信号に同期して印字情報を入力
するシフトレジスタ回路と、該レジスタ回路から
の印字情報を入力する第１のラツチ回路と、該第
１のラツチ回路の印字情報を入力する第２のラツ
チ回路と、第１の印字通電時間制御信号および第
２の印字通電時間制御信号により第１および第２
のラツチ回路からの印字情報を前記駆動回路３に
供給するゲート回路とから構成されている。
為に第１図に示すように同一発熱抵抗体の過去の
印字情報を記憶し、記憶した印字情報により、発
熱抵抗体への通電時間を制御する方法が提案され
ている。第１図に示す従来の感熱記録装置は感熱
記録用サーマルヘツドの任意Ｎ本の発熱抵抗体１
と、この発熱抵抗体１の各々に設けられた駆動回
路３と、クロツク信号に同期して印字情報を入力
するシフトレジスタ回路と、該レジスタ回路から
の印字情報を入力する第１のラツチ回路と、該第
１のラツチ回路の印字情報を入力する第２のラツ
チ回路と、第１の印字通電時間制御信号および第
２の印字通電時間制御信号により第１および第２
のラツチ回路からの印字情報を前記駆動回路３に
供給するゲート回路とから構成されている。
この従来の記録方式による動作は第２図のタイ
ム・チヤートするように入力端子８を通した印字
情報ａが入力端子９を通つたクロツク信号ｂに同
期してシフトレジスタ７に取り込まれる。シフト
レジスタ７に１ライン分の印字情報が全て読み込
まれると、第２のストローブ信号ｃが入力端子１
３を介して第２のラツチ回路５に供給され、第１
のラツチ回路６の印字情報が第２のラツチ回路５
に移される。同様に第１のストローブ信号ｄが入
力端子１０を介して第１のラツチ回路６に供給さ
れシフトレジスタ７の印字情報が第１のラツチ回
路６に移される。ゲート回路４においては入力端
子１１および１２に接続され、入力端子１１から
の第１の印字通電時間制御信号ｅと、入力端子１
２からの第２の印字通電時間制御信号ｆとにより
制御され、第１の印字通電時間制御信号が印字許
可状態（例えば“１”）で、第２の印字通電時間
制御信号が印字否定状態（例えば“０”）の時第
１のラツチ回路６の印字情報が制御信号ｅ，ｆに
より決定されるT1−T2の期間だけ駆動回路３に
入力される。
ム・チヤートするように入力端子８を通した印字
情報ａが入力端子９を通つたクロツク信号ｂに同
期してシフトレジスタ７に取り込まれる。シフト
レジスタ７に１ライン分の印字情報が全て読み込
まれると、第２のストローブ信号ｃが入力端子１
３を介して第２のラツチ回路５に供給され、第１
のラツチ回路６の印字情報が第２のラツチ回路５
に移される。同様に第１のストローブ信号ｄが入
力端子１０を介して第１のラツチ回路６に供給さ
れシフトレジスタ７の印字情報が第１のラツチ回
路６に移される。ゲート回路４においては入力端
子１１および１２に接続され、入力端子１１から
の第１の印字通電時間制御信号ｅと、入力端子１
２からの第２の印字通電時間制御信号ｆとにより
制御され、第１の印字通電時間制御信号が印字許
可状態（例えば“１”）で、第２の印字通電時間
制御信号が印字否定状態（例えば“０”）の時第
１のラツチ回路６の印字情報が制御信号ｅ，ｆに
より決定されるT1−T2の期間だけ駆動回路３に
入力される。
更にゲート回路４は第１の印字通電時間制御信
号が“１”、第２の印字通電時間制御信号が“１”
のときは第２のラツチ回路５の印字情報により第
１のラツチ回路６に記憶された印字情報が駆動回
路３を介して発熱抵抗体１に供給されるか否かが
決定される。例えばゲート回路４は第２のラツチ
回路５の印字情報が有意情報（黒情報）の場合に
は第１のラツチ回路６の印字情報に関らず、印字
通電時間制御信号ｆにより決定されるT2の期間
出力を“０”とし、駆動回路３を作動させず、発
熱抵抗体１への通電を行なわない。逆にゲート回
路４は第２のラツチ回路５の印字情報が無意情報
（白情報）の場合には第１のラツチ回路６の印字
情報が駆動回路３を介してT2の期間発熱抵抗体
１に供給される。即ちT2期間の発熱抵抗体への
通電は第２のラツチ回路５の印字情報によつて決
定される。かかる一連の動作で説明した従来の感
熱記録装置は安価で高信頼度に実現する為に印字
情報処理回路を含んだ駆動回路を半導体集積回路
で実現するのが最良の方法であり、一般に第１図
に示す一点鎖線の部分を半導体集積回路化する場
合が多い。この場合、１つの半導体集積回路は発
熱抵抗体との関係より、Ｎ個たとえば32個の発熱
抵抗体駆動回路を実現したときたとえばA4サイ
ズの感熱記録装置を実現する為には少なくとも53
個の半導体集積回路が必要となる。このように半
導体集積回路を載せる基板（セラミツク等）には
各半導体集積回路に各々の信号を供給する信号ラ
インと、信号ラインと半導体集積回路とを結合す
るボンデイング線が多数必要となり、例えば半導
体集積回路一つのボンデイング線が一本増加する
と基板一個で53本のボンデイング線が必要とな
り、感熱記録装置の信頼性を低下させる。
号が“１”、第２の印字通電時間制御信号が“１”
のときは第２のラツチ回路５の印字情報により第
１のラツチ回路６に記憶された印字情報が駆動回
路３を介して発熱抵抗体１に供給されるか否かが
決定される。例えばゲート回路４は第２のラツチ
回路５の印字情報が有意情報（黒情報）の場合に
は第１のラツチ回路６の印字情報に関らず、印字
通電時間制御信号ｆにより決定されるT2の期間
出力を“０”とし、駆動回路３を作動させず、発
熱抵抗体１への通電を行なわない。逆にゲート回
路４は第２のラツチ回路５の印字情報が無意情報
（白情報）の場合には第１のラツチ回路６の印字
情報が駆動回路３を介してT2の期間発熱抵抗体
１に供給される。即ちT2期間の発熱抵抗体への
通電は第２のラツチ回路５の印字情報によつて決
定される。かかる一連の動作で説明した従来の感
熱記録装置は安価で高信頼度に実現する為に印字
情報処理回路を含んだ駆動回路を半導体集積回路
で実現するのが最良の方法であり、一般に第１図
に示す一点鎖線の部分を半導体集積回路化する場
合が多い。この場合、１つの半導体集積回路は発
熱抵抗体との関係より、Ｎ個たとえば32個の発熱
抵抗体駆動回路を実現したときたとえばA4サイ
ズの感熱記録装置を実現する為には少なくとも53
個の半導体集積回路が必要となる。このように半
導体集積回路を載せる基板（セラミツク等）には
各半導体集積回路に各々の信号を供給する信号ラ
インと、信号ラインと半導体集積回路とを結合す
るボンデイング線が多数必要となり、例えば半導
体集積回路一つのボンデイング線が一本増加する
と基板一個で53本のボンデイング線が必要とな
り、感熱記録装置の信頼性を低下させる。
更に又従来の感熱記録装置はクロツク、ストロ
ーブ等の信号が高速度信号であり、セラミツク基
板上に実現する各半導体集積回路への供給線も太
くしなければならない等の欠点を有しており、感
熱記録装置の価格を高くする要因をも含んでい
る。
ーブ等の信号が高速度信号であり、セラミツク基
板上に実現する各半導体集積回路への供給線も太
くしなければならない等の欠点を有しており、感
熱記録装置の価格を高くする要因をも含んでい
る。
本発明の目的は従来の感熱記録装置におけるか
かる欠点を改善し、ボンデイング線を少なくし鮮
明な記録が得られるようにした感熱記録装置を提
供することにある。
かる欠点を改善し、ボンデイング線を少なくし鮮
明な記録が得られるようにした感熱記録装置を提
供することにある。
本発明によれば、一列に並設した発熱抵抗体を
有する感熱記録装置において、クロツク信号に同
期して印年情報を入力するシフトレジスタと、ス
トローブ信号により前記シフトレジスタに記憶さ
れた前記印字情報をラツチする第１のラツチ回路
群と、第１の印字通電時間制御信号により前記第
１のラツチ回路群に記憶された印字情報をラツチ
する第３のラツチ回路群と、前記ストローブ信号
により前記第３のラツチ回路群に記憶された印字
情報をラツチする第２のラツチ回路群と、前記第
１の印字通電時間制御信号、前記第２の印年通電
時間制御信号および前記第２のラツチ回路群の出
力信号により前記第１のラツチ回路群の出力の印
字通電時間を制御するゲート回路群と、該ゲート
回路群の各出力におのおの独立に駆動される駆動
回路群とを含む回路を有し、一列に並設された前
記発熱抵抗体に複数の前記駆動回路群を接続した
ことを特徴とする感熱記録装置が得られる。
有する感熱記録装置において、クロツク信号に同
期して印年情報を入力するシフトレジスタと、ス
トローブ信号により前記シフトレジスタに記憶さ
れた前記印字情報をラツチする第１のラツチ回路
群と、第１の印字通電時間制御信号により前記第
１のラツチ回路群に記憶された印字情報をラツチ
する第３のラツチ回路群と、前記ストローブ信号
により前記第３のラツチ回路群に記憶された印字
情報をラツチする第２のラツチ回路群と、前記第
１の印字通電時間制御信号、前記第２の印年通電
時間制御信号および前記第２のラツチ回路群の出
力信号により前記第１のラツチ回路群の出力の印
字通電時間を制御するゲート回路群と、該ゲート
回路群の各出力におのおの独立に駆動される駆動
回路群とを含む回路を有し、一列に並設された前
記発熱抵抗体に複数の前記駆動回路群を接続した
ことを特徴とする感熱記録装置が得られる。
次に本発明の実施例について図面を参照して説
明する。
明する。
第３図は本発明の一実施例を示す。第３図にお
いて、本発明の一実施例は感熱記録用サーマルへ
ツドの任意Ｎ本の発熱抵抗体２１と、該発熱抵抗
体２１の各一端に共通に接続された外部電源２２
とを有する感熱記録装置において、各発熱抵抗体
２１にそれぞれ接続される駆動回路群２３と、該
駆動回路２３を制御し、第１の印字通電時間制御
信号および第２の印字通電時間制御信号により作
動するゲート回路群２４と、クロツク信号に同期
して印字情報を入力するシフトレジスタ回路群２
７と、該シフトレジスタ回路群２７に記憶された
印字情報をストローブ信号によりラツチする第１
のラツチ回路群２６と、前記第１の印字通電時間
制御信号により第１のラツチ回路２６の印字情報
をラツチする第３のラツチ回路群３７と、前記ス
トローブ信号により第３のラツチ回路３７の印字
情報をラツチする第２のラツチ回路群２５とを有
し、これらを半導体集積回路化したものを含む。
いて、本発明の一実施例は感熱記録用サーマルへ
ツドの任意Ｎ本の発熱抵抗体２１と、該発熱抵抗
体２１の各一端に共通に接続された外部電源２２
とを有する感熱記録装置において、各発熱抵抗体
２１にそれぞれ接続される駆動回路群２３と、該
駆動回路２３を制御し、第１の印字通電時間制御
信号および第２の印字通電時間制御信号により作
動するゲート回路群２４と、クロツク信号に同期
して印字情報を入力するシフトレジスタ回路群２
７と、該シフトレジスタ回路群２７に記憶された
印字情報をストローブ信号によりラツチする第１
のラツチ回路群２６と、前記第１の印字通電時間
制御信号により第１のラツチ回路２６の印字情報
をラツチする第３のラツチ回路群３７と、前記ス
トローブ信号により第３のラツチ回路３７の印字
情報をラツチする第２のラツチ回路群２５とを有
し、これらを半導体集積回路化したものを含む。
シフトレジスタ回路群２７は複数段たとえばＭ
段のシフトレジスタ回路を有し、印字情報入力端
子２８、クロツク入力端子２９および印字情報出
力端子３５に接続されており、各段のシフトレジ
スタ回路は第４図に示すように複数のナンドゲー
ト回路２７ａ〜２７ｆにより構成されている。
段のシフトレジスタ回路を有し、印字情報入力端
子２８、クロツク入力端子２９および印字情報出
力端子３５に接続されており、各段のシフトレジ
スタ回路は第４図に示すように複数のナンドゲー
ト回路２７ａ〜２７ｆにより構成されている。
ラツチ回路群２５，２６，３７はそれぞれ共通
な回路で構成することができ、たとえば第５図に
示すように各段の回路が４個のナンドゲート回路
２５ａ〜２５ｄ（２６ａ〜２６ｄ，３７ａ〜３７
ｄ）により構成されている。ゲート回路２４は各
段をアンドゲート回路２４ａおよびナンドゲート
回路２４ｂにより構成することができ、たとえば
第６図に示すように第２のラツチ回路２５の出力
信号および第２の印字通電時間制御信号ｅが入力
するようにナンドゲート回路２４ｂに接続され、
第１のラツチ回路２６の出力信号、第１の印字通
電時間制御信号ｄ、およびナンドゲート回路２４
ｂの出力信号が入力するようにアンドゲート回路
２４ａに接続されている。
な回路で構成することができ、たとえば第５図に
示すように各段の回路が４個のナンドゲート回路
２５ａ〜２５ｄ（２６ａ〜２６ｄ，３７ａ〜３７
ｄ）により構成されている。ゲート回路２４は各
段をアンドゲート回路２４ａおよびナンドゲート
回路２４ｂにより構成することができ、たとえば
第６図に示すように第２のラツチ回路２５の出力
信号および第２の印字通電時間制御信号ｅが入力
するようにナンドゲート回路２４ｂに接続され、
第１のラツチ回路２６の出力信号、第１の印字通
電時間制御信号ｄ、およびナンドゲート回路２４
ｂの出力信号が入力するようにアンドゲート回路
２４ａに接続されている。
次に本実施例の動作について第７図のタイム・
チヤートを参照して説明する。印字情報入力端子
２８には印字情報ａが入力され、クロツク信号入
力端子２９にはクロツク信号ｂが入力される。シ
フトレジスタ回路群２７は入力端子２９を介した
クロツク信号ｂに同期して、入力端子２８からの
印字情報ａを記録情報として取り込む。シフトレ
ジスタ２７は１ライン分の印字情報が全て読み込
まれると、ストローブ信号ｃは入力端子３０を介
して第１のラツチ回路２６に供給され、シフトレ
ジスタ回路群２７の印字情報を第１のラツチ回路
２６に転送する。同様にストローブ信号ｃは第２
のラツチ回路２５に供給され、第３のラツチ回路
３７の印字情報を第２のラツチ回路５に移送す
る。次に、入力端子３１を介した第１の印字通電
時間制御信号ｄが第２のラツチ回路３７される
と、このラツチ回路３７に第１のラツチ回路２６
の印字情報を移す。これと同時に第１の印字通電
時間制御信号ｄがゲート回路２４に供給される。
更にゲート回路２４には第２の印字通電時間制御
信号ｅが入力端子３２を介して供給される。
チヤートを参照して説明する。印字情報入力端子
２８には印字情報ａが入力され、クロツク信号入
力端子２９にはクロツク信号ｂが入力される。シ
フトレジスタ回路群２７は入力端子２９を介した
クロツク信号ｂに同期して、入力端子２８からの
印字情報ａを記録情報として取り込む。シフトレ
ジスタ２７は１ライン分の印字情報が全て読み込
まれると、ストローブ信号ｃは入力端子３０を介
して第１のラツチ回路２６に供給され、シフトレ
ジスタ回路群２７の印字情報を第１のラツチ回路
２６に転送する。同様にストローブ信号ｃは第２
のラツチ回路２５に供給され、第３のラツチ回路
３７の印字情報を第２のラツチ回路５に移送す
る。次に、入力端子３１を介した第１の印字通電
時間制御信号ｄが第２のラツチ回路３７される
と、このラツチ回路３７に第１のラツチ回路２６
の印字情報を移す。これと同時に第１の印字通電
時間制御信号ｄがゲート回路２４に供給される。
更にゲート回路２４には第２の印字通電時間制御
信号ｅが入力端子３２を介して供給される。
ゲート回路２４においては第６図に示すように
第１の印字通電時間制御信号ｄが“１”、第２の
印字通電時間制御信号ｅが“０”の時、ナンドゲ
ート回路２４ａは第２のラツチ回路２５の印字情
報にかかわらず、そのゲートを開き、出力信号
“１”を送出する。したがつてナンドゲート回路
２４ｂは期間T1−T2だけ第１のラツチ回路２６
の印字情報を端子３４を介して駆動回路２３に供
給する。
第１の印字通電時間制御信号ｄが“１”、第２の
印字通電時間制御信号ｅが“０”の時、ナンドゲ
ート回路２４ａは第２のラツチ回路２５の印字情
報にかかわらず、そのゲートを開き、出力信号
“１”を送出する。したがつてナンドゲート回路
２４ｂは期間T1−T2だけ第１のラツチ回路２６
の印字情報を端子３４を介して駆動回路２３に供
給する。
更にゲート回路２４は、第１の印字通電時間制
御信号ｄおよび、第２の印字通電時間制御信号ｅ
が共に“１”のとき、ナンドゲート回路２４ａが
第２のラツチ回路の印字情報に応じて、そのゲー
ト信号をナンドゲート回路２４ｂに供給するの
で、第１のラツチ回路２６の印字情報に関らず、
期間T2、その出力が制御される。
御信号ｄおよび、第２の印字通電時間制御信号ｅ
が共に“１”のとき、ナンドゲート回路２４ａが
第２のラツチ回路の印字情報に応じて、そのゲー
ト信号をナンドゲート回路２４ｂに供給するの
で、第１のラツチ回路２６の印字情報に関らず、
期間T2、その出力が制御される。
即ち、ゲート回路２４は第１及び第２の印字通
電時間制御信号ｄ，ｅが共に“１”のとき第２の
ラツチ回路２５の印字情報が有意情報（黒情報）
の場合に第１のラツチ回路２６の印字情報に関ら
ず、期間T2の間、その出力信号を“０”とし、
駆動回路２３による発熱抵抗体２１への通電を行
なわない。逆にこのゲート回路２４は第２のラツ
チ回路２５の印字情報が無意情報（白情報）の場
合に第１のラツチ回路２６の印字情報に応じて駆
動回路２３を作動させ選択的に発熱抵抗体２１へ
の通電を行なう。
電時間制御信号ｄ，ｅが共に“１”のとき第２の
ラツチ回路２５の印字情報が有意情報（黒情報）
の場合に第１のラツチ回路２６の印字情報に関ら
ず、期間T2の間、その出力信号を“０”とし、
駆動回路２３による発熱抵抗体２１への通電を行
なわない。逆にこのゲート回路２４は第２のラツ
チ回路２５の印字情報が無意情報（白情報）の場
合に第１のラツチ回路２６の印字情報に応じて駆
動回路２３を作動させ選択的に発熱抵抗体２１へ
の通電を行なう。
かかる一連の動作に示したように本実施例はス
トローブ信号ラインの増設を増加させることな
く、有意情報（黒情報）が連続した場合に、期間
T2だけ発熱抵抗体への通電を休止することで発
熱抵抗体の過熱を防止することができる。更に、
本実施例はこれらの回路を半導体集積化したもの
で、１ライン分Ｎ本の発熱抵抗体に対してＰ個の
半導体集積回路を用いた場合に１本の信号ライン
に対してＰ本のボンデイング線を必要とする為、
ストローブ等の信号ラインを１本減少させること
によりＰ本のボンデイング線を省略することがで
きる。
トローブ信号ラインの増設を増加させることな
く、有意情報（黒情報）が連続した場合に、期間
T2だけ発熱抵抗体への通電を休止することで発
熱抵抗体の過熱を防止することができる。更に、
本実施例はこれらの回路を半導体集積化したもの
で、１ライン分Ｎ本の発熱抵抗体に対してＰ個の
半導体集積回路を用いた場合に１本の信号ライン
に対してＰ本のボンデイング線を必要とする為、
ストローブ等の信号ラインを１本減少させること
によりＰ本のボンデイング線を省略することがで
きる。
第１図は従来の感熱記録装置を示すブロツク
図、第２図は従来の感熱記録装置のタイム・チヤ
ートを示す図、第３図は本発明の一実施例を示す
ブロツク図、第４図は本実施例に用いられるシフ
トレジスタ回路を示す図、第５図は本実施例に用
いられる各ラツチ回路を示す図、第６図は本実施
例に用いられるゲート回路を示す図、第７図は本
実施例のタイム・チヤートを示す図である。 ２１……発熱抵抗体、２２……外部電極、２３
……駆動回路群、２４……ゲート回路群、２５…
…ラツチ回路群、２６……ラツチ回路群、２７…
…シフトレジスタ、２８，２９，３０，３１，３
２……入力端子、３４……端子、３５……出力端
子。
図、第２図は従来の感熱記録装置のタイム・チヤ
ートを示す図、第３図は本発明の一実施例を示す
ブロツク図、第４図は本実施例に用いられるシフ
トレジスタ回路を示す図、第５図は本実施例に用
いられる各ラツチ回路を示す図、第６図は本実施
例に用いられるゲート回路を示す図、第７図は本
実施例のタイム・チヤートを示す図である。 ２１……発熱抵抗体、２２……外部電極、２３
……駆動回路群、２４……ゲート回路群、２５…
…ラツチ回路群、２６……ラツチ回路群、２７…
…シフトレジスタ、２８，２９，３０，３１，３
２……入力端子、３４……端子、３５……出力端
子。
Claims (1)
- １ 複数の発熱抵抗体を有する感熱記録装置にお
いて、クロツク信号に同期して印字情報を入力す
るシフトレジスタと、ストローブ信号により前記
シフトレジスタに記憶された前記印字情報をラツ
チする第１のラツチ回路群と、第１の印字通電時
間制御信号により前記第１のラツチ回路群に記憶
された印字情報をラツチする第３のラツチ回路群
と、前記ストローブ信号により前記第３のラツチ
回路群に記憶された印字情報をラツチする第２の
ラツチ回路群と、前記第１の印字通電時間制御信
号、第２の印字通電時間制御信号および前記第２
のラツチ回路の出力信号により、前記第１のラツ
チ回路群の出力の印字通電時間を制御するゲート
回路群と、該ゲート回路群の各出力におのおの独
立に駆動される前記発熱抵抗体の駆動回路群とを
含むことを特徴とする感熱記録装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108052A JPS59232883A (ja) | 1983-06-16 | 1983-06-16 | 感熱記録装置 |
| US06/621,395 US4673952A (en) | 1983-06-16 | 1984-06-18 | Driving device for a thermal element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108052A JPS59232883A (ja) | 1983-06-16 | 1983-06-16 | 感熱記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59232883A JPS59232883A (ja) | 1984-12-27 |
| JPH0373474B2 true JPH0373474B2 (ja) | 1991-11-21 |
Family
ID=14474697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108052A Granted JPS59232883A (ja) | 1983-06-16 | 1983-06-16 | 感熱記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4673952A (ja) |
| JP (1) | JPS59232883A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160657A (ja) * | 1987-12-18 | 1989-06-23 | Toshiba Corp | 感熱式プリンタ装置 |
| JPH02235655A (ja) * | 1989-03-09 | 1990-09-18 | Kyocera Corp | サーマルヘッドの駆動装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2469841A1 (fr) * | 1979-11-09 | 1981-05-22 | Thomson Csf | Dispositif de restitution de teintes utilisant une tete d'impression thermique et systeme d'impression thermique comportant un tel dispositif |
| JPS574784A (en) * | 1980-06-13 | 1982-01-11 | Canon Inc | Thermal printer |
| JPS5872480A (ja) * | 1981-10-28 | 1983-04-30 | Matsushita Electric Ind Co Ltd | 感熱記録用半導体装置 |
| US4514738A (en) * | 1982-11-22 | 1985-04-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Thermal recording system |
-
1983
- 1983-06-16 JP JP58108052A patent/JPS59232883A/ja active Granted
-
1984
- 1984-06-18 US US06/621,395 patent/US4673952A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4673952A (en) | 1987-06-16 |
| JPS59232883A (ja) | 1984-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309712A (en) | Thermal printer | |
| JPH0373474B2 (ja) | ||
| US5444464A (en) | Thermal printer head driving circuit with thermal history based control | |
| JPS61172479A (ja) | 感熱記録装置 | |
| JPS6076360A (ja) | 感熱記録装置 | |
| JPS58205374A (ja) | 感熱記録装置 | |
| JPH0332861A (ja) | 感熱型プリンタ | |
| JP2563014B2 (ja) | サーマルヘッド | |
| IE55455B1 (en) | Semiconductor device,e.g.for controlling a thermal printing head | |
| JP3088520B2 (ja) | サーマルヘッド駆動回路 | |
| JPS5849277A (ja) | 感熱記録装置 | |
| JPS58201464A (ja) | フアクシミリ装置の感熱記録方式 | |
| JP2589580B2 (ja) | サーマルヘッドの記録制御方法 | |
| JPS6013572A (ja) | サ−マルヘツドの温度補償方式 | |
| JPS623970A (ja) | 感熱記録装置 | |
| JPH0624024A (ja) | サーマル記録装置 | |
| JPS6249766A (ja) | サ−マルヘツド | |
| JPS59118476A (ja) | サ−マルヘツド駆動制御回路 | |
| JPH0371861A (ja) | 熱印画装置 | |
| JPS62266967A (ja) | 感熱記録装置 | |
| JPS63264375A (ja) | サーマルヘッドの予熱装置 | |
| JPS62198259A (ja) | サ−マルヘツド | |
| JPS63185113A (ja) | ハイブリツドｉｃ | |
| JPH0474191B2 (ja) | ||
| JPS63256463A (ja) | 熱記録ヘツド |