JPS5872480A - 感熱記録用半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 、９一 本発明は、発熱体を駆動するため感熱記録用半導体装置
に関する。

周知のように、感熱記録方式はメインテナンス・フリー
のハード・コピーを得る方式として種々の分野に応用さ
れている。

これらの用途を更に拡大するため、感熱記録の高速化が
強く望まれている。多数の発熱体から成るサーマルヘッ
ドで高速記録を行なうには、発熱体の加熱時間を短かく
できるように発熱体の耐熱パルス性を良くすることと、
同時加熱する発熱体数を増やすことが必要である。

後者の目的のために、従来の （１）ダイオ−ド・マトリックス方式の外に、（２）サ
イリスタ方式、 （３）シフト・レジスタ方式 のサーマルヘッドの開発が進められている。

前記（２）　、　（３）の方式は、同時加熱する発熱体
数を（１）の方式よシも多くすることができるので高速
感熱記録に適している。

本発明は、前記（３）の方式の、発熱体と一体化してヘ
ッドに搭載される半導体装置の新規な方式を提供するこ
とを主たる目的としているものである。

第１図に、シフト・レジスタ方式のサーマルヘッドの基
本的な回路を示す。

第１図は、１６個の発熱体を４個のＩＣで駆動するシフ
ト・レジスタ方式のサーマルヘクトの全体回路図である
。

第１図において、１−１ないし１−１６は１６個の発熱
体、２は４個のＩＣであり、各ＩＣは、シフト・レジス
タ回路３．ラッチ回路４．ダート回路５２発熱体駆動用
トランジスタ６を集積化して作られている。

ＩＣ２は、実際にはダート回路と出力トランジスタ間の
バッファ回路、或いは電源端子を必要とするが、これら
は便宜上省略する。

１−１ないし１−１６の１６個の発熱体は、′トランジ
スタ６をオン・オフ“することによって電源７によシ加
熱される。この加熱は第１図に示すサーマルヘッドとし
ての端子、 ＰＩＸ−ＩＮ、ＰＩＸ−ＯＵＴ　：画信号入力端子１画
信号出力端子、ｃＫ　　　　　　　　　：画信号転送用
クロック端子、ＬＡＴＣＨ：ラッチ端子、 ＥＮＢ　ｌ、ＥＮＢ　２　　　　：加熱期間を決める信
号端子　゛によって制御される。

第１図において、画信号をＰＩＸ−ＩＮ端子から入力し
て、ＣＫ端子によりシフト・レジスタ３で転送後、ＬＡ
ＴＣＨ端子によって画信号をラッチ回路４にラッチし、
次にダート回路５のり９−ト端子ＥＮＢ−１またはＥＮ
Ｂ　−２にダート信号を与えると発熱体１−１ないし１
−８．１＝９ないし１−１６を８、個づつ交互に加熱す
ることができる各々の加熱期間の間に、次の画信号が転
送される。この場合、第１図のラッチ回路４を省略する
と同−ＥＮＢ端子に関係する発熱体を続けて加熱するた
めには、加熱−画信号転送一加熱一画信号転送 のタイミングとなシ、加熱の間に画信号転送を行なうこ
とはできない。

上述した如（ＥＮＢ−１、ＥＮＢ−２の加熱を交互に行
なう場合には、ラッチ回路は不要である。−但し、この
場合画信号入力端子ＰＩＸ−ＩＮを分割して画信号を転
送する必要がある。

以上の説明から判るように、シフト・レジスタ回路番内
蔵するＩＣを発熱体と一体化実装するシフト・レジスタ
方式のサーマルヘッドは、高速記録に適している〇 即ち、同時加熱可能な最大発熱体数は、１個のＩＣによ
シ駆動可能な発熱体数と、共通接続して信号電圧が供給
されるＥＮＢ端子数の積になる。従って、第１図に示す
ように、ヘッド構成時にＥＮＢ端子を共通するか、或い
はヘッド駆動のだめの外部回路におい−て全ＥＮＢを共
通接続すれば、全発熱体を一度に加熱することも可能で
ある。このような発熱体の駆動が可能であることは、フ
ァクシミリ用サーマルヘッドのように、多数の発熱体か
ら成るヘッドの高速記録に非常に有用である。

但し、実際には、全発熱体を一度に駆動すると次の画信
号転送時間がなくなることを考慮すると、シフト・レジ
スタ方式のサーマルヘッドは、発熱体の加熱時間の２倍
（２分割記録）の時間で全発熱体を加熱し得るというこ
とができる。

尚、第１図のヘッドとしての端子構成において、ＥＮＢ
端子は２分割しているが、第２図のような回路を付加す
れば、ＥＮＢ端子は必ずしも分割する必要はない。

第２図は、ＩＣのＥＮＢ端子部分のみを示すもので、８
は１ビツトのシフト・レジスタ、９はダート回路である
。

各ＩＣを図の如く接続し、ヘッドとしての端子Ｓ　ＥＮ
Ｂから各ＩＣの発熱体駆動用信号（ダート回路９の出力
）を、シフト・レジスタ８のクロック端子ＥＮＢ　−Ｃ
Ｋによって転送しておけば、共通接続されたヘッドとし
ての端子ＥＮＢによシ各ＩＣ毎に、発熱体のカロ熱期間
を決めることができる。この方法によれば、同時加熱す
る発熱体数をヘッドとして共通接続された１個のＥＮＢ
端子により１．任憶に選ぶことができる。

この方法は、ダイオード・マトリックス方式のヘッドの
外部回路によるブロック切換の方法と基本的に同じであ
るが、シフト・レジスタ方式のＩＣの中に組み込む場合
、ノイズ対策に充分注意を払っておかないと発熱体を破
壊する恐れがあることも周知の通りである。

以上説明したように、シフト・レジスタを内蔵したＩＣ
を搭載した感熱記録用サーマルヘッドは、回路機能とし
て高速記録に適しているが、この機能を充分に生かすた
めには、発熱体の耐熱／？ルス性についての配慮を必要
とする。即ち、多数の発熱体を有するヘッドで高速記録
を行なう場合、ヘッドの温度上昇および発熱体の加熱周
期が短かくなることに対する発熱体の、寿命への影響を
考慮することが必要となる。

前者のヘッド温度上昇の問題は、ヘッド温度を代表する
点の温度を測定して、この値により、゛発熱体１４ルス
幅を調整する方式−ヘッド温度補償方式−によシ記録濃
度を均一化することが行なわれる。

しかし、この方、法はヘッド温度の検出の時定数が長い
こと、および特定の発熱体だけが連続して加熱する場合
があり得ること等の理由により、各発熱体の加熱経歴を
考慮して発熱体のパルス幅を調整する方式−熱リレキ補
償方式−も必要となる。

この熱リレキ補償を行なうためＫは、各発熱体の加熱の
有無の経歴に応じた各発熱体毎のパルス幅の調整が必要
と゛なる。

熱リレキ補償方式においては、なるべく長い期間の加熱
経歴を調べて加熱ｉ４’ルス幅を調整する方が良い。

しかし、多数の各発熱体毎のＮ回の加熱経歴を調べて、
パルス幅を調整するには、一般に全発熱体数のＮ倍のラ
ッチ回路を必要とする。しかも、このような機能を有す
るＩＣを発熱体と一体化してサーマルヘッドを構成する
のは、コストの面で問題がある。

即ち、熱リレキ補償方式として、１ラインの加熱経歴だ
けによシ、印字品質および発熱体寿命の問題がなく、且
つ、この目的のために、第１図の回路に簡単な回路を付
加することによりこのような機能を果たすＩＣが設計で
きれば、コスト的に有利である。

また、Ｎとして２ないし３ライン程度の熱リレキ補償が
必要とされる場合にも、このような考え方が有用になる
ことも理解できよう。

即ち、本発明は第１図の回路機能と熱リレキ補償の機能
を併せ持つシフト・レジスタ方式のＩＣの簡略化した回
路方式、およびこのＩＣを搭載した高速感熱記録用サー
マルヘッドを提供することを目的とする。

本発明の主旨を判り易くするだめに、１ラインの熱リレ
キ補償を行なうための考え方を先ず説明する。

今、ｔｌ　　ｌ”２＞０とするとＮライン目の加熱経歴
を考慮して 第　　　１　　　表 （Ｎ＋ｌ　）ラインの加熱を行なうには第１表に示すよ
うに３つのパルス幅ｔ ｔ　”　ＯＯｒ　ｔｌ　ｏｒ　ｔｌ　＋　ｔ２の状態が
必要である。

ｔｌはＮラインが黒であるために同一発色濃度ヲ得るた
めに短かくし得るパルス幅で、これは発熱体の寿命の点
で望ましい結果をもたらす。

第３図は、第１表の熱リレキ補償を実現するための普通
に考えられるＩＣの構成を示す。

第３図において、ＩＣ１０の中には２個のラッチ回路１
１，１２１，２個のダート回路１３　、１４が構成され
ている。

ＩＣの端子記号の付は方は第１図と同じであり、０１な
いしＯｎは発熱体への接続端子（トランジスタのコレク
タ端子）である。

第３図において、ラッチ１１には（Ｎ＋１）ラインの画
信号、ラッチ１２にはＮラインの画信号がラッチされて
いるとすると、第２表のようなＥＮＢ信号によシ、第１
表に対応する発熱体の加熱ができる。

第　　　２　　　表 このように、第３図の如く構成されたＩＣを用いれば、
第１図の如く構成されたヘッドの機能と第１表の熱リレ
キ補償を行なうことができるｊ但し、第１図と第３図の
比較から判るように第３図のＩＣはラッチ回路１２とダ
ート回路１４が付加される分だけＩＣの回路が複雑化す
る。

本発明は、第３図の構成のＩＣとｔｌは同等の機能を有
し、且つ第１図と同程度の回路構成のＩＣを提供するこ
とを目的とするものである。

第４図に、本発明によるシフト・レジスタ方式のＩＣの
構成を、また、第５図にこのＩＣによるパルス幅調整の
タイミングを示す。

第４図のＩｃ１５は、シフト・レジスタ回路３゜ラッチ
回路１６．ダート回路１７．１８で構成されておシ、第
１図のＩＣに比べｒ−）回路１８が付加されているだけ
である。

本発明においては、このダート回路゛１８により次のよ
うにして熱リレキ補償を行なう。

第５図において、Ｎライン目の記録終了時点において、
ラッチ回路１６にはＮライン目の画信号がランチされて
いて、且つ、シフト・レジスタ３、　　には（Ｎ＋１）
ライン目画信号の転送が完了しているとすると、（Ｎ＋
１）ライン目のｔ１期間の熱リレキ補償の要否をラッチ
回路１６の出力とシフト・レジスタ３の出力をダート回
路１８を通して判定し、この結果をＬＡＴＣＨ−２の端
子によりランチ回路１６にラッチする。このランチされ
た情報によシｔ１期間の加熱後次にＬＡＴＣＨ−１端子
により（Ｎ＋１）ライン目のシフト・レジスタ回路をラ
ッチ回路１６に移しｔ２期間の加熱を行なう。

即ち、熱リレキ補償が必要な場合はｔ２期間だけの、不
要な場合は（ｔ１＋ｔ２）期間の発熱体が行なわれる。

また、全発熱体の熱リレキ補償を必要としない通常の記
録もできることは、上記の説明から明らかである。

上述したように、本発明は、熱リレキ補償をするために
シフト・レジスタの画信号をラッチ回路の出力を１ライ
ン（１ドツト）当９２回使用することによりＩＣのラッ
チ回路を（ヘッド全体として考える場合に）１ライン分
省略し々ＩＣの構成を提供するものである。

シフト・レジスタ方式のＩＣの設計において、この省略
によりＩＣのチップ・サイズは第１図の構成のＩＣと殆
んど同じ大きさｋすることができ、ＩＣコストの低減が
可能となる。

発熱体を一列に並べるライン・タイプのヘッドを構成す
る場合、ＩＣは数十個必要になるから、との効果は、ヘ
ッド・コストの低減に大いに役立つ。

一方、第４図と第３図の比較からＥＮＢ信号線が１本で
良いことも、ヘッドへのＩＣの搭載上有利な点と言うこ
とができる。

更に、ＩＣ中にＮ＝２〜３ラインの熱リレキ補償回路を
構成する場合も、第４図のような考え方を生かすことが
できる。

以上のことから明らかなように、本発明によれば、シフ
ト・レジスタ方式のＩＣを搭載するサーマルヘッドに要
求される機能を実現し、さらにヘッドのコストを低減す
ることができる。

【図面の簡単な説明】

第１図ないし第３図はシフト・レジスタ方式の感熱記録
用サーマ９ルヘツドの従来のＩＣの回路方式を示す図、 第４図は本１発明によるＩＣの回路構成を示す同第５図
は第４図の回路の機能を説明するだめの出力端子のタイ
ミング・チャートである０ＰＩＸ−ＩＮ　、　ＰＩＸ−
ＯＵＴ−・・画信号入力端子２励信号出力端子、ＣＫ・
・・画信号転送用クロック端子、ＬＡＴＣＨ・・・ラッ
チ端子、ＥＮＢ・・・加熱期間を決める信号端子、３・
・・シフト・レジスタ回路、１５−Ｉ　Ｃ，１６−・・
ラッチ回路、１７．１８・・・ダート回路、０１　ない
しＯｎ・・・端子。 特許出願人　　松下電器産業株式会社、。 代　理　人　　　星　　　野　　　恒　　　司　１」；
ノ第２図 ２ 第３図 ３７１− 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 感熱記録用の多数の発熱体を駆動するだめのシフトレジ
   スタ、１個また。は複数個のラッチ回路とダート回路　
   出力回路から成る半導体装置において、発熱体の１回の
   加熱（若しくは１ドツトの発色）のために特定のラッチ
   回路を少なく共２回使用することができるように構成さ
   れたダート回路を具備することを特徴とする感熱記録用
   半導体装置。