JPH0374555B2 - - Google Patents
Info
- Publication number
- JPH0374555B2 JPH0374555B2 JP57214333A JP21433382A JPH0374555B2 JP H0374555 B2 JPH0374555 B2 JP H0374555B2 JP 57214333 A JP57214333 A JP 57214333A JP 21433382 A JP21433382 A JP 21433382A JP H0374555 B2 JPH0374555 B2 JP H0374555B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- input terminal
- input
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、表示信号切換回路に関するもの
で、たとえば画像データメモリから読み出された
データによる文字信号を、通常通り伝送されてき
た映像信号の一部に挿入して表示させるスーパー
表示モードのときに用いられる。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a display signal switching circuit, which converts, for example, a character signal based on data read from an image data memory into a normally transmitted video signal. Used when in super display mode to insert and display in a section.
文字多重放送を受信できるテレビジヨン受像機
においては、スーパー表示ができるようになつて
おり、1水平期間内であつても、文字信号入力端
を選択したり、通常の映像信号入力端を選択した
りできる表示信号切換回路が設けられている。こ
の表示信号切換回路によつて、信号切換えが行わ
れる例を第1図に示して説明する。第1図のAは
通常の映像信号であり、Bは、文字信号である。
文字信号Bの絵柄部で切換回路が文字信号B側を
選択し、他の期間は映像信号Aを選択するものと
すると、その合成出力は、合成映像信号Cあるい
はDのようになる。合成映像信号Cは、文字信号
Bのペデスタルレベルb1と、映像信号Aのペデ
スタルレベルa1とが等しかつた場合を示し、合
成映像信号Dは、ペデスタルレベルa1,b1に
差があつた場合を示す。
Television receivers that can receive text multiplex broadcasts are now capable of super display, allowing you to select the text signal input terminal or normal video signal input terminal even within one horizontal period. A display signal switching circuit is provided that can switch the display signal. An example of signal switching performed by this display signal switching circuit will be described with reference to FIG. A in FIG. 1 is a normal video signal, and B is a character signal.
Assuming that the switching circuit selects the character signal B side in the picture portion of the character signal B, and selects the video signal A during the other periods, the combined output will be the combined video signal C or D. The composite video signal C indicates the case where the pedestal level b1 of the character signal B is equal to the pedestal level a1 of the video signal A, and the composite video signal D indicates the case where there is a difference between the pedestal levels a1 and b1. show.
本来、文字信号と映像信号とは、別々の径路を
通つて来て合成されるものであるから、ペデスタ
ルレベルa1,b1が完全に一致することはほと
んどない。ペデスタルレベルa1,b1に差位が
あるまま合成されると、表示文字が周辺の画像に
比べて明るすぎたり、暗すぎたりすることにな
り、画質品位が劣る。 Originally, character signals and video signals come through different paths and are combined, so pedestal levels a1 and b1 rarely match completely. If the pedestal levels a1 and b1 are combined with a difference, the displayed characters will be too bright or too dark compared to the surrounding images, resulting in poor image quality.
このような問題を解決するため、第2図に示す
ように、信号切換回路11の各入力部11a,1
1bの前段にそれぞれクランプ回路13,14を
設けることが行なわれる。各クランプ回路13,
14は、それぞれに入力する文字信号B、映像信
号Aのクランプレベルを共通の基準電圧V1でク
ランプし、同じペデスタルレベルにし、信号切換
回路11に入力しようとするものである。 In order to solve this problem, as shown in FIG.
Clamp circuits 13 and 14 are provided at the front stage of 1b, respectively. Each clamp circuit 13,
Reference numeral 14 is intended to clamp the clamp levels of the character signal B and the video signal A that are input to each with a common reference voltage V1, to make them the same pedestal level, and to input them to the signal switching circuit 11.
しかしながら、上記のような方法では、全く同
一のクランプ回路13,14が2つ必要であり、
素子数増加、電流量増加等の問題がある。さらに
また、クランプ回路を2つ用いるため、それだけ
クランクレベルのオフセツトが大きくなるという
問題もある。 However, the above method requires two identical clamp circuits 13 and 14;
There are problems such as an increase in the number of elements and an increase in the amount of current. Furthermore, since two clamp circuits are used, there is a problem in that the offset of the crank level increases accordingly.
この発明は上記の事情に鑑みてなされたもの
で、2種の第1、第2の入力映像信号を選択的に
切換え共通の出力端に導出し第3の映像信号を作
るのに、第1、第2の入力映像信号間のペデスタ
ルレベルを簡単な構成の回路で同一にし得、素子
数、電流量を低減し得る表示信号切換回路を提供
することを目的とする。
This invention was made in view of the above circumstances, and in order to selectively switch two types of first and second input video signals and derive them to a common output terminal to create a third video signal, the first and second input video signals are It is an object of the present invention to provide a display signal switching circuit that can make the pedestal level between second input video signals the same using a circuit with a simple configuration, and can reduce the number of elements and the amount of current.
この発明は、切換回路28の入力端28a,2
8b間に、一方の入力映像信号のペデスタルレベ
ルを基準電圧とする演算増幅器25を設けて、そ
の負帰還ループ26,27の出力によつて、他方
の映像信号のペデスタルレベルをコンデンサ22
を充放電することによつて制御し、両入力映像信
号のペデスタルレベルを同一にするようにしたも
のである。
In this invention, the input terminals 28a, 2 of the switching circuit 28
An operational amplifier 25 which uses the pedestal level of one input video signal as a reference voltage is provided between 8b and the pedestal level of the other video signal is set to the capacitor 22 by the output of the negative feedback loops 26 and 27.
The pedestal level of both input video signals is made to be the same.
以下この発明の実施例を図面を参照して説明す
る。第3図において、21は、通常の映像信号の
入力端子であり、コンデンサ22を介して、クラ
ンプレベル統一回路23の入力部23aと、切換
回路28の一方の入力端28aに接続されてい
る。
Embodiments of the present invention will be described below with reference to the drawings. In FIG. 3, reference numeral 21 denotes a normal video signal input terminal, which is connected via a capacitor 22 to an input section 23a of a clamp level unification circuit 23 and one input terminal 28a of a switching circuit 28.
一方24は、文字信号の入力端子であり、クラ
ンプレベル統一回路23の入力部23bと、信号
切換回路28の他方の入力端28bに接続されて
いる。 On the other hand, 24 is an input terminal for character signals, and is connected to the input section 23b of the clamp level unification circuit 23 and the other input terminal 28b of the signal switching circuit 28.
前記クランプレベル統一回路23は、その正入
力端に前記文字信号が入力される演算増幅器25
を有する。そして、この演算増幅器25の負入力
端には、前記映像信号が入力部23bを介して導
入され、また、この演算増幅器25の出力端と負
入力端間には、スイツチ26と抵抗27の直列接
続経路が設けられている。前記スイツチ26に
は、クランプパルスP1が加えられるもので、こ
のクランプパルスP1は映像信号のバツクポーチ
に位置する信号である。スイツチ26は、クラン
プパルスP1が入力したときオンし、それ以外の
期間はオフする。この結果、映像信号のバツクポ
ーチは、文字信号側の直流電位が演算増幅器25
の基準電圧となり負帰還がかけられる。 The clamp level unification circuit 23 includes an operational amplifier 25 to which the character signal is input to its positive input terminal.
has. The video signal is introduced into the negative input terminal of the operational amplifier 25 via the input section 23b, and a switch 26 and a resistor 27 connected in series are connected between the output terminal and the negative input terminal of the operational amplifier 25. A connection path is provided. A clamp pulse P1 is applied to the switch 26, and this clamp pulse P1 is a signal located at the back porch of the video signal. The switch 26 is turned on when the clamp pulse P1 is input, and is turned off during other periods. As a result, in the back porch of the video signal, the DC potential on the character signal side is
It becomes the reference voltage of , and negative feedback is applied.
即ち、演算増幅器25の負入力端の電圧が、正
入力端の電圧よりも低いと、出力電圧は中心電圧
よりも高くなり、抵抗27を介して、コンデンサ
22に充電電流を流す。この結果、コンデンサ2
2が充電されて負入力端電圧が高くなり、他方の
正入力端電圧(基準電圧)に近づく。これが何回
か行なわれると、正負入力端電圧は等しくなる。
よつて、映像信号、文字信号側のバツクポーチ電
位は等しくなる。演算増幅器25の負入力電圧
が、正入力電圧よりも高い場合は、前述とは逆の
動作で、コンデンサ22の電荷が放電され、正、
負入力端電圧を等しくするように動作する。 That is, when the voltage at the negative input terminal of the operational amplifier 25 is lower than the voltage at the positive input terminal, the output voltage becomes higher than the center voltage, causing a charging current to flow into the capacitor 22 via the resistor 27. As a result, capacitor 2
2 is charged, the negative input terminal voltage becomes high and approaches the other positive input terminal voltage (reference voltage). When this is done several times, the positive and negative input terminal voltages become equal.
Therefore, the back porch potentials on the video signal and character signal sides become equal. When the negative input voltage of the operational amplifier 25 is higher than the positive input voltage, the charge in the capacitor 22 is discharged, and the positive,
Operates to equalize negative input terminal voltage.
信号切換回路28は、映像信号A又は文字信号
Bの何れか一方を選択的に切換え出力するもの
で、切換パルスP2によつて制御され、両入力信
号を合成した第3の映像信号を出力する。 The signal switching circuit 28 selectively switches and outputs either the video signal A or the character signal B, is controlled by the switching pulse P2, and outputs a third video signal that is a combination of both input signals. .
上記のように、本回路によると、クランプ器は
1つで良く、それだけ、第2図の回路に比べて素
子数、電流量を低減することができる。また基準
電圧も別途作る必要がない。さらに、クランプ回
路部が1つであり、基準電圧としては片方の映像
信号のバツクポーチ部を直接用いるので、オフセ
ツトも改善される。 As described above, according to the present circuit, only one clamper is required, and the number of elements and the amount of current can be reduced accordingly compared to the circuit shown in FIG. Furthermore, there is no need to separately create a reference voltage. Furthermore, since there is only one clamp circuit section and the back porch section of one of the video signals is directly used as the reference voltage, offset is also improved.
第4図は、第3図の演算増幅器25、スイツチ
26、等を更に詳細に示すもので、第3図と同一
部は同じ符号を示している。第1の映像信号A
は、入力端子21、コンデンサ22を介して、ト
ランジスタQ3のベースに加えられる。一方、第
2の映像信号B(文字信号)は、入力端子24、
抵抗R8、トランジスタQ12を介して、トラン
ジスタQ1のベースに入力される。抵抗R9はバ
イアス抵抗である。トランジスタQ1〜Q4、ト
ランジスタQ5、抵抗R11,R12は差動増幅
回路を形成しており、出力は、トランジスタQ
6、トランジスタQ7,Q8によるスイツチ、抵
抗27を介して、トランジスタQ3のベースに帰
還される。クランプパルスP1はトランジスタQ
10,Q11、抵抗R1〜R3による増幅回路を
介して各トランジスタQ7,Q8のベースに、抵
抗R7,R6を介して加えられる。抵抗R4,R
5は、電源Vc.c.と接地間のバイアス抵抗である。
そして、トランジスタQ1,Q3のベースが、そ
れぞれ信号切換回路28の入力端に接続されてい
る。 FIG. 4 shows the operational amplifier 25, switch 26, etc. of FIG. 3 in more detail, and the same parts as in FIG. 3 are designated by the same reference numerals. First video signal A
is applied to the base of transistor Q3 via input terminal 21 and capacitor 22. On the other hand, the second video signal B (character signal) is input to the input terminal 24,
It is input to the base of transistor Q1 via resistor R8 and transistor Q12. Resistor R9 is a bias resistor. Transistors Q1 to Q4, transistor Q5, and resistors R11 and R12 form a differential amplifier circuit, and the output is from transistor Q.
6. The signal is fed back to the base of the transistor Q3 via a switch formed by transistors Q7 and Q8 and a resistor 27. Clamp pulse P1 is a transistor Q
10, Q11 and an amplifier circuit including resistors R1 to R3, and is applied to the bases of transistors Q7 and Q8 via resistors R7 and R6. Resistance R4, R
5 is a bias resistor between the power supply Vc.c. and ground.
The bases of the transistors Q1 and Q3 are each connected to the input terminal of the signal switching circuit 28.
クランプパルスP1が入力したときに、スイツ
チングトランジスタQ7,Q8はオンする。この
とき、トランジスタQ1,VBのベース電位VA
が、トランジスタQ3のベース電位よりも高い、
VB>VAと、トランジスタQ6のベース電位VD
は、VA=VBのときよりも高くなる。このため、
トランジスタQ6,Q8、抵抗27、コンデンサ
22の経路で充電が行なわれ、VAをVBに近づ
ける動作が得られる。逆にVB<VAであると、
VDは、VA=VBのときより低くなり、トランジ
スタQ6のエミツタ電位が低くなる。このため、
コンデンサ22、抵抗27、トランジスタQ7、
抵抗R0の経路で放電が行なわれ、VAをVBに
近づける動作が得られる。これによつて、第1、
第2の映像信号A,Bのペデスタルレベルを等し
くし、合成したときの第3の映像信号における絵
柄を安定なものとすることができる。なお、この
発明は、映像信号と文字信号とのペデスタルレベ
ルを統一する目的のみならず、送信されて来た映
像信号と、ビデオテープレコーダあるいは撮像装
置からの映像信号のペデスタルレベルを統一化す
るのにも用いることができる。 When the clamp pulse P1 is input, switching transistors Q7 and Q8 are turned on. At this time, the base potential VA of transistor Q1, VB
is higher than the base potential of transistor Q3,
VB>VA and base potential of transistor Q6 VD
becomes higher than when VA=VB. For this reason,
Charging is performed through the path of transistors Q6 and Q8, resistor 27, and capacitor 22, resulting in an operation that brings VA closer to VB. Conversely, if VB<VA,
VD becomes lower than when VA=VB, and the emitter potential of transistor Q6 becomes lower. For this reason,
capacitor 22, resistor 27, transistor Q7,
Discharge occurs through the path of resistor R0, and an operation that brings VA closer to VB is obtained. By this, first,
The pedestal levels of the second video signals A and B can be made equal, and the pattern in the third video signal when combined can be made stable. The purpose of this invention is not only to unify the pedestal levels of a video signal and a character signal, but also to unify the pedestal levels of a transmitted video signal and a video signal from a video tape recorder or an imaging device. It can also be used for
以上説明したように、この発明によると、2種
の第1、第2の入力映像信号を選択的に切換え、
共通の出力端に導出し、第3の合成映像信号を作
るのに、第1、第2の入力映像信号のペデスタル
レベルを簡単な構成の回路で同一にし得、素子
数、電流量を低減し得る表示信号切換回路を提供
することができる。
As explained above, according to the present invention, two types of first and second input video signals are selectively switched,
The pedestal levels of the first and second input video signals can be made the same using a circuit with a simple configuration, reducing the number of elements and the amount of current when leading to a common output terminal and creating a third composite video signal. It is possible to provide a display signal switching circuit that obtains a display signal.
第1図は映像信号、文字信号の合成時における
信号波形例を示す図、第2図は従来の表示信号切
換回路を示す図、第3図はこの発明の一実施例を
示す回路図、第4図は、第3図の回路の更に具体
的な回路を示す図である。
25……演算増幅器、26……スイツチ26、
28……切換回路。
FIG. 1 is a diagram showing an example of a signal waveform when combining a video signal and a character signal, FIG. 2 is a diagram showing a conventional display signal switching circuit, and FIG. 3 is a circuit diagram showing an embodiment of the present invention. FIG. 4 is a diagram showing a more specific circuit of the circuit shown in FIG. 3. 25... operational amplifier, 26... switch 26,
28...Switching circuit.
Claims (1)
を介して加えられ、第2の入力端に第2の映像信
号が加えられ、切換えタイミングパルスに応じ
て、第1、第2の入力端の何れか一方を選択的に
出力端と導通させて、第3の合成映像信号を得る
切換回路と、前記第2の入力端の第2の映像信号
が基準電圧入力端に加えられ、他方の入力端に前
記第1の入力端の第1の映像信号が加えられる演
算増幅器と、この演算増幅器の出力端と前記第1
の入力端間に接続され、前記第1の映像信号の水
平帰線期間のペデスタルレベル部のみでオンし、
前記演算増幅器の負帰還出力で前記コンデンサを
充放電させるスイツチ手段とを有することを特徴
とした表示信号切換回路。1 A first video signal is applied to the first input terminal via a capacitor, a second video signal is applied to the second input terminal, and the first and second input terminals are switched in accordance with the switching timing pulse. a switching circuit that selectively connects one of the two to the output terminal to obtain a third composite video signal; a second video signal of the second input terminal is applied to the reference voltage input terminal; an operational amplifier to which a first video signal from the first input terminal is applied; an output terminal of the operational amplifier and the first video signal;
is connected between the input terminals of the first video signal and turns on only at the pedestal level portion of the horizontal retrace period of the first video signal,
A display signal switching circuit comprising a switch means for charging and discharging the capacitor with the negative feedback output of the operational amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214333A JPS59104872A (en) | 1982-12-07 | 1982-12-07 | Switching circuit of display signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214333A JPS59104872A (en) | 1982-12-07 | 1982-12-07 | Switching circuit of display signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104872A JPS59104872A (en) | 1984-06-16 |
| JPH0374555B2 true JPH0374555B2 (en) | 1991-11-27 |
Family
ID=16654014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57214333A Granted JPS59104872A (en) | 1982-12-07 | 1982-12-07 | Switching circuit of display signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104872A (en) |
-
1982
- 1982-12-07 JP JP57214333A patent/JPS59104872A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59104872A (en) | 1984-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58100579A (en) | Graphic display control circuit in image reproduction device | |
| KR900019002A (en) | Combination circuit | |
| KR100192698B1 (en) | Television receiver | |
| US5905396A (en) | Clamp pulse circuit | |
| EP0074081A2 (en) | Signal processing unit | |
| US5864371A (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
| JPS59104872A (en) | Switching circuit of display signal | |
| US5499054A (en) | Character and pattern mixing apparatus for use in a video equipment | |
| JPS5952589B2 (en) | timing signal generator | |
| JPH04162876A (en) | Synchronization processing circuit | |
| JP2738431B2 (en) | Hold device | |
| JPH11161239A (en) | LCD drive circuit | |
| JP3244346B2 (en) | Switch circuit | |
| JPS59218080A (en) | Pedestal level clamp circuit | |
| JPH023586B2 (en) | ||
| JPS60259077A (en) | Signal switching device | |
| JPS6384379A (en) | Synchronizing signal separator circuit | |
| KR870000730Y1 (en) | Direct current restorer | |
| JP2507710Y2 (en) | PIP TV receiver | |
| JPH0346623Y2 (en) | ||
| JP2885330B2 (en) | Power circuit | |
| JPH0452683A (en) | Driving device for liquid crystal display panel | |
| JPS60139089A (en) | Synchronous detection circuit | |
| JPH0568154B2 (en) | ||
| JPS62274895A (en) | Switching circuit for operation of chrominance signal matrix |