JPH0374923A - 高電圧発振回路 - Google Patents
高電圧発振回路Info
- Publication number
- JPH0374923A JPH0374923A JP1210467A JP21046789A JPH0374923A JP H0374923 A JPH0374923 A JP H0374923A JP 1210467 A JP1210467 A JP 1210467A JP 21046789 A JP21046789 A JP 21046789A JP H0374923 A JPH0374923 A JP H0374923A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- turned
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【概！】
高電圧の周波数信号を発生する高電圧発振回路に関し、
低電圧（＋５ｖ系）の発振回路を使用せず、高電圧電源
により直接動作する発振回路および高電圧電源で直接動
作すると共に周波数が可変の発振回路を提供することを
目的とし、 高耐圧の第１のトランジスタのベースに該トランジスタ
をオン・オフ制御するスイッチ回路を設け、高耐圧の第
２のトランジスタのベースに前記第１のトランジスタの
出力を入力して、第２のトランジスタのコレクタ出力に
より前記スイッチ回路を＠御する構成および第２のトラ
ンジスタのコレクタと上記スイッチ回路の間に信号を遅
延するための遅延回路を備え、遅延回路の遅延時間を変
えることにより発振周波数を可変とするよう構成する。 ［産業上の利用分野］ 本発明は高電圧の周波数体重を発生ずる高電圧発振回路
に関する。 高電圧の発振出力信号を得る場合、通常の低電圧の１ラ
ンジスタによる発振回路により得た発振出力により高電
圧を断続する方法をｋることがある。そのような、低電
圧の電源が得られない場合に高電圧を直接得ることが望
まれている。 ［従来の技術］ 第４図は従来例の説明図である。 第４図において、従来はＡ、のブロック構成図に示すよ
うに、低電圧で動作する発振回路４０により発振出力を
発生し、その出力によりレベル変換回路４１を駆動する
。この構成例をＢ、に、発振回路４０の波形をＣ０、レ
ベル変換回路４１の出力波形をり、にそれぞれ示す。 発振回路自体は従来公知であり、Ｃ１のような波形の発
振信号を、ｎ、に示すように発光ダイオードに入力する
。発光ダ１オードの出力はレベル変換回路の受光トラン
ジスタに入力されてり、に示す出力波形を発生する。 ［発明が解決しようとする課題〕 上記の従来例では＋５ｖ系電源が存在する場合に大振暢
の発振出力を得ることができるが、＋５Ｖ系電源が存在
しない場合には、直接４−５ Ｖ以上の発振出力を得る
ことが困難であった。 本発明は低電圧（＋５ｖ系）の発振回路を使用せず、直
接高電圧の電源で動作する発振回路を提供することを目
的とする。 ［課題を解決するための手段］ 第１図は本発明の基本構成図である。 第１図において、１０は高耐圧の第１のトランジスタ、
１１は高耐圧の第２のトランジスタ、１２はスイッチ回
路、１３は遅延回路、１４〜１７は抵抗、■、は高電圧
ｔＢを表すい 本発明は低電圧（＋５ｖ系）電源を使用せず、高電圧電
源により直接動作する発振回路および高電圧１１ｉ１［
で直接動作すると共に周波数が可変の発振回路を提供す
ることを目的とする。 「作用］ 初めに、遅延回路１３が設Ｕられてない場合について説
明する。 第１図の第２のトランジスタ１１のコレクタに接続され
たスイッチ回路１２は、該第１のトランジスタ１０がオ
フの時（コレクタ電流が流れない時）ベースとエミッタ
間の接続をオフ状態どする。 この状態の時→−５■以上の高電圧の′ｇｌ源Ｖｔ１Ｄ
が投入されると（ｉｌ源スイッチは図示せず）、スイッ
チ回路１２を通って第１のトランジスタ１０にベース電
流が流れてこのトランジスタはベース・エミッタ間の接
続をオンにする。 この第１のトランジスタ１０の１電ツタの抵抗１７に発
生した電圧は、抵抗１６を介して第２のトランジスタ１
１０ベースに印加され、この第２のトランジスタ１１を
オン状態にする。この第２のトランジスタ１１のコ１／
クタには上記のスイッチ回路１２が接続されており、第
２のトランジスタ１１がオン状態になるεスイッチ回路
１２がオンに駆動される。スイッチ回路１２がオンにな
ると、第１のトランジスタ１０のベース・エミッタ間が
短絡すると共にベース電流がスイッチ回路１２を通って
エミッタに流れ、第１のトランジスタ１０はオフ状態に
なる。すると、第１のトランジスタ１０のエミッタの電
圧が低下して第２のトランジスタ１１はオフになり、こ
れに対応して第２のトランジスタのコレクタ電流が停止
して、スイッチ回路１２はオフに駆動され、以下上記の
動作が繰り返されて発振動作が行われる。 発振出力は、高電圧電源Ｖ□を断続した波形となり、第
１のトランジスタ１０または、第２のトランジスタの端
子の何れかから取り出すことができ、第１図の場合エミ
ッタから出力される。 上記に説明した遅延回路１３が設けられてない場合は、
発振出力の周波数は、回路素子や、接続線等の回路定数
に対応した周波数となってしまい、周波数を制御するこ
とができなかった。 この周波数を可変にしたいという要求を満たすための手
段として、第１図の点線で示す遅延回路１３を第２のト
ランジスタのコレクタとスイッチ回路１２の間に設けら
れている。この遅延回路１３の遅延時間は任意に設定可
能なものである。 この遅延回路１３により、第２のトランジスタ１１がオ
ン状態からオフ状態への変化、及びオフ状態からオン状
態への変化が遅延回路１３に設定された遅延時間だけ遅
れてスイッチ回路１２に供給されるため、その遅延時間
に対応して第１のトランジスタ１１から出力される発振
出力の周波数が制御される。 ［実施例Ｊ 第２図は実施例１の構成と波形を示す図、第３図は実施
例２の構成と波形を示す図である。 第２図の実施例１の構成は、第１図の基本構成において
遅延回路を含まない場合に対応し、周波数は固定されて
いる。 第２図のＡ、に示す実施例１の構成において、■、は高
電圧電源、Ｔｒ＋ は第１のトランジスタ、Ｔｒｔは第
２のトランジスタ、ＰＨは第２のトランジスタＴｒ、の
コレクタ電流により駆動されるフォトカプラ、ＺＤはツ
ェナーダイオード、Ｄはダイオード＋Ｒ１〜Ｒ４は抵抗
を表す。 第２図のＢ、に示す波形図は第１のトランジスタＴｒ＋
の電流（図Ａ、に１で示す）と第２のトランジスタ１１
８の電流状態（オン・オフ）を表す。 実施例１の動作を説明すると、高電圧の電源Ｖ□が投入
されると、第２の１ランジスタＴｒ。 がオフであるから、フォトカプラＰＨはオフ状態であり
第１のトランジスタＴｒ、はベース電流が供給されるの
でオンとなって電流ｌが流れる。これにより抵抗Ｒ４に
（Ｒ４ｘｌ）の電圧が発生する。この電圧により抵抗Ｒ
１，ダイオードＤを通って第２のトランジスタ１１雪の
ベースに次式により決まる電流■、が流れる。 Ｉｓ −（（Ｒｓ Ｘｌ） Ｖａｔ ＶＦ
］／Ｒｓ（但し、ｖｏは第２のトランジスタＴｒ、の
ベース・エミッタ間の電圧、■、はダイオードの順方向
降下電圧） この電流Ｉｍが第２のトランジスタ１１！をオンにする
のに十分な電流として流れると、このトランジスタがオ
ンとなる。第２のトランジスタＴｒ、がオンになると、
フォトカプラＰＨの発光ダイオードに電流が凍れ、フォ
トトランジスタがオンとなるため、第１のトランジスタ
Ｔｒ＋がオフとなり電流ｌは流れなくなる。電流ｌが流
れなくなると第２のトランジスタＴｒ、はオフとなり、
フォトカプラＰＨのフォトトランジスタもオフとなって
、第１のトランジスタＴｒ、は再びオンとなって電流量
が流れることになる。このように発振動作が行われる。 次に第３図の実施例２の構成について説明する。 第３図の実施例２の構成は、第１図の基本構成において
遅延回路を含む場合に対応し周波数が可変となる。第３
図のＡ、は実施例２の構成、Ｂ。 はその波形図である。 第３図Ａ、の実施例２は、第２図Ａ、の構成に対し、遅
延線（ＤＲＹで表示〉を第２のトランジスタ１１ｙのコ
レクタにフォトカプラＰＨを設け、遅延線の出力をフォ
トカプラＰＨに入力する構成にしたものである。 第３図Ｂに示す波形図は、ｌは第１のトランジスタＴｒ
、の電流、Ｔｒ、は第２のトランジスタ１１ｍの状ＩＩ
！（オン・オフ）、ＤＹは遅延線ＤＲＹの出力波形、Ｔ
、は遅延線ＤＲＹの遅延時間をそれぞれ表す。 動作を説明すると、電源Ｖ、を投入するとトランジスタ
Ｔｒ＋がオンになって電流ｌが流れ、電圧（Ｒ，ｘｌ）
が発生する。この電圧により第２のトランジスタＴｒ、
のベースに、上記実施例１（第２図）と同様の電流１．
がこのトランジスタをオンとするのに十分な電流れてオ
ン状態になる（Ｂ、の■）、第２のトランジスタＴｒ、
の出力は遅延線ＤＲＹによって所定時間Ｔ、だけ遅れて
フォトカプラＰ）Ｉの発光ダイオードを駆動する（Ｂ、
の■）。 このため、フォトカブラＰＨのフォトトランジスタがオ
ンとなり、第１のトランジスタ１２−はオフとなり、電
流ｌが流れなくなる（Ｂ、の■）。 電流ｌが流れなくなると、第２のトランジスタ１２はオ
フとなり（Ｂ、の■）、時間Ｔ４だけ遅れて（Ｂ、の■
）フォトカプラＰＨのフォトトンジスタがオフとなり、
再び第１のトランジスタ１２＋がオンとなる。従って電
流ｉが流れて（Ｂ。 の■）、以下■〜■の動作が繰り返されて、安定な発振
出力を得ることができる。 この発振回路の発振周波数は遅延線の遅延時間を調整す
ることにより任意に変更できる。
により直接動作する発振回路および高電圧電源で直接動
作すると共に周波数が可変の発振回路を提供することを
目的とし、 高耐圧の第１のトランジスタのベースに該トランジスタ
をオン・オフ制御するスイッチ回路を設け、高耐圧の第
２のトランジスタのベースに前記第１のトランジスタの
出力を入力して、第２のトランジスタのコレクタ出力に
より前記スイッチ回路を＠御する構成および第２のトラ
ンジスタのコレクタと上記スイッチ回路の間に信号を遅
延するための遅延回路を備え、遅延回路の遅延時間を変
えることにより発振周波数を可変とするよう構成する。 ［産業上の利用分野］ 本発明は高電圧の周波数体重を発生ずる高電圧発振回路
に関する。 高電圧の発振出力信号を得る場合、通常の低電圧の１ラ
ンジスタによる発振回路により得た発振出力により高電
圧を断続する方法をｋることがある。そのような、低電
圧の電源が得られない場合に高電圧を直接得ることが望
まれている。 ［従来の技術］ 第４図は従来例の説明図である。 第４図において、従来はＡ、のブロック構成図に示すよ
うに、低電圧で動作する発振回路４０により発振出力を
発生し、その出力によりレベル変換回路４１を駆動する
。この構成例をＢ、に、発振回路４０の波形をＣ０、レ
ベル変換回路４１の出力波形をり、にそれぞれ示す。 発振回路自体は従来公知であり、Ｃ１のような波形の発
振信号を、ｎ、に示すように発光ダイオードに入力する
。発光ダ１オードの出力はレベル変換回路の受光トラン
ジスタに入力されてり、に示す出力波形を発生する。 ［発明が解決しようとする課題〕 上記の従来例では＋５ｖ系電源が存在する場合に大振暢
の発振出力を得ることができるが、＋５Ｖ系電源が存在
しない場合には、直接４−５ Ｖ以上の発振出力を得る
ことが困難であった。 本発明は低電圧（＋５ｖ系）の発振回路を使用せず、直
接高電圧の電源で動作する発振回路を提供することを目
的とする。 ［課題を解決するための手段］ 第１図は本発明の基本構成図である。 第１図において、１０は高耐圧の第１のトランジスタ、
１１は高耐圧の第２のトランジスタ、１２はスイッチ回
路、１３は遅延回路、１４〜１７は抵抗、■、は高電圧
ｔＢを表すい 本発明は低電圧（＋５ｖ系）電源を使用せず、高電圧電
源により直接動作する発振回路および高電圧１１ｉ１［
で直接動作すると共に周波数が可変の発振回路を提供す
ることを目的とする。 「作用］ 初めに、遅延回路１３が設Ｕられてない場合について説
明する。 第１図の第２のトランジスタ１１のコレクタに接続され
たスイッチ回路１２は、該第１のトランジスタ１０がオ
フの時（コレクタ電流が流れない時）ベースとエミッタ
間の接続をオフ状態どする。 この状態の時→−５■以上の高電圧の′ｇｌ源Ｖｔ１Ｄ
が投入されると（ｉｌ源スイッチは図示せず）、スイッ
チ回路１２を通って第１のトランジスタ１０にベース電
流が流れてこのトランジスタはベース・エミッタ間の接
続をオンにする。 この第１のトランジスタ１０の１電ツタの抵抗１７に発
生した電圧は、抵抗１６を介して第２のトランジスタ１
１０ベースに印加され、この第２のトランジスタ１１を
オン状態にする。この第２のトランジスタ１１のコ１／
クタには上記のスイッチ回路１２が接続されており、第
２のトランジスタ１１がオン状態になるεスイッチ回路
１２がオンに駆動される。スイッチ回路１２がオンにな
ると、第１のトランジスタ１０のベース・エミッタ間が
短絡すると共にベース電流がスイッチ回路１２を通って
エミッタに流れ、第１のトランジスタ１０はオフ状態に
なる。すると、第１のトランジスタ１０のエミッタの電
圧が低下して第２のトランジスタ１１はオフになり、こ
れに対応して第２のトランジスタのコレクタ電流が停止
して、スイッチ回路１２はオフに駆動され、以下上記の
動作が繰り返されて発振動作が行われる。 発振出力は、高電圧電源Ｖ□を断続した波形となり、第
１のトランジスタ１０または、第２のトランジスタの端
子の何れかから取り出すことができ、第１図の場合エミ
ッタから出力される。 上記に説明した遅延回路１３が設けられてない場合は、
発振出力の周波数は、回路素子や、接続線等の回路定数
に対応した周波数となってしまい、周波数を制御するこ
とができなかった。 この周波数を可変にしたいという要求を満たすための手
段として、第１図の点線で示す遅延回路１３を第２のト
ランジスタのコレクタとスイッチ回路１２の間に設けら
れている。この遅延回路１３の遅延時間は任意に設定可
能なものである。 この遅延回路１３により、第２のトランジスタ１１がオ
ン状態からオフ状態への変化、及びオフ状態からオン状
態への変化が遅延回路１３に設定された遅延時間だけ遅
れてスイッチ回路１２に供給されるため、その遅延時間
に対応して第１のトランジスタ１１から出力される発振
出力の周波数が制御される。 ［実施例Ｊ 第２図は実施例１の構成と波形を示す図、第３図は実施
例２の構成と波形を示す図である。 第２図の実施例１の構成は、第１図の基本構成において
遅延回路を含まない場合に対応し、周波数は固定されて
いる。 第２図のＡ、に示す実施例１の構成において、■、は高
電圧電源、Ｔｒ＋ は第１のトランジスタ、Ｔｒｔは第
２のトランジスタ、ＰＨは第２のトランジスタＴｒ、の
コレクタ電流により駆動されるフォトカプラ、ＺＤはツ
ェナーダイオード、Ｄはダイオード＋Ｒ１〜Ｒ４は抵抗
を表す。 第２図のＢ、に示す波形図は第１のトランジスタＴｒ＋
の電流（図Ａ、に１で示す）と第２のトランジスタ１１
８の電流状態（オン・オフ）を表す。 実施例１の動作を説明すると、高電圧の電源Ｖ□が投入
されると、第２の１ランジスタＴｒ。 がオフであるから、フォトカプラＰＨはオフ状態であり
第１のトランジスタＴｒ、はベース電流が供給されるの
でオンとなって電流ｌが流れる。これにより抵抗Ｒ４に
（Ｒ４ｘｌ）の電圧が発生する。この電圧により抵抗Ｒ
１，ダイオードＤを通って第２のトランジスタ１１雪の
ベースに次式により決まる電流■、が流れる。 Ｉｓ −（（Ｒｓ Ｘｌ） Ｖａｔ ＶＦ
］／Ｒｓ（但し、ｖｏは第２のトランジスタＴｒ、の
ベース・エミッタ間の電圧、■、はダイオードの順方向
降下電圧） この電流Ｉｍが第２のトランジスタ１１！をオンにする
のに十分な電流として流れると、このトランジスタがオ
ンとなる。第２のトランジスタＴｒ、がオンになると、
フォトカプラＰＨの発光ダイオードに電流が凍れ、フォ
トトランジスタがオンとなるため、第１のトランジスタ
Ｔｒ＋がオフとなり電流ｌは流れなくなる。電流ｌが流
れなくなると第２のトランジスタＴｒ、はオフとなり、
フォトカプラＰＨのフォトトランジスタもオフとなって
、第１のトランジスタＴｒ、は再びオンとなって電流量
が流れることになる。このように発振動作が行われる。 次に第３図の実施例２の構成について説明する。 第３図の実施例２の構成は、第１図の基本構成において
遅延回路を含む場合に対応し周波数が可変となる。第３
図のＡ、は実施例２の構成、Ｂ。 はその波形図である。 第３図Ａ、の実施例２は、第２図Ａ、の構成に対し、遅
延線（ＤＲＹで表示〉を第２のトランジスタ１１ｙのコ
レクタにフォトカプラＰＨを設け、遅延線の出力をフォ
トカプラＰＨに入力する構成にしたものである。 第３図Ｂに示す波形図は、ｌは第１のトランジスタＴｒ
、の電流、Ｔｒ、は第２のトランジスタ１１ｍの状ＩＩ
！（オン・オフ）、ＤＹは遅延線ＤＲＹの出力波形、Ｔ
、は遅延線ＤＲＹの遅延時間をそれぞれ表す。 動作を説明すると、電源Ｖ、を投入するとトランジスタ
Ｔｒ＋がオンになって電流ｌが流れ、電圧（Ｒ，ｘｌ）
が発生する。この電圧により第２のトランジスタＴｒ、
のベースに、上記実施例１（第２図）と同様の電流１．
がこのトランジスタをオンとするのに十分な電流れてオ
ン状態になる（Ｂ、の■）、第２のトランジスタＴｒ、
の出力は遅延線ＤＲＹによって所定時間Ｔ、だけ遅れて
フォトカプラＰ）Ｉの発光ダイオードを駆動する（Ｂ、
の■）。 このため、フォトカブラＰＨのフォトトランジスタがオ
ンとなり、第１のトランジスタ１２−はオフとなり、電
流ｌが流れなくなる（Ｂ、の■）。 電流ｌが流れなくなると、第２のトランジスタ１２はオ
フとなり（Ｂ、の■）、時間Ｔ４だけ遅れて（Ｂ、の■
）フォトカプラＰＨのフォトトンジスタがオフとなり、
再び第１のトランジスタ１２＋がオンとなる。従って電
流ｉが流れて（Ｂ。 の■）、以下■〜■の動作が繰り返されて、安定な発振
出力を得ることができる。 この発振回路の発振周波数は遅延線の遅延時間を調整す
ることにより任意に変更できる。
第１図は本発明の基本構成図、第２図は実施例１の構成
よ波形を示す図、第３図は実施例２の槽底と波形を示す
図、第４図は従来例の説明図である。 第１図中、 １０：高耐圧の第１のトランジスタ ｌｌ：高耐圧の第２のトランジスタ １２：スイッチ回路 １３：遅延回路 １４〜１７：抵抗 ■、、：高電圧ｉｉｉ源 ［発明の効果］ 本発明によれば、通常の低電圧（＋５■系）の発振回路
を使用できない場合にも、高電圧電源系でその電源振幅
の出力を発生する発振回路を実現することができ、周波
数を遅延素子により可変とすることができる。
よ波形を示す図、第３図は実施例２の槽底と波形を示す
図、第４図は従来例の説明図である。 第１図中、 １０：高耐圧の第１のトランジスタ ｌｌ：高耐圧の第２のトランジスタ １２：スイッチ回路 １３：遅延回路 １４〜１７：抵抗 ■、、：高電圧ｉｉｉ源 ［発明の効果］ 本発明によれば、通常の低電圧（＋５■系）の発振回路
を使用できない場合にも、高電圧電源系でその電源振幅
の出力を発生する発振回路を実現することができ、周波
数を遅延素子により可変とすることができる。
Claims (2)
- （１）高耐圧の第１のトランジスタ（１０）のベースに
該トランジスタをオン・オフ制御するスイッチ回路（１
２）を設け、 高耐圧の第２のトランジスタ（１１）のベースに前記第
１のトランジスタ（１０）の出力を入力して、該第２の
トランジスタ（１１）のコレクタ出力により前記スイッ
チ回路（１２）を制御することを特徴とする高電圧発振
回路。 - （２）上記請求項１に記載の高電圧発振回路において、 上記第２のトランジスタ（１１）のコレクタと上記スイ
ッチ回路（１２）の間に信号を遅延するための遅延回路
（１３）を備え、 該遅延回路（１３）の遅延時間を変えることにより発振
周波数を可変とすることを特徴とする高電圧発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210467A JPH0374923A (ja) | 1989-08-15 | 1989-08-15 | 高電圧発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210467A JPH0374923A (ja) | 1989-08-15 | 1989-08-15 | 高電圧発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374923A true JPH0374923A (ja) | 1991-03-29 |
Family
ID=16589822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210467A Pending JPH0374923A (ja) | 1989-08-15 | 1989-08-15 | 高電圧発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374923A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009073427A (ja) * | 2007-09-24 | 2009-04-09 | Honda Motor Co Ltd | カーゴフロアボックス |
-
1989
- 1989-08-15 JP JP1210467A patent/JPH0374923A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009073427A (ja) * | 2007-09-24 | 2009-04-09 | Honda Motor Co Ltd | カーゴフロアボックス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806843A (en) | D.C. voltage supply circuit | |
| JPH03217904A (ja) | 入力モジュール | |
| JPH0374923A (ja) | 高電圧発振回路 | |
| US4242626A (en) | AC Motor drive | |
| US4920470A (en) | Voltage inverter | |
| JPS635436Y2 (ja) | ||
| JPH06267685A (ja) | ランプ点灯回路 | |
| JPS583197Y2 (ja) | 警報制御装置 | |
| JPS6249823B2 (ja) | ||
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JP2884517B2 (ja) | 光電スイッチの受光回路 | |
| JP2934055B2 (ja) | 抵抗体 | |
| JPH0412792Y2 (ja) | ||
| JP3060594B2 (ja) | 駆動回路 | |
| JPH0218710Y2 (ja) | ||
| JP2934054B2 (ja) | 抵抗体 | |
| JPS5938782Y2 (ja) | 水平トリガ回路 | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| SU1056434A1 (ru) | Генератор импульсов | |
| JPH0545118Y2 (ja) | ||
| JPS61238117A (ja) | パルス発生回路 | |
| JP2003143853A (ja) | クロック発振回路およびそれを備えたスイッチングレギュレータ | |
| JPS6128237A (ja) | 光送信回路 | |
| JP2000197350A (ja) | 外部トリガ式スイッチング電源装置 | |
| JPS6143280A (ja) | 電磁ポンプ制御回路 |