JPH0376332A

JPH0376332A - 時分割多重装置

Info

Publication number: JPH0376332A
Application number: JP21141089A
Authority: JP
Inventors: Tetsuo Maeda; 哲男前田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-08-18
Filing date: 1989-08-18
Publication date: 1991-04-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、例えば高速ディジタル回線を使用して端末デ
ータを時分割多重伝送する時分割多重装置に関する。

（従来の技術）第３図は時分割多重装置の基本構成の一例を示すもので
、１が時分割多重装置、２１〜２ｍは端末装置を示して
いる。時分割多重装置１は、高速ディジモル回ｔｊ［３
に接続された時分割多重化部４と、上記各端末装置２１
〜２ｍに対し各々低速回線３１〜３ｍを介して接続され
た複数の低速インタフェース１１〜１ｍと、制御部５と
を備えている。このうち時分割多重化部４は伝送データ
の多重化部と分離部とを有している。多重化部は、上記
各低速インタフェース１１〜１ｍを時分割ニアクセスす
ることにより端末装置２１〜２ｍの送信データを内部バ
ス６を介して導入し、これらの送信データを時分割多重
して高速ディジタル回線３へ送信する。分離部は、高速
ディジタル回゛線３を経て到来した時分割多重データを
端末データ毎に分離し、この分離した各端末データを対
応する低速インタフェース１１〜１ｍへ内部バス６を介
して転送する。

一方低速インタフェース１１〜１ｍは、端末装置２１〜
２ｍと時分割多重化部４との間の伝送データのインタフ
ェースを行なうもので、例えば第４図に示す如く送信バ
ッファ７１、受信バッファ７２およびタイミング生成回
路７３を備えている。

送信バッファ７１は、端末装置２１〜２ｍから送られた
送信データをタイミング生成回路７３から出力された端
末クロックＣＫ２に同期して一旦記憶し、しかるのち時
分割多重化部４から供給される続出制御信号ＲＳに従っ
て所定量ずつ読出して内部バス６へ出力する。受信バッ
ファ７２は、時分割多重化部４から内部バス６を経て転
送された受信データを書込制御信号ＷＳに従って記憶し
、しかるのちタイミング生成回路７３から発生される端
末クロックＣＫ２に同期して順次読出して端末装置２１
〜２ｍへ向けて出力する。尚、タイミング生成回路７３
は、上記端末クロックＣＫ２を時分割多重化部４から供
給される伝送りロックＣＫＩを分周することにより生成
する。

この様な構成であるから、各端末装置２１〜２ｍから送
信データが送出されると、これらの送信データは先ず低
速インタフェース１１〜１ｍの送信バッファ７１に各々
−旦書き込まれ、しかるのち時分割多重化部４から供給
される読出制御信号ＲＳに同期してそれぞれ予め定めら
れたタイミングで内部バス６上に読出され、時分割多重
化部４に導入される。そして、これらの送信データは時
分割多重化部４で時分割多重化されて高速ディジタル回
線３へ送信され、この高速ディジタル回線３を介して同
様の構成をなす相手側の時分割多重装置へ伝送される。

一方、上記高速ディジタル回線３を経て相手側の時分割
多重装置から時分割多重データが到来すると、この時分
割多重データは時分割多重化部４で端末データ毎に分離
され、しかるのち内部バス６上へ送出される。また、こ
のとき各低速インタフェース１１〜１ｍには、時分割多
重化部４から上記端末データの送出順序に対応して書込
制御信号ＷＳが時分割で供給される。このため、各低速
インタフェース１１〜１ｍには、上記内部バス６上に送
出された端末データ列のうち、それぞれ自己宛ての受信
データのみが導入されることになる。

そして、この受信データは受信バッファ７２に一層書き
込まれたのち、端末クロックＣＫ２に同期して一定の速
度で順次読み出されて端末装置２１〜２ｍへ伝送される
。

（発明が解決しようとする課題）ところが、この様な従来の装置には次のような問題点が
あった。すなわち、端末装置２１〜２ｍから送出された
送信データは、低速インタフェース１１〜１ｍで速度変
換されるだけでそのまま時分割多重化部４に転送され、
しかるのち時分割多重されて高速ディジタル回線３へ送
信される。

また、高速ディジタル回線３を経て到来したデータにつ
いても、時分割多重化部４で分離されたのち低速インタ
フェース１１〜１ｍでやはり速度変換されるだけでその
まま端末装置２１〜２ｍへ伝送される。このため、例え
ば低速インタフェース１１〜１ｍで障害が発生して正常
なデータ転送動作が行えなくなったり、また内部バス６
上や時分割多重化部４内で符号誤りなどが発生した場合
には、これらの障害の発生や符号誤りはそのデータを受
信した端末装置２１〜２ｍにおいてしか検出することが
できない。したがって、時分割多重装置内で障害が発生
したり、また伝送誤りが発生した場合に、適切な対応処
置を迅速に講じることが困難だった。

そこで本発明は上記点に着目し、時分割多重装置内で発
生した障害やデータ誤り等を時分割多重装置において検
出できるようにし、これにより適切な対応処置を迅速に
講じることができる時分割多重装置を提供することを目
的とする。

［発明の構成］（課題を解決するための手段）本発明は、上記目的を達成するために、複数の端末装置
に各々対応して設けられ端末装置に対する伝送データの
人出力を行なう複数の低速インタフェースと、これらの
低速インタフェースから出力された伝送データを時分割
多重して通信回線へ送出するとともに通信回線を介して
到来した時分割多重データを端末データに分解して対応
する低速インタフェースに転送する時分割多重化部とを
備えた時分割多重装置において、上記各低速インタフェ
ースに、データ変換手段と、異常検出手段とを備え、端
末装置から送られた伝送データに、上記データ変換手段
により、その符号形態にとって符号則違反となるビット
を一定のビット間隔で挿入して時分割多重化部へ出力す
るようにし、かつ時分割多重化部から転送された伝送デ
ータから、上記異常検出手段により符号則違反ビットを
検出し、この符号則違反ビットが一定のビット間隔で検
出されない場合にアラーム信号を発生するようにしたも
のである。

（作　用）この結果本発明によれば、送信側の時分割多重装置にお
いて、低速インタフェースで障害が発生しこれにより正
常なデータ転送動作が行なえなくなると、符号則違反ビ
ットの挿入も正常に行われなくなる。また、伝送中にデ
ータ誤りが発生すると、受信側の時分割多重装置で符号
則違反ビットが正常に検出できなくなる。このため、受
信側の時分割多重装置では、受信データの符号則違反ビ
ットの検出状態を監視することにより、送信側の時分割
多重装置で障害が発生したことがわかり、その時点で端
末装置へのデータ伝送を停止したり、また送信側の時分
割多重装置に送信動作を停止させるなどの適切な対応処
置を迅速に講じることが可能となる。

（実施例）第１図は、本発明の一実施例における時分割多重装置の
低速インタフェースの構成を示すものである。尚、時分
割多重装置の他の回路部については前記第３図と同一構
成なので詳しい説明は省略する。

低速インタフェース１０１〜１０ｍは、先ず送信系回路
部として、送信バッファ７１に加えて送信タイミング生
成回路７４と、符号変換回路８５と、符号則違反発生回
路（ＣＲＶ発生回路）７６と、切換回路７７とを有して
いる。

符号変換回路７５は、送信バッファ７１から読み出され
た送信データＳＤの符号形態をＮＲＺ（Ｎｏｎ　ｒｅｔ
ｕｒｎ−ｔｏ−Ｚｅｒｏ）符号からＣＭ　Ｉ　　（Ｃｏ
ｄｅｄＭａｒｋ　Ｉｎｖｅｒｓｉｏｎ）符号に変換する
ものである。

ＣＭＩ符号とは、例えば「０」を１０に、「１」を１１
と００とに交互に変換するようにしたもので、これによ
り“０″の連続を防止している。

ＣＲＶ発生回路７６は、上記送信バッファ７１から読出
された送信データＳＤの所定ビット毎に、そのビット列
に対し符号則違反となるビット（ＣＲＶビット）を発生
するもので、このＣＲＶビットを切換回路７７に出力す
る。切換回路７７は、送信タイミング生成回路７４から
発生される切換制御信号に従って符号変換回路７５の出
力とＣＲＶ発生回路７６の出力とを切換え、これにより
ＣＭＩ符号に変換された送信データに対し所定ビットお
きにＣＲＶ符号を挿入するものである。

送信タイミング生成回路７４は、時分割多重化部４から
送られる読出制御信号Ｒ８’　に同期して、送信バッフ
ァ７１への読出ゲート信号、符号変換回路７５およびＣ
ＲＶ発生回路７６へのタイミング信号、切換制御信号を
それぞれ発生する。

一方、受信系回路部としては、受信バッファ７２に加え
て受信タイミング生成回路７８と、符号変換回路７つと
、ＣＲＶ検出回路８０とを有している。

符号変換回路７９は、時分割多重化部４から内部バス６
を介して転送された受信データＨＲＤ’の符号形態をＣ
Ｍ！符号からＮＲＺ符号に変換するものである。ＣＲＶ
検出回路７３は、上記受信データＨＲＤ’の中からＣＲ
Ｖビットを検出し、ＣＲＶビットが所定のビット間隔で
検出されなくなった場合にアラーム信号ＡＬを発生する
。このアラーム信号ＡＬは、例えば時分割多重装置４の
制御部５に導入される。受信タイミング生成回路７９は
、時分割多重化部４から送られる書込制御信号ＷＳ′に
同期して受信バッファ７２への書込ゲート信号を発生す
る。

この様な構成であるから、端末装置２１〜２ｍから送信
された送信データＳＤは、通信タイミング生成回路７３
から発生される低速クロックＣＫ２に従って送信バッフ
ァ７１に順次書き込まを基に送信タイミング生成回路７
４で生成された続出ゲート信号に従って、上記送信バッ
ファ７１から送信データＳＤが一定ビットずつ読み出さ
れる。この送信データＳＤは、符号変換回路７５でＮＲ
Ｚ符号からＣＭＩ符号に符号変換されたのち、切換回路
７７を介して内部バス６へ送出される。

また、このときＣＲＶ発生回路７６では、上記送信デー
タＳＤの所定ビット毎にそのビット列に対し符号則違反
となるビットが発生され、このＣＲＶビットが切換回路
７７を介することにより上記ＣＭＩ符号の送信データＨ
８Ｄ′中に押入される。例えば、送信バッファ７１から
読出された送信データＳＤのビット列が第２図（ａ）に
示すようにｒｏｌｏｏｏｌｏｏＪであったとすると、こ
のビット列は符号変換回路７５で第２図（、ｂ　）に示
す如（ＣＭＩ符号に変換されるとともに、例えばその後
尾にＣＲＶビット′００”が付加されて、時分割多重化
部４に向けて送出される。

そうして各低速インタフェース１０１〜１０ｍから送出
された送信データＨ８Ｄ’　は、時分割多重化部４で相
互に時分割多重化されて高速ディジタル回線３へ送信さ
れる。

一方、高速ディジタル回線３を経て通信相手の時分割多
重装置から時分割多重データが到来すると、この時分割
多重データは時分割多重化部４で各端末データ毎に分離
されたのち、内部）くス６を経て各低速インタフェース
１０１〜１０ｍへ転送される。そうして低速インタフェ
ース１０１〜１０ｍに導入されると受信データＨＲＤ’
は、先ず符号変換回路７９でＣＭＩ符号からＮＲＺ符号
に戻され、しかるのち受信バッファ７２に書き込まれる
。尚、この書込み時のタイミング制御により上記受信デ
ータに付加されているＣＲＶビットが削除される。そし
て、この受信データＲＤは低速クロックＣＫ２に従って
受信バッファ７２から順次読み出され、低速回線３１〜
３ｍを経て端末装置２１〜２ｍへ送信される。

ところで、上記受信データＨＲＤ’が導入されるとＣＲ
Ｖ検出回路８０では、受信データＨＲＤ’中からＣＲＶ
ビットの監視が行なわれる。

そして、この状態でいま仮に送信側の時分割多重装置で
低速インタフェースが障害を起こし、これにより正常な
データ転送動作が行われなくなったトスル。そうすると
、ＣＲＶビットの付加し正常に行なわれないため、受信
側の時分割多重装置のＣＲＶ検出回路８０ではＣＲＶビ
ットが所定ビット間隔で検出できなくなる。そうすると
、ＣＲＶ検出回路８０からはその時点でアラーム信号Ａ
Ｌが発生され、制御部５に供給される。このため制御部
５では、例えば端末装置２１〜２ｍへのデータ送信動作
を停止するための動作が行なわれたり、また送信側の時
分割多重装置へ異常である旨の警報が伝えられる。

また、送信側の時分割多重装置において障害は生じてい
なくても、伝送品質の劣化やノイズの混入などによりデ
ータ誤りが発生した場合にも、受信側の時分割多重装置
ではＣＲＶビットが所定ビット間隔で検出されなくなり
、ＣＲＶ検出回路８０からはアラーム信号ＡＬが発生さ
れる。したがって、この場合にも制御部５において上記
したような適切な対応処置が迅速にとられる。

この様に本実施例であれば、低速インタフェース１０１
〜１０ｍの送信系において、送信データＳＤをＣＭＩ符
号に変換するとともに所定ビットおきにＣＲＶビットを
付加して送信し、かつ低速インタフェース１０１〜１０
ｍの受信系で受信データＨＲＤ’からＣＲＶビットが所
定間隔で検出されるか否かを監視し、検出されない場合
にアラーム信号ＡＬを発生するようにしたので、低速イ
ンタフェース１０１〜１０ｍで障害が発生した場合や伝
送中にデータ誤りが発生した場合には、これらを受信側
の時分割多重装置で検出することができる。このため、
端末装置２１〜２ｍにおいて受信データから検出するよ
うにしていた従来に比べて、障害や伝送路の品質劣化な
どを逸早く検出することができ、これにより適切な対応
策を迅速に講じることが可能となる。

尚、本発明は上記実施例に限定されるものではない０例
えば、上記実施例では内部バス６における送受信データ
の転送速度を従来と同速度に設定し、送信データに対し
ＣＲＶビットを所定ビットおきに付加して転送するよう
にしたが、速度変換により送受信データの転送速度を従
来よりも速くし、この速度変換により生じた余りビット
にＣＲＶビットを挿入して転送するようにしてもよい。

この様にすると、各低速インタフェースに対し割り当て
る送受信データの転送用タイムスロット長を、ＣＲＶビ
ット分だけ長くする必要がなくなり、従来と同ｑ長さに
設定することができる。

また、前記実施例では端末データを符号変換してＣＲＶ
ビットを付加するようにしたが、端末データの符号がＣ
ＲＶビットを付加または挿入可能な符号である場合には
、特に符号変換を行なわなくてもよい。その他、変換符
号の種類やＣＲＶビットの付加または挿入位置、低速イ
ンタフェースの回路構成、アラームが発生されたときの
対応策等についても、本発明の要旨を逸脱しない範囲で
種々変形して実施できる。

［発明の効果］以上詳述したように本発明によれば、各低速インタフェ
ースに、データ変換手段と、異常検出手段とを備え、端
末装置から送られた伝送データに、上記データ変換手段
により、その符号形態にとって符号則違反となるビット
を一定のビット間隔で挿入して時分割多重化部へ出力す
るようにし、かつ時分割多重化部から転送された伝送デ
ータから、上記異常検出手段により符号則違反ビットを
検出し、この符号則違反ビットが一定のビット間隔で検
出されない場合にアラーム信号を発生するようにしたこ
とによって、時分割多重装置内で発生した障害やデータ
誤り等を時分割多重装置において検出することができ、
これにより適切な対応処置を迅速に講じることができる
時分割多重装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における時分割多重装置の低
速インタフェースの構成を示す回路ブロック図、第２図
は符号変換およびＣＲＶビットの付加状態の一例を示す
ための信号波形図、第３図は時分割多重装置の基本構成
の一例を示すための回路ブロック図、第４図は同装置に
おける低速インタフェースの構成を示す回路ブロック図
、第５図は時分割多重伝送システムの概略構成図である
。１・・・時分割多重装置、２１〜２ｍ・・・端末装置、
３・・・高速ディジタル回線、３１〜３ｍ・・・低速回
線、４・・・時分割多重化部、５・・・制御部、６・・
・内部バス、７１・・・送信バッファ、７１・・・受信
バッファ、７３・・・通信クロック生成回路、７４・・
・送信タイミング生成回路、７５．７９・・・符号変換
回路、７６・・・符号則違反（ＣＲＶ）発生回路、７７
・・・切換回路、７８・・・受信タイミング生成回路、
８０・・・符号則違反（ＣＲＶ）検出回路、１０１〜１
０ｍ・・・低速インタフェース。

Claims

【特許請求の範囲】（１）複数の端末装置に各々対応して設けられ端末装置
に対する伝送データの入出力を行なう複数の低速インタ
フェースと、これらの低速インタフェースから出力され
た伝送データを時分割多重して通信回線へ送出するとと
もに通信回線を介して到来した時分割多重データを端末
データに分解して対応する低速インタフェースに転送す
る時分割多重化部とを備えた時分割多重装置において、
前記各低速インタフェースは、端末装置から送られた伝
送データにその符号形態にとって符号則違反となるビッ
トを一定のビット間隔で挿入して時分割多重化部へ出力
する変換手段と、前記時分割多重化部から転送された伝
送データから符号則違反ビットを検出しこの符号則違反
ビットが一定のビット間隔で検出されない場合にアラー
ム信号を発生する異常検出手段とを備えたことを特徴と
する時分割多重装置。（２）変換手段は、端末装置から
送られた伝送データを所定の零連続抑圧符号に変換し、
かつこの符号にとって符号則違反となるビットを前記符
号変換された伝送データに一定のビット間隔で挿入して
時分割多重化部へ出力することを特徴とする請求項（１
）記載の時分割多重装置。（３）変換手段は、端末装置から送られた伝送データを
所定の零連続抑圧符号に変換するとともに速度変換し、
かつこの速度変換により一定の間隔で生じた余剰ビット
に前記零連続抑圧符号にとって符号則違反となるビット
を挿入して時分割多重化部へ出力することを特徴とする
請求項（１）記載の時分割多重装置。