JPH0376507B2 - - Google Patents
Info
- Publication number
- JPH0376507B2 JPH0376507B2 JP25298084A JP25298084A JPH0376507B2 JP H0376507 B2 JPH0376507 B2 JP H0376507B2 JP 25298084 A JP25298084 A JP 25298084A JP 25298084 A JP25298084 A JP 25298084A JP H0376507 B2 JPH0376507 B2 JP H0376507B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- processing
- output
- output device
- status information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力装置制御方式に関し、特に入
出力装置と、該入出力装置へのデータの書込みお
よび／または該データ入出力装置からのデータの
読出しを行なう処理装置を含んで構成されるデー
タ処理システムにおいて、割り込み処理を使用す
ることなく、かつ効率のよい入出力装置のつき離
し制御を可能とする入出力制御方式に関する。
出力装置と、該入出力装置へのデータの書込みお
よび／または該データ入出力装置からのデータの
読出しを行なう処理装置を含んで構成されるデー
タ処理システムにおいて、割り込み処理を使用す
ることなく、かつ効率のよい入出力装置のつき離
し制御を可能とする入出力制御方式に関する。
第４図はデータ処理システムの１構成例であ
り、図中、１は中央処理装置（CPU）、２は主記
憶装置（MM）、３は共通バス、４，５……は入
出力装置である。
り、図中、１は中央処理装置（CPU）、２は主記
憶装置（MM）、３は共通バス、４，５……は入
出力装置である。
中央処理装置（CPU）１と主記憶装置（MM）
２は、協同して処理装置としての動作を行ない、
入出力装置４，５へのデータの書込みおよび／ま
たは入出力装置４，５からのデータの読出しを行
なう。
２は、協同して処理装置としての動作を行ない、
入出力装置４，５へのデータの書込みおよび／ま
たは入出力装置４，５からのデータの読出しを行
なう。
処理装置（CPU，MM）は、入出力装置に読
出し／書込み等の処理を依頼する場合、その処理
完了をチエツクしてから同一の入出力装置の次の
読出し／書込み等の処理を行なう必要がある。そ
して、入出力装置の完了をチエツクする方式とし
ては、従来次の２つの方式のいずれかが使用され
ていた。
出し／書込み等の処理を依頼する場合、その処理
完了をチエツクしてから同一の入出力装置の次の
読出し／書込み等の処理を行なう必要がある。そ
して、入出力装置の完了をチエツクする方式とし
ては、従来次の２つの方式のいずれかが使用され
ていた。
入出力装置へいつたん処理を依頼した後、他
の処理を行なわず、同一の入出力装置に関して
そのステータスが完了状態になるまで繰返しチ
エツクする方式。
の処理を行なわず、同一の入出力装置に関して
そのステータスが完了状態になるまで繰返しチ
エツクする方式。
入出力装置へ処理を依頼した後、いつたん他
の処理に移り、同一の入出力装置が処理完了時
に上げる割込みによりステータスの完了をチエ
ツクする方式。
の処理に移り、同一の入出力装置が処理完了時
に上げる割込みによりステータスの完了をチエ
ツクする方式。
第２図は、上記の方式を使用するときのブロ
ツク図であり、図中、１０は処理装置、１１は入
出力装置、１２は入出力依頼処理部、１３はステ
ータス情報チエツク処理部、１４は他の処理部、
１５はステータスを保持するステータスレジスタ
である。
ツク図であり、図中、１０は処理装置、１１は入
出力装置、１２は入出力依頼処理部、１３はステ
ータス情報チエツク処理部、１４は他の処理部、
１５はステータスを保持するステータスレジスタ
である。
第６図は、第２図の構成を使用したときの動作
フローである。
フローである。
第２図、第６図に関しては容易に理解されるの
で、詳細な説明は省略する。
で、詳細な説明は省略する。
また、第３図は、上記の方式を使用するとき
のブロツク図であり、図中、第２図と同一番号の
ものは同一名称のもの、１６はモニタコール処理
部、１７はモニタコール完了処理部、１８はモニ
タ部、１９は割込み処理部、２０は割込みベクタ
である。
のブロツク図であり、図中、第２図と同一番号の
ものは同一名称のもの、１６はモニタコール処理
部、１７はモニタコール完了処理部、１８はモニ
タ部、１９は割込み処理部、２０は割込みベクタ
である。
第７図は、第３図の構成を使用したときの動作
フローである。
フローである。
第３図において、処理装置１０が入出力装置１
１に処理を依頼する場合、対象とする入出力装置
１１が使用可能状態であるか否かを調べるため
に、モニタコール処理部１６がモニタ部１８に問
合せを行なう。モニタ部１８から「使用可」を通
知されたとき、入出力依頼処理部１２は、入出力
装置１１に処理を依頼する。この後、処理装置１
０では他の処理が可能となり、他の処理部１４が
動作を行なう。この後、入出力装置１１で処理が
完了すると、入出力装置１１から入出力完了割込
みが処理装置１０へ入力される。処理装置１０で
は、割込みベクタ２０内の当該入出力装置１１に
対応するエリアからモニタ内の番地情報が取出さ
れ、これによつて、モニタ部１８内の割込み処理
部１９が起動される。割込み処理部１９は、ステ
ータスレジスタ１５の内容をチエツクし、完了状
態を示していれば、その旨をモニタコール完了処
理部１７へ通知する。モニタコール完了処理部１
７では所定の処理を行ない、入出力装置１１に対
する処理はすべて終了する。その後、入出力装置
１１に処理を依頼する必要が生じたとき、上記し
たのと同様な処理が繰返される。
１に処理を依頼する場合、対象とする入出力装置
１１が使用可能状態であるか否かを調べるため
に、モニタコール処理部１６がモニタ部１８に問
合せを行なう。モニタ部１８から「使用可」を通
知されたとき、入出力依頼処理部１２は、入出力
装置１１に処理を依頼する。この後、処理装置１
０では他の処理が可能となり、他の処理部１４が
動作を行なう。この後、入出力装置１１で処理が
完了すると、入出力装置１１から入出力完了割込
みが処理装置１０へ入力される。処理装置１０で
は、割込みベクタ２０内の当該入出力装置１１に
対応するエリアからモニタ内の番地情報が取出さ
れ、これによつて、モニタ部１８内の割込み処理
部１９が起動される。割込み処理部１９は、ステ
ータスレジスタ１５の内容をチエツクし、完了状
態を示していれば、その旨をモニタコール完了処
理部１７へ通知する。モニタコール完了処理部１
７では所定の処理を行ない、入出力装置１１に対
する処理はすべて終了する。その後、入出力装置
１１に処理を依頼する必要が生じたとき、上記し
たのと同様な処理が繰返される。
上記の方式においては、入出力装置へ処理を
依頼した後、入出力装置が完了を示すステータス
を上げるまでは、他の処理が行なえず、処理効率
が悪いという欠点がある。
依頼した後、入出力装置が完了を示すステータス
を上げるまでは、他の処理が行なえず、処理効率
が悪いという欠点がある。
一方、上記の方式においては、入出力装置へ
処理を依頼した後、他の処理へ移ることができる
が、割込みベクタ２０および割込処理部１９を設
けるためにメモリ容量が大きくなるという欠点が
ある。
処理を依頼した後、他の処理へ移ることができる
が、割込みベクタ２０および割込処理部１９を設
けるためにメモリ容量が大きくなるという欠点が
ある。
上記の点を解決するために本発明は、入出力装
置と、該入出力装置へのデータの書込みおよび／
または該データ入出力装置からのデータの読出し
を行なう処理装置を含んで構成されるデータ処理
システムにおいて、上記処理装置に、上記入出力
装置に関するステータス情報を、当該ステータス
情報が当該入出力装置の動作完了状態を示すま
で、繰返し調べる処理を行なうステータス情報チ
エツク処理部と、上記入出力装置へ入出力動作を
依頼する処理を行なう入出力処理部とその他の処
理を行なう他の処理部とをそなえ、上記処理装置
は、上記入出力装置へ入出力動作を依頼する前
に、上記ステータス情報チエツク処理部によつて
当該入出力装置の動作が完了しているか否かを調
べ、完了状態を検出した時点に上記入出力依頼処
理部によつて当該入出力装置に入出力動作を依頼
し、該依頼済み時点で当該入出力装置に関する入
出力処理をいつたん終了して次の処理を他の処理
部で行なうよう構成したことを特徴とする。
置と、該入出力装置へのデータの書込みおよび／
または該データ入出力装置からのデータの読出し
を行なう処理装置を含んで構成されるデータ処理
システムにおいて、上記処理装置に、上記入出力
装置に関するステータス情報を、当該ステータス
情報が当該入出力装置の動作完了状態を示すま
で、繰返し調べる処理を行なうステータス情報チ
エツク処理部と、上記入出力装置へ入出力動作を
依頼する処理を行なう入出力処理部とその他の処
理を行なう他の処理部とをそなえ、上記処理装置
は、上記入出力装置へ入出力動作を依頼する前
に、上記ステータス情報チエツク処理部によつて
当該入出力装置の動作が完了しているか否かを調
べ、完了状態を検出した時点に上記入出力依頼処
理部によつて当該入出力装置に入出力動作を依頼
し、該依頼済み時点で当該入出力装置に関する入
出力処理をいつたん終了して次の処理を他の処理
部で行なうよう構成したことを特徴とする。
本発明は、入出力要求が発生した時には、入出
力装置の空きを確認した後で入出力装置に対して
入出力処理依頼を出すとともに、当該入出力装置
の動作完了を待たずに他の処理へ移行し、次の入
出力要求が発生した時には、当該入出力装置に対
して入出力処理依頼を出す前に、以前の入出力動
作に関する完了ステータスをチエツクするように
したものである。ここで、処理装置が入出力装置
に対して入出力処理を依頼し、プログラムがその
入出力装置の入出力処理の結果を使用するような
場合には、再度同じ入出力処理を依頼し、当該入
出力処理依頼終了を待つて、以前の入出力処理の
結果を利用することもできる。このようにするこ
とで、少ないハードウエア構成で効率よく入出力
装置を使用することができる。
力装置の空きを確認した後で入出力装置に対して
入出力処理依頼を出すとともに、当該入出力装置
の動作完了を待たずに他の処理へ移行し、次の入
出力要求が発生した時には、当該入出力装置に対
して入出力処理依頼を出す前に、以前の入出力動
作に関する完了ステータスをチエツクするように
したものである。ここで、処理装置が入出力装置
に対して入出力処理を依頼し、プログラムがその
入出力装置の入出力処理の結果を使用するような
場合には、再度同じ入出力処理を依頼し、当該入
出力処理依頼終了を待つて、以前の入出力処理の
結果を利用することもできる。このようにするこ
とで、少ないハードウエア構成で効率よく入出力
装置を使用することができる。
第１図は、本発明による一実施例のブロツク図
であり、図中、第２図、第３図と同一番号のもの
は同一名称のものである。第５図は、第１図図示
実施例の動作フローである。
であり、図中、第２図、第３図と同一番号のもの
は同一名称のものである。第５図は、第１図図示
実施例の動作フローである。
まず、処理装置１０が入出力装置１１に処理を
依頼する場合、ステータス情報チエツク処理部１
３が起動される。ステータス情報チエツク処理部
１３はステータスレジスタ１５の内容をチエツク
し、動作完了を示していれば入出力依頼処理部１
２を起動する。これにより、入出力依頼処理部１
２は、入出力装置１１へ処理を依頼する。そし
て、処理依頼が終つたとき処理装置１０では他の
処理が可能となり、他の処理部１４が動作を行な
う。
依頼する場合、ステータス情報チエツク処理部１
３が起動される。ステータス情報チエツク処理部
１３はステータスレジスタ１５の内容をチエツク
し、動作完了を示していれば入出力依頼処理部１
２を起動する。これにより、入出力依頼処理部１
２は、入出力装置１１へ処理を依頼する。そし
て、処理依頼が終つたとき処理装置１０では他の
処理が可能となり、他の処理部１４が動作を行な
う。
一方、入出力装置１１では、上記依頼された処
理が終了しても、ステータスレジスタ１５に完了
状態をセツトするのみであり、処理装置１０への
割込み等は行なわない。そして、処理装置１０に
おいて入出力装置１１への次の処理依頼が発生し
たとき、ステータス情報チエツク処理部１３が起
動される。ステータス情報チエツク処理部１３は
上記したようにステータスレジスタ１５の内容を
チエツクし、動作完了を示していれば入出力依頼
処理部１２を起動する。また前回の処理が終了し
ておらず、ステータスレジスタ１５の内容が動作
完了を示していなければ、ステータスレジスタ１
５の内容を繰返しチエツクする。この繰返しチエ
ツク中に動作完了を検出したとき、入出力依頼処
理部１２を起動する。以後、上記したと同様な動
作が繰返される。
理が終了しても、ステータスレジスタ１５に完了
状態をセツトするのみであり、処理装置１０への
割込み等は行なわない。そして、処理装置１０に
おいて入出力装置１１への次の処理依頼が発生し
たとき、ステータス情報チエツク処理部１３が起
動される。ステータス情報チエツク処理部１３は
上記したようにステータスレジスタ１５の内容を
チエツクし、動作完了を示していれば入出力依頼
処理部１２を起動する。また前回の処理が終了し
ておらず、ステータスレジスタ１５の内容が動作
完了を示していなければ、ステータスレジスタ１
５の内容を繰返しチエツクする。この繰返しチエ
ツク中に動作完了を検出したとき、入出力依頼処
理部１２を起動する。以後、上記したと同様な動
作が繰返される。
第８図と第９図は、プログラム、制御ソフト、
ハードウエアのレベルで示した入出力シーケンス
チヤート例であり、第８図は本発明の実施例のチ
ヤート例であり、プログラムの入出力マクロ１が
発生すると制御ソフトを介してハードウエアに対
して入出力要求１を出すとともに、当該ハードウ
エアの動作完了を待たずに他のプログラムへ移行
し、次にプログラムの入出力マクロ２が発生した
時には、制御ソフトを介してハードウエアに対し
て入出力要求２を出す前に、以前の入出力動作に
関する完了ステータスをチエツクしてから入出力
要求２を行うことを示している。第９図は上記の
の従来例のチヤート例であり、入出力要求１の
処理完了を待つてから、次のプログラム処理を行
い、当該処理の完了後に入出力要求２を行うこと
を示している。第８図、第９図から明らかなよう
に、本発明によれば、プログラムでＸで示す時間
がかかる処理を入出力要求１の完了前に行なうこ
とができる。
ハードウエアのレベルで示した入出力シーケンス
チヤート例であり、第８図は本発明の実施例のチ
ヤート例であり、プログラムの入出力マクロ１が
発生すると制御ソフトを介してハードウエアに対
して入出力要求１を出すとともに、当該ハードウ
エアの動作完了を待たずに他のプログラムへ移行
し、次にプログラムの入出力マクロ２が発生した
時には、制御ソフトを介してハードウエアに対し
て入出力要求２を出す前に、以前の入出力動作に
関する完了ステータスをチエツクしてから入出力
要求２を行うことを示している。第９図は上記の
の従来例のチヤート例であり、入出力要求１の
処理完了を待つてから、次のプログラム処理を行
い、当該処理の完了後に入出力要求２を行うこと
を示している。第８図、第９図から明らかなよう
に、本発明によれば、プログラムでＸで示す時間
がかかる処理を入出力要求１の完了前に行なうこ
とができる。
本発明によれば、ハードウエアを増大させるこ
となく、効率よく入出力装置を使用することがで
きるというすぐれた効果をもたらす。
となく、効率よく入出力装置を使用することがで
きるというすぐれた効果をもたらす。
第１図は本発明による一実施例のブロツク図、
第２図、第３図は従来例のブロツク図、第４図は
データ処理システムの一構成例、第５図は実施例
の動作フロー、第６図、第７図は従来例の動作フ
ロー、第８図は実施例の入出力シーケンスチヤー
ト例、第９図は従来例の入出力シーケンスチヤー
ト例である。 図中、１０は処理装置、１１は入出力装置、１
２は入出力依頼処理部、１３はステータス情報チ
エツク処理部、１４は他の処理部である。
第２図、第３図は従来例のブロツク図、第４図は
データ処理システムの一構成例、第５図は実施例
の動作フロー、第６図、第７図は従来例の動作フ
ロー、第８図は実施例の入出力シーケンスチヤー
ト例、第９図は従来例の入出力シーケンスチヤー
ト例である。 図中、１０は処理装置、１１は入出力装置、１
２は入出力依頼処理部、１３はステータス情報チ
エツク処理部、１４は他の処理部である。
Claims (1)
- １ 入出力装置と、該入出力装置へのデータの書
込みおよび／または該データ入出力装置からのデ
ータの読出しを行なう処理装置を含んで構成され
るデータ処理装置システムにおいて、上記処理装
置に、上記入出力装置に関するステータス情報
を、当該ステータス情報が当該入出力装置の動作
完了状態を示すまで、繰返し調べる処理を行なう
ステータス情報チエツク処理部と、上記入出力装
置へ入出力動作を依頼する処理を行なう入出力依
頼処理部とその他の処理を行なう他の処理部とを
そなえ、上記処理装置は、上記入出力装置へ入出
力動作を依頼する前に、上記ステータス情報チエ
ツク処理部によつて当該入出力装置の動作が完了
しているか否かを調べ、完了状態を検出した時点
に上記入出力依頼処理部によつて当該入出力装置
に入出力動作を依頼し、該依頼済み時点で当該入
出力装置に関する入出力処理をいつたん終了して
次の処理を他の処理部で行なうよう構成したこと
を特徴とする入出力装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25298084A JPS61131148A (ja) | 1984-11-30 | 1984-11-30 | 入出力装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25298084A JPS61131148A (ja) | 1984-11-30 | 1984-11-30 | 入出力装置制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131148A JPS61131148A (ja) | 1986-06-18 |
| JPH0376507B2 true JPH0376507B2 (ja) | 1991-12-05 |
Family
ID=17244825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25298084A Granted JPS61131148A (ja) | 1984-11-30 | 1984-11-30 | 入出力装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131148A (ja) |
-
1984
- 1984-11-30 JP JP25298084A patent/JPS61131148A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61131148A (ja) | 1986-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH0376507B2 (ja) | ||
| JP3130798B2 (ja) | バス転送装置 | |
| JPH0644193A (ja) | Ｉ／ｏレジスタアクセス方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS63298442A (ja) | アプリケ−ション管理装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP3029445B2 (ja) | 起動受付装置及び方法 | |
| JP2752818B2 (ja) | データ入出力の非同期処理方式 | |
| JPH04359352A (ja) | ディスク装置 | |
| JPH0675793A (ja) | 仮想計算機間データ送受信処理方法 | |
| JPS6349935A (ja) | 中央制御装置 | |
| JPS60160466A (ja) | 階層形シ−ケンス制御装置 | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPH04307652A (ja) | マルチプロセッサ間通信方式 | |
| JPH04342011A (ja) | 非同期入出力制御方式 | |
| JPS60256858A (ja) | プログラム・ロ−デイング処理方式 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JPH0242587A (ja) | 画像処理装置 | |
| JPH0659911A (ja) | 外部装置制御方式 | |
| JPH0424733B2 (ja) | ||
| JPS63170758A (ja) | 主記憶初期書き込み処理方式 | |
| JPS5960553A (ja) | デイスクデ−タ制御方式 | |
| JPS59212960A (ja) | プリフエツチ制御方式 | |
| JPH0575139B2 (ja) |