JPH0377360A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0377360A JPH0377360A JP1213839A JP21383989A JPH0377360A JP H0377360 A JPH0377360 A JP H0377360A JP 1213839 A JP1213839 A JP 1213839A JP 21383989 A JP21383989 A JP 21383989A JP H0377360 A JPH0377360 A JP H0377360A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- line
- insulating film
- interlayer insulating
- spiral inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/20—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F21/00—Variable inductances or transformers of the signal type
- H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F21/00—Variable inductances or transformers of the signal type
- H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
- H01F21/08—Variable inductances or transformers of the signal type continuously variable, e.g. variometers by varying the permeability of the core, e.g. by varying magnetic bias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/501—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特に、半導体集積回路を
構成する際に用いるインダクタあるいはトランスの構造
に関するものである。
構成する際に用いるインダクタあるいはトランスの構造
に関するものである。
第15図は半導体基板の上にスパイラルインダクタを形
成した従来例のインダクタの一例を示しており、また第
16図(a)は第15図のスパイラルインダクタの部分
平面図、第16図(b)は同図(a)のxvrb−xv
tb断面を示す図である。これらの図において、1はG
aps等の半導体基板、2は半導体基板lの上へ金属薄
膜を蒸着又はメツキ等の方法を用いて形成したらせん状
導体からなるインダクタ線路、8は入力端子、9は出力
端子、7は接地導体、6はスパイラルインダクタ2の中
心部と出力端子9の外側電極とを結ぶように蒸着又はメ
ツキにより形成した引き出し線路としての配線金属で、
これにより、スパイラルインダクタ配線2を半導体集積
回路を構成する他の要素と接続している。この配線金属
6は例えば空気等からなる絶縁層4を介してエアーブリ
ッジにより、あるいはインダクタ線路2の上へレジスト
又はボリイξドなどの高分子絶縁膜を塗布することによ
り形成した絶縁層4を介して形成され、これと交差する
他のインダクタ配線2とは接触しないよう絶縁されてい
る。また、Hは基板1と垂直の方向の磁界を示している
。
成した従来例のインダクタの一例を示しており、また第
16図(a)は第15図のスパイラルインダクタの部分
平面図、第16図(b)は同図(a)のxvrb−xv
tb断面を示す図である。これらの図において、1はG
aps等の半導体基板、2は半導体基板lの上へ金属薄
膜を蒸着又はメツキ等の方法を用いて形成したらせん状
導体からなるインダクタ線路、8は入力端子、9は出力
端子、7は接地導体、6はスパイラルインダクタ2の中
心部と出力端子9の外側電極とを結ぶように蒸着又はメ
ツキにより形成した引き出し線路としての配線金属で、
これにより、スパイラルインダクタ配線2を半導体集積
回路を構成する他の要素と接続している。この配線金属
6は例えば空気等からなる絶縁層4を介してエアーブリ
ッジにより、あるいはインダクタ線路2の上へレジスト
又はボリイξドなどの高分子絶縁膜を塗布することによ
り形成した絶縁層4を介して形成され、これと交差する
他のインダクタ配線2とは接触しないよう絶縁されてい
る。また、Hは基板1と垂直の方向の磁界を示している
。
次に動作について説明する。
第16図(a)のインダクタ配線2のようなパターンに
高周波電流■が流れる場合、同図(ロ)に示したように
、半導体基板1の表面と垂直方向に時間的に変化する磁
界Hが発生し、前記の磁界Hの時間的な変化を妨げる方
向に、インダクタ配vA2のパターンの両端に高周波電
圧Vが生ずる。上記の現象は次式(1)で表わされる。
高周波電流■が流れる場合、同図(ロ)に示したように
、半導体基板1の表面と垂直方向に時間的に変化する磁
界Hが発生し、前記の磁界Hの時間的な変化を妨げる方
向に、インダクタ配vA2のパターンの両端に高周波電
圧Vが生ずる。上記の現象は次式(1)で表わされる。
ここで、L、はインダクタ配線2のパターンにより得ら
れる自己インダクタンスである。また、スパイラルイン
ダクタ2は第15図に示すように出力側の引き出し線路
6以外は同一・平面上に形成されており、同方向に電流
が流れている線路間では偶モードとなり、インダクタン
ス成分を増加する電磁界結合が起こる。また、逆方向に
電流が流れている線路間では奇モードとなり、インダク
タンス成分を減少させる電磁界結合が起こる。相互イン
ダクタンスはこのようなすべての線路間に起こるW41
界結合の和となっている。スパイラルインダクタ2のイ
ンダクタ成分りは、このような自己インダクタンスL0
と隣接するインダクタ間に生ずる相互インダクタンスと
の和であり、これを弐で表すと、 L = L o +ΣM、+ΣM となる。上式において、M、は偶モード結合による相互
インダクタンス、M−は奇モード結合による相互インダ
クタンスである。このインダクタンスLの値は、パター
ンの巻線回数や形状、あるいはインダクタンス配線によ
り囲まれる面積などを適宜調整することにより、所望の
大きさに形成することができる。
れる自己インダクタンスである。また、スパイラルイン
ダクタ2は第15図に示すように出力側の引き出し線路
6以外は同一・平面上に形成されており、同方向に電流
が流れている線路間では偶モードとなり、インダクタン
ス成分を増加する電磁界結合が起こる。また、逆方向に
電流が流れている線路間では奇モードとなり、インダク
タンス成分を減少させる電磁界結合が起こる。相互イン
ダクタンスはこのようなすべての線路間に起こるW41
界結合の和となっている。スパイラルインダクタ2のイ
ンダクタ成分りは、このような自己インダクタンスL0
と隣接するインダクタ間に生ずる相互インダクタンスと
の和であり、これを弐で表すと、 L = L o +ΣM、+ΣM となる。上式において、M、は偶モード結合による相互
インダクタンス、M−は奇モード結合による相互インダ
クタンスである。このインダクタンスLの値は、パター
ンの巻線回数や形状、あるいはインダクタンス配線によ
り囲まれる面積などを適宜調整することにより、所望の
大きさに形成することができる。
また、第17図はスパイラルインダクタを用いたトラン
スの従来例の上面図であり、図において、2はスパイラ
ルインダクタ線路、6はインダクタ線路2の取り出し線
路である。木構成においては2ケのスパイラルインダク
タ2を内外に設けることにより相互インダクタンスを得
ている。
スの従来例の上面図であり、図において、2はスパイラ
ルインダクタ線路、6はインダクタ線路2の取り出し線
路である。木構成においては2ケのスパイラルインダク
タ2を内外に設けることにより相互インダクタンスを得
ている。
しかしながら、上記のような構成のインダクタンス素子
、及びトランスを有する半導体装置では、インダクタ線
路2の上部にエアーブリッジ等の方法により絶縁N4を
介して取り出し線路6をhしているため、製造プロセス
の制約上、取り出し線路6とインダクタ線路2との間隔
を広く形成することが困難であり、従って、取り出し線
路6とインダクタ線路2との間には必然的に線間カップ
リングによる寄生容量が生じてしまい、特に高周波帯で
の動作が困難であった。
、及びトランスを有する半導体装置では、インダクタ線
路2の上部にエアーブリッジ等の方法により絶縁N4を
介して取り出し線路6をhしているため、製造プロセス
の制約上、取り出し線路6とインダクタ線路2との間隔
を広く形成することが困難であり、従って、取り出し線
路6とインダクタ線路2との間には必然的に線間カップ
リングによる寄生容量が生じてしまい、特に高周波帯で
の動作が困難であった。
また、上記の構成の半導体装蓋においては、半導体集積
回路の設計上、大きな数値のインダクタンスを実現しよ
うとする場合、インダクタ配線2のパターンの巻線数を
多くしたり、インダクタ配線2により囲まれる面積を大
きくする必要があるが、これは半導体基板上でのスペー
スを多(とるため集積化の点で不利となると共に、製造
工程も複雑となり、さらには複雑な電磁界結合の影響に
より精度の高い設計が困難であるという欠点を有してい
る。
回路の設計上、大きな数値のインダクタンスを実現しよ
うとする場合、インダクタ配線2のパターンの巻線数を
多くしたり、インダクタ配線2により囲まれる面積を大
きくする必要があるが、これは半導体基板上でのスペー
スを多(とるため集積化の点で不利となると共に、製造
工程も複雑となり、さらには複雑な電磁界結合の影響に
より精度の高い設計が困難であるという欠点を有してい
る。
また、さらに、複数のインダクタ配線を用いてトランス
を構成しようとする場合には、第1のインダクタ配線に
より発生ずる磁界が他のインダクタ配線を有効に鎖交す
る必要があるため、その構造が極めて複雑となり、モノ
リシック化された半導体集積回路においてトランスを実
現することは不可能であった。
を構成しようとする場合には、第1のインダクタ配線に
より発生ずる磁界が他のインダクタ配線を有効に鎖交す
る必要があるため、その構造が極めて複雑となり、モノ
リシック化された半導体集積回路においてトランスを実
現することは不可能であった。
そこで、従来、上記の集積化の要望に応じるインダクタ
ンス素子として第18図(a)〜(C)に示づ−ものが
ある。即ち、第18図は実開昭6O−i36156号公
報に示された従来のインダクタンス素子の構成を示す図
であり、同図(a)はその要部斜視図、同図(b)はそ
の平面図、同図(C)は同図(b)のX■c−X■C断
面を示す図である。図において、lは半導体基板、la
は回路素子、2は下層スパイラルインダクタ配線、5は
スルーホール、12は上層スパイラルインダクタ配線、
6は上層1及び下層のインダクタ線路12.2を電気的
に直列接続する直線状の中間金属層インダクタ配線、1
0は第1層絶縁膜、20は第2N絶縁膜、30は第3層
絶縁膜、40は第4層絶縁膜である。上層インダクタ線
路12と下層・インダクタ線路2は共に同一寸法、形状
のもので、下層インダクタ線路2の内側端部と上層イン
ダクタ線路12の外側端部とがスルーホール5及び中間
金属N6で直列接続されており、これにより1つのイン
ダクタ素子が形成されている。このように形成されたイ
ンダクタ素子においては、インダクタ線路を多層構造と
したので小さな占有面積で大きなインダクタンス値が得
られる。
ンス素子として第18図(a)〜(C)に示づ−ものが
ある。即ち、第18図は実開昭6O−i36156号公
報に示された従来のインダクタンス素子の構成を示す図
であり、同図(a)はその要部斜視図、同図(b)はそ
の平面図、同図(C)は同図(b)のX■c−X■C断
面を示す図である。図において、lは半導体基板、la
は回路素子、2は下層スパイラルインダクタ配線、5は
スルーホール、12は上層スパイラルインダクタ配線、
6は上層1及び下層のインダクタ線路12.2を電気的
に直列接続する直線状の中間金属層インダクタ配線、1
0は第1層絶縁膜、20は第2N絶縁膜、30は第3層
絶縁膜、40は第4層絶縁膜である。上層インダクタ線
路12と下層・インダクタ線路2は共に同一寸法、形状
のもので、下層インダクタ線路2の内側端部と上層イン
ダクタ線路12の外側端部とがスルーホール5及び中間
金属N6で直列接続されており、これにより1つのイン
ダクタ素子が形成されている。このように形成されたイ
ンダクタ素子においては、インダクタ線路を多層構造と
したので小さな占有面積で大きなインダクタンス値が得
られる。
また、第17図に示すトランスの改良例として第19図
に多層構造のトランスを示す。図中、第18図と同一符
号は同一部分を示し、基板1上の配線金属6をスルーホ
ール5を介して、第1rM絶縁膜面10上のインダクタ
線路2の中心部と結線し、スパイラルインダクタを構成
している。又、第2層絶縁膜面20上の配線6をスルー
ホール5を介して、第3層絶縁膜面30上のインダクタ
線路2の中心部とを結線し、スパイラルインダクタを構
成している。各絶縁膜の膜厚は数μm〜数100μmの
範囲で、精密にコントロールできるため、上下のスパイ
ラルインダクタの相互インダクタンスを所望の値にコン
トールすることができ、小さな占有面積で大きな相互イ
ンダクタンスが得られる。
に多層構造のトランスを示す。図中、第18図と同一符
号は同一部分を示し、基板1上の配線金属6をスルーホ
ール5を介して、第1rM絶縁膜面10上のインダクタ
線路2の中心部と結線し、スパイラルインダクタを構成
している。又、第2層絶縁膜面20上の配線6をスルー
ホール5を介して、第3層絶縁膜面30上のインダクタ
線路2の中心部とを結線し、スパイラルインダクタを構
成している。各絶縁膜の膜厚は数μm〜数100μmの
範囲で、精密にコントロールできるため、上下のスパイ
ラルインダクタの相互インダクタンスを所望の値にコン
トールすることができ、小さな占有面積で大きな相互イ
ンダクタンスが得られる。
しかしながら、上記のような構成のインダクタンス素子
、及びトランスは、集積化の点では有利であるが、同一
層のインダクタ線路の線間に生じるカップリングによる
寄生容量、及び上層と下層のインダクタ線路間に生じる
カップリングによる寄生容量により、特に高周波帯域で
インダクタとして動作しなくなってしまうという恐れが
あり問題であった。
、及びトランスは、集積化の点では有利であるが、同一
層のインダクタ線路の線間に生じるカップリングによる
寄生容量、及び上層と下層のインダクタ線路間に生じる
カップリングによる寄生容量により、特に高周波帯域で
インダクタとして動作しなくなってしまうという恐れが
あり問題であった。
以上のように、従来例による半導体装置においては、取
り出し線路6とインダクタ線路2との線間カップリング
、同一層のインダクタ線路の隣接線間に生じる線間カッ
プリング、及び多層構造のインダクタを構成した場合に
生じる上下層のインダクタ線路間のカップリングによる
寄生容量により、特に高周波帯での動作が難しくなると
いう問題があった。
り出し線路6とインダクタ線路2との線間カップリング
、同一層のインダクタ線路の隣接線間に生じる線間カッ
プリング、及び多層構造のインダクタを構成した場合に
生じる上下層のインダクタ線路間のカップリングによる
寄生容量により、特に高周波帯での動作が難しくなると
いう問題があった。
この発明は、上述の問題点を解消するためになされたも
ので、種々の線路間の寄生容量を低減できるとともに、
少ない基板面積に大インダクタンスを有するスパイラル
インダクタパターンを容易に実現できる半導体装置、ま
た、スパイラルインダクタの形状を変えることなく主線
路のインダクタ成分を制御できる半導体装置、さらには
、少ない基板面積で大きな相互インダクタンスが可能と
なる半導体装置を提供することを目的とする・また、さ
らには従来のスパイラルインダクタ構造では構成するこ
とが不可能であった半導体装置を実現することも目的と
する。
ので、種々の線路間の寄生容量を低減できるとともに、
少ない基板面積に大インダクタンスを有するスパイラル
インダクタパターンを容易に実現できる半導体装置、ま
た、スパイラルインダクタの形状を変えることなく主線
路のインダクタ成分を制御できる半導体装置、さらには
、少ない基板面積で大きな相互インダクタンスが可能と
なる半導体装置を提供することを目的とする・また、さ
らには従来のスパイラルインダクタ構造では構成するこ
とが不可能であった半導体装置を実現することも目的と
する。
この発明に係る半導体装置は、スパイラルインダクタ線
路の中心部、およびスパイラルインダクタ線路の外側に
設けた電極の下部に存在する基板又は層間絶縁膜あるい
はその両方に貫通孔をあけ、下層面に形成したその2点
間を接続する引き出し線路との間で上記スパイラルイン
ダクタと外部の電極を電気的に接続するようにしたもの
である。
路の中心部、およびスパイラルインダクタ線路の外側に
設けた電極の下部に存在する基板又は層間絶縁膜あるい
はその両方に貫通孔をあけ、下層面に形成したその2点
間を接続する引き出し線路との間で上記スパイラルイン
ダクタと外部の電極を電気的に接続するようにしたもの
である。
また、この発明に係る半導体装置は、スパイラルインダ
クタを少なくとも2層以上の多層に設け、隣接する上下
2層のスパイラルインダクタの線路同士を平面から見て
互いに重ならないように互い違いに配置するようにした
ものである。
クタを少なくとも2層以上の多層に設け、隣接する上下
2層のスパイラルインダクタの線路同士を平面から見て
互いに重ならないように互い違いに配置するようにした
ものである。
また、この発明に係る半導体装置は、同一平面上に形成
したスパイラルインダクタの下部に金属により恩威した
複数の脚部を設けてスパイラルインダクタの大部分を基
板面より離してなるものにおいて、上記スパイラルイン
ダクタの隣接する2線路の複数の脚部を、その脚部を該
線路に平行な方向に1@次に結ぶとジグザグ状となるよ
うに交互に配置したものである。
したスパイラルインダクタの下部に金属により恩威した
複数の脚部を設けてスパイラルインダクタの大部分を基
板面より離してなるものにおいて、上記スパイラルイン
ダクタの隣接する2線路の複数の脚部を、その脚部を該
線路に平行な方向に1@次に結ぶとジグザグ状となるよ
うに交互に配置したものである。
また、この発明に係る半導体装置は、半導体基板の表面
上にインダクタ配線と絶縁層を交互に積層して形成した
多層構造のインダクタ配線を有するものにおいて、該イ
ンダクタ配線に囲まれ、かつ、絶縁層を貫通するように
磁性体材料を配設するようにしたものである。
上にインダクタ配線と絶縁層を交互に積層して形成した
多層構造のインダクタ配線を有するものにおいて、該イ
ンダクタ配線に囲まれ、かつ、絶縁層を貫通するように
磁性体材料を配設するようにしたものである。
また、この発明に係る半導体装置は、基板あるいは層間
絶縁膜又はその両方に貫通孔をあけ、その両面に線路を
つけて基板(絶縁膜)と垂直方向に線路を巻く第1のス
パイラルインダクタ線路を形成し、さらにこの第1のス
パイラルインダクタ線路の半導体基板又は層間絶縁膜の
表裏両面に形成され部分の上へ、さらに層間絶縁膜をか
ぶせ、その所要部分に貫通孔を設け、第1のスパイラル
インダクタ線路の外周にこれと相互インダクタンスを持
つように第2のスパイラルインダクタ線路を設けるよう
にしたものである。またさらには、このような構成のも
のにおいて、上記第1のスパイラルインダクタ線路群に
よって囲まれるように磁性体材料を配設するようにした
ものである。
絶縁膜又はその両方に貫通孔をあけ、その両面に線路を
つけて基板(絶縁膜)と垂直方向に線路を巻く第1のス
パイラルインダクタ線路を形成し、さらにこの第1のス
パイラルインダクタ線路の半導体基板又は層間絶縁膜の
表裏両面に形成され部分の上へ、さらに層間絶縁膜をか
ぶせ、その所要部分に貫通孔を設け、第1のスパイラル
インダクタ線路の外周にこれと相互インダクタンスを持
つように第2のスパイラルインダクタ線路を設けるよう
にしたものである。またさらには、このような構成のも
のにおいて、上記第1のスパイラルインダクタ線路群に
よって囲まれるように磁性体材料を配設するようにした
ものである。
また、さらにこの発明に係る半導体装置は、複数のスパ
イラルインダクタ線路を多層化したものにおいて、この
複数のスパイラルインダクタ線路の1つのスパイラルイ
ンダクタ線路のインダクタンス成分を、他のスパイラル
インダクタ線路に流れる信号の電流成分を可変とするこ
とで制御するようにしたものである。
イラルインダクタ線路を多層化したものにおいて、この
複数のスパイラルインダクタ線路の1つのスパイラルイ
ンダクタ線路のインダクタンス成分を、他のスパイラル
インダクタ線路に流れる信号の電流成分を可変とするこ
とで制御するようにしたものである。
[作用]
この発明においては、スパイラルインダクタの中心部、
およびスパイラルインダクタの外側に設けた電極の下部
に存在する基板又は層間絶!!膜あるいはその両方に貫
通孔をあけ、下層面に形成したその2点間を接続する引
き出し線路との間で線路を接合するようにしたので、引
き出し線路とスパイラルインダクタとの間の距離を十分
に広く形成することができ、引き出し線路とスパイラル
インダクタ線路との線間カップリングを防止できる。
およびスパイラルインダクタの外側に設けた電極の下部
に存在する基板又は層間絶!!膜あるいはその両方に貫
通孔をあけ、下層面に形成したその2点間を接続する引
き出し線路との間で線路を接合するようにしたので、引
き出し線路とスパイラルインダクタとの間の距離を十分
に広く形成することができ、引き出し線路とスパイラル
インダクタ線路との線間カップリングを防止できる。
また、この発明においては、スパイラルインダクタを少
な(とも2層以上の多層に設け、隣接層間のスパイラル
インダクタを互いに重ならないように配置するようにし
たので、上下層の配線間の距離を大きくとることができ
、多層にインダクタ配線を形成した場合に上下配線間に
生じる寄生容量を最小限に押さえることができる。
な(とも2層以上の多層に設け、隣接層間のスパイラル
インダクタを互いに重ならないように配置するようにし
たので、上下層の配線間の距離を大きくとることができ
、多層にインダクタ配線を形成した場合に上下配線間に
生じる寄生容量を最小限に押さえることができる。
また、この発明においては、同一平面上に形成したスパ
イラルインダクタの下部に金属により形成した脚部を設
け、上記スパイラルインダクタの大部分を基板面より離
してなるものにおいて、上記隣接するスパイラルインダ
クタの脚部を、互いの距離が最大になるように交互に設
けるようにしたので、同一平面上で隣接するするスパイ
ラルインダクタ間に生じる寄生容量を低減できる。
イラルインダクタの下部に金属により形成した脚部を設
け、上記スパイラルインダクタの大部分を基板面より離
してなるものにおいて、上記隣接するスパイラルインダ
クタの脚部を、互いの距離が最大になるように交互に設
けるようにしたので、同一平面上で隣接するするスパイ
ラルインダクタ間に生じる寄生容量を低減できる。
また、この発明においては、半導体基板の表面上にイン
ダクタ配線と絶縁層を交互に積層して形成した多層構造
のインダクタにおいて、インダクタ配線に囲まれ、絶縁
層を貰通ずるように磁性体材料を配設するようにしたの
で、少ない基板面積にて大きな相互インダクタンスが可
能となる。
ダクタ配線と絶縁層を交互に積層して形成した多層構造
のインダクタにおいて、インダクタ配線に囲まれ、絶縁
層を貰通ずるように磁性体材料を配設するようにしたの
で、少ない基板面積にて大きな相互インダクタンスが可
能となる。
また、この発明においては、基板あるいは層間絶縁膜又
はその両方に貫通孔をあけ、その両面に線路をつけて、
基板(絶縁膜)と垂直方向に線路を巻く第1のスパイラ
ルインダクタ線路の表裏両面の線路の上へ、さらに層間
絶縁膜をかぶせ、第1の線路と同一方向に巻く線路を設
けたので、基板表面と平行に磁界が発生する方向に相互
に結合を持つトランスを実現できる。また、さらにこれ
に磁性体材料を設けた構造では、少ない基板面積で大き
な相互コンダクタンスを実現できるトランスが得られる
。
はその両方に貫通孔をあけ、その両面に線路をつけて、
基板(絶縁膜)と垂直方向に線路を巻く第1のスパイラ
ルインダクタ線路の表裏両面の線路の上へ、さらに層間
絶縁膜をかぶせ、第1の線路と同一方向に巻く線路を設
けたので、基板表面と平行に磁界が発生する方向に相互
に結合を持つトランスを実現できる。また、さらにこれ
に磁性体材料を設けた構造では、少ない基板面積で大き
な相互コンダクタンスを実現できるトランスが得られる
。
また、さらにこの発明においては、スパイラルインダク
タを多層化し、各スパイラルインダクタへ流れる電流を
変化させることにより、相互インダクタンスを変化させ
て主線路のインダクタンス成分を変化させるようにした
ので、インダクタ成分に対して設計の変更が必要な場合
でも容易にインダクタ成分を調整することができるよう
になり、試作をしなおす必要がなくなり、装置を安価に
できる。
タを多層化し、各スパイラルインダクタへ流れる電流を
変化させることにより、相互インダクタンスを変化させ
て主線路のインダクタンス成分を変化させるようにした
ので、インダクタ成分に対して設計の変更が必要な場合
でも容易にインダクタ成分を調整することができるよう
になり、試作をしなおす必要がなくなり、装置を安価に
できる。
以下、この発明の一実施例を図について説明する。
第1図は、特許請求の範囲(1)記載の半導体装置の一
実施例によるインダクタの斜視図である。図において、
2はらせん状のインダクタ線路、5は半導体基板又は層
間絶縁膜1にあけた貫通孔(以下、バイアホールと略す
)を、11は半導体基板又は層間絶縁膜の裏側に形成し
た取り出し線路(以下裏面線路と略す)を示す。
実施例によるインダクタの斜視図である。図において、
2はらせん状のインダクタ線路、5は半導体基板又は層
間絶縁膜1にあけた貫通孔(以下、バイアホールと略す
)を、11は半導体基板又は層間絶縁膜の裏側に形成し
た取り出し線路(以下裏面線路と略す)を示す。
このインダクタの形成方法は、スパイラルインダクタ線
路2を半導体基板又は層間絶縁[1の上に設けた後、ス
パイラルインダクタ線路2の中心部及びスパイラルイン
ダクタ線路2の外側に設けた電極の下部にバイアホール
5を形成し、このバイアホール5の中に導体線路を設け
、裏面線路l1により基板又は層間絶縁1]#1の裏面
で各線路間を接合するようにしたものである。
路2を半導体基板又は層間絶縁[1の上に設けた後、ス
パイラルインダクタ線路2の中心部及びスパイラルイン
ダクタ線路2の外側に設けた電極の下部にバイアホール
5を形成し、このバイアホール5の中に導体線路を設け
、裏面線路l1により基板又は層間絶縁1]#1の裏面
で各線路間を接合するようにしたものである。
このような構成では、スパイラルインダクタ2の中心部
からの引き出し線路を基板の裏面に設けた裏面線路11
としたので、従来例で示したインダクタ線路2の上部へ
引き出し線路を設けていた構造のものと比較して、引き
出し線路(この場合は裏面線路11)とインダクタ線路
2との間の距離を必要に応じて十分に広く形成すること
ができ、取り出し線路とインダクタ線路間の寄生容量を
大幅に低減できるという利点がある。
からの引き出し線路を基板の裏面に設けた裏面線路11
としたので、従来例で示したインダクタ線路2の上部へ
引き出し線路を設けていた構造のものと比較して、引き
出し線路(この場合は裏面線路11)とインダクタ線路
2との間の距離を必要に応じて十分に広く形成すること
ができ、取り出し線路とインダクタ線路間の寄生容量を
大幅に低減できるという利点がある。
なお上記実施例では半導体基板又は層間絶縁膜1にバイ
アホール5をあけたのち、裏面線路11を形成したが、
裏面線路11を形成したのち、半導体基板又は層間絶縁
膜lを形成し、バイアホール5をあけてその中に導体線
路を形成したのち、インダクタ線路2等を形成するよう
にしてもよい。
アホール5をあけたのち、裏面線路11を形成したが、
裏面線路11を形成したのち、半導体基板又は層間絶縁
膜lを形成し、バイアホール5をあけてその中に導体線
路を形成したのち、インダクタ線路2等を形成するよう
にしてもよい。
また、第2、特許請求の範囲(2)記載の半導体装置の
一実施例によるインダクタを示すものであり、同図(a
)はその斜視図、同図(b)、 (C)はそれぞれ(a
)図のn b−n b断面、及びl1c−Inc断面を
示す図である。図において第1図と同一符号は同一部分
を示す。
一実施例によるインダクタを示すものであり、同図(a
)はその斜視図、同図(b)、 (C)はそれぞれ(a
)図のn b−n b断面、及びl1c−Inc断面を
示す図である。図において第1図と同一符号は同一部分
を示す。
このインダクタの形成方法は、インダクタ線路2を半導
体基板又は層間絶縁膜1の上に形成した後バイアホール
5をあけ、バイアホール5の中に導体線路を形成し、そ
の後、基板の裏面に裏面線路11を同図(b)、 (C
)に示すように、インダクタ線路2と平面から見て重な
らないよう交互に配置するようにするものである。
体基板又は層間絶縁膜1の上に形成した後バイアホール
5をあけ、バイアホール5の中に導体線路を形成し、そ
の後、基板の裏面に裏面線路11を同図(b)、 (C
)に示すように、インダクタ線路2と平面から見て重な
らないよう交互に配置するようにするものである。
本実施例では、多層構造のスパイラルインダクタ配線を
各層の配線が互いに重ならないように交互に配置するよ
うにしたので、上下層の配線間の距離を大きくとること
ができ、多層にインダクタ配線を形成した場合に上下配
線間の容量結合により生じる寄生容量を最小限に押さえ
ることができる。特に、厚い半導体基板1等の表面と裏
面にそれぞれインダクタ線路2と裏面線路11を形成し
た場合には、両者の間の距離を大きくとることができ、
線間の寄生容量をほとんど問題のない程度に防止できる
。
各層の配線が互いに重ならないように交互に配置するよ
うにしたので、上下層の配線間の距離を大きくとること
ができ、多層にインダクタ配線を形成した場合に上下配
線間の容量結合により生じる寄生容量を最小限に押さえ
ることができる。特に、厚い半導体基板1等の表面と裏
面にそれぞれインダクタ線路2と裏面線路11を形成し
た場合には、両者の間の距離を大きくとることができ、
線間の寄生容量をほとんど問題のない程度に防止できる
。
なお上記実施例では、半導体基板又は層間絶縁膜1にバ
イアホール5をあけたのち、裏面線路工lを形成したが
、裏面線路11を形成したのち、半導体基板又は層間絶
縁膜1を形成し、バイアホール5をあけてその中に導体
線路を形成したのち−、インダクタ線路2を形成するよ
うにしてもよい。
イアホール5をあけたのち、裏面線路工lを形成したが
、裏面線路11を形成したのち、半導体基板又は層間絶
縁膜1を形成し、バイアホール5をあけてその中に導体
線路を形成したのち−、インダクタ線路2を形成するよ
うにしてもよい。
一方、同一面に形成したスパイラルインダクタ配線にお
いて、隣接するインダクタ線路間の寄生容量を低減する
ためには、従来から第20図に示す構造が考えられてお
り、同図(a)にその平面図、同図(b)に(a)図の
xx b−xx b断面を示す。図中、1は半導体基板
、2はインダクタ線路、21はインダクタ線路2の下に
金属等の導体により形成された脚部であり、本構成は脚
部21を設けてインダクタ線路2の大部分を半導体基板
1より浮かすようにしたものである。このような構成に
おいては隣接するインダクタ路2間の大部分には空気が
介在するようになり、空気の比誘電率(=1)が半導体
基板1の比誘電率(GaAsで12)より格段に小さい
ため、インダクタ線路2間の線間容量は格段に小さくな
る。しかしながら、第20図に示すような構成のものに
おいては、インダクタ2の線間の間隔を狭くした際の線
間のカップリング容量は小さくすることができるが、導
体からなる脚部21どうしの間には空気と半導体基板1
が半々程度に介在することとなるため、ここで容量が生
じてしまうという問題点があった。
いて、隣接するインダクタ線路間の寄生容量を低減する
ためには、従来から第20図に示す構造が考えられてお
り、同図(a)にその平面図、同図(b)に(a)図の
xx b−xx b断面を示す。図中、1は半導体基板
、2はインダクタ線路、21はインダクタ線路2の下に
金属等の導体により形成された脚部であり、本構成は脚
部21を設けてインダクタ線路2の大部分を半導体基板
1より浮かすようにしたものである。このような構成に
おいては隣接するインダクタ路2間の大部分には空気が
介在するようになり、空気の比誘電率(=1)が半導体
基板1の比誘電率(GaAsで12)より格段に小さい
ため、インダクタ線路2間の線間容量は格段に小さくな
る。しかしながら、第20図に示すような構成のものに
おいては、インダクタ2の線間の間隔を狭くした際の線
間のカップリング容量は小さくすることができるが、導
体からなる脚部21どうしの間には空気と半導体基板1
が半々程度に介在することとなるため、ここで容量が生
じてしまうという問題点があった。
そこで、本発明による第20図の構成の改良例を第3図
に示す。即ち、第3図は特許請求の範囲(3)記載の半
導体装置の一実施例によるインダクタの構成を示す平面
図であり、図において、第20図と同一符号は同一部分
を示している。本実施例では同図に示すように、隣接す
るインダクタ線路2の脚部21どおしの距離が最大にな
るように交互に設けたため、従来のもの(第20図)と
比べて隣接する脚部21の間に生じる線間のカップリン
グを小さくでき、隣接するインダクタ線路2の間の寄生
容量を少なくできる。このため、従来のものより、より
高周波帯までインダクタとして使用可能となる。
に示す。即ち、第3図は特許請求の範囲(3)記載の半
導体装置の一実施例によるインダクタの構成を示す平面
図であり、図において、第20図と同一符号は同一部分
を示している。本実施例では同図に示すように、隣接す
るインダクタ線路2の脚部21どおしの距離が最大にな
るように交互に設けたため、従来のもの(第20図)と
比べて隣接する脚部21の間に生じる線間のカップリン
グを小さくでき、隣接するインダクタ線路2の間の寄生
容量を少なくできる。このため、従来のものより、より
高周波帯までインダクタとして使用可能となる。
また、第4図は特許請求の範囲(4)記載の半導体装置
の第工の実施例を示す図であり、同図(a)はその平面
図、同図中)は(a)図の■b−IVb断面1回図(C
)はその斜視図を示す図である。本実施例の半導体装置
は、例えばG a A sなどの半導体基板1の表面部
にあって、インダクタとして作用するパターンを有し、
金属薄膜で形威した第1インダクタ配線2と前記第1イ
ンダクタ配線2に積層させて、SiNあるいは5iON
などにより形威した絶縁層4と、前記絶縁層4に積層さ
せて、金属薄膜により形威した第2インダクタ配線12
と、これらのインダクタ配線2.12ならびに絶縁層4
によって囲まれ、かつ、これらを貫通して配設された透
磁率μが半導体基板1の透磁率μよりも大きい例えばフ
ェライトなどの磁性材料3とから成るものである。
の第工の実施例を示す図であり、同図(a)はその平面
図、同図中)は(a)図の■b−IVb断面1回図(C
)はその斜視図を示す図である。本実施例の半導体装置
は、例えばG a A sなどの半導体基板1の表面部
にあって、インダクタとして作用するパターンを有し、
金属薄膜で形威した第1インダクタ配線2と前記第1イ
ンダクタ配線2に積層させて、SiNあるいは5iON
などにより形威した絶縁層4と、前記絶縁層4に積層さ
せて、金属薄膜により形威した第2インダクタ配線12
と、これらのインダクタ配線2.12ならびに絶縁層4
によって囲まれ、かつ、これらを貫通して配設された透
磁率μが半導体基板1の透磁率μよりも大きい例えばフ
ェライトなどの磁性材料3とから成るものである。
第1インダクタ配線2に高周波信号電流が流れた場合、
本発明の従来技術の頁で述べたように、半導体基板1の
表面と垂直方向に時間的に変化する磁界Hが発生し、前
記第1インダクタ配線2のパターンの両端に磁界Hの時
間的変化を妨げる方向に高周波電圧が発生する。更に、
第1インダクタ配線2により発生した磁界Hは、磁性材
料3の内部を通過し、第2インダクタ配線12を鎖交す
るため、前記第2インダクタ配線12のパターンの両端
にも高周波電圧が発生し、この実施例の半導体装置はト
ランスとして動作する。
本発明の従来技術の頁で述べたように、半導体基板1の
表面と垂直方向に時間的に変化する磁界Hが発生し、前
記第1インダクタ配線2のパターンの両端に磁界Hの時
間的変化を妨げる方向に高周波電圧が発生する。更に、
第1インダクタ配線2により発生した磁界Hは、磁性材
料3の内部を通過し、第2インダクタ配線12を鎖交す
るため、前記第2インダクタ配線12のパターンの両端
にも高周波電圧が発生し、この実施例の半導体装置はト
ランスとして動作する。
ここで、磁性材料の挿入による効果を説明するために第
8図に一般的なループ形状の金属配線パターンを有する
インダクタ配線の概略図を示す。
8図に一般的なループ形状の金属配線パターンを有する
インダクタ配線の概略図を示す。
ループ形状の金属線パターンにおいて、その自己インダ
クタンスLはループ形状の半径をaとして次式(2)で
表わされる。インダクタ配線のパターンがループ形状を
なしていない場合でも、インダクタ配線により囲まれる
面積Sを用いて次式で表わすことができる。
クタンスLはループ形状の半径をaとして次式(2)で
表わされる。インダクタ配線のパターンがループ形状を
なしていない場合でも、インダクタ配線により囲まれる
面積Sを用いて次式で表わすことができる。
LocπB a” =B S =12)こ
こでμは、インダクタ配線によって囲まれる領域の透磁
率である。上式によると、例えばインダクタ配線によっ
て囲まれる領域の材質を例えばμ〜2500程度を有す
るフェライトなどとすることによって同じ面積Sの構造
によっても、大きな数値の自己インダクタンスLが得ら
れる。従って本実施例の構成のトランスにおいては小さ
な占有面積で大きな相互インダクタンスが得られる効果
がある。
こでμは、インダクタ配線によって囲まれる領域の透磁
率である。上式によると、例えばインダクタ配線によっ
て囲まれる領域の材質を例えばμ〜2500程度を有す
るフェライトなどとすることによって同じ面積Sの構造
によっても、大きな数値の自己インダクタンスLが得ら
れる。従って本実施例の構成のトランスにおいては小さ
な占有面積で大きな相互インダクタンスが得られる効果
がある。
また、第5図は特許請求の範囲(4)記載の半導体装置
の第2の実施例を示しており、同図(a)はその平面図
、同図(ハ)は(a)図のvb−vb断面を示す図であ
り、第5図(C)はその斜視図である。本実施例の半導
体装置は例えばGaAsなどの半導体基板1の表面部に
あって、インダクタとして作用するパターンを有し金属
薄膜で形威した第1.第2及び第3インダクタ配線2,
12.22とSiNあるいは5iONなどにより形威し
た絶縁層4と交互に積層させて形威し、これらのインダ
クタ配線2.12.22ならびに絶縁層4によって囲ま
れ、かつ、これらを貫通して配設された透磁率μが半導
体基板1の透磁率μよりも大きい、例えばフェライトな
どの磁性材料3とから成るものである。
の第2の実施例を示しており、同図(a)はその平面図
、同図(ハ)は(a)図のvb−vb断面を示す図であ
り、第5図(C)はその斜視図である。本実施例の半導
体装置は例えばGaAsなどの半導体基板1の表面部に
あって、インダクタとして作用するパターンを有し金属
薄膜で形威した第1.第2及び第3インダクタ配線2,
12.22とSiNあるいは5iONなどにより形威し
た絶縁層4と交互に積層させて形威し、これらのインダ
クタ配線2.12.22ならびに絶縁層4によって囲ま
れ、かつ、これらを貫通して配設された透磁率μが半導
体基板1の透磁率μよりも大きい、例えばフェライトな
どの磁性材料3とから成るものである。
この実施例に示す半導体装置の動作は、第4図に示す半
導体装置の動作と同様であり、3ボートを有するトラン
スとして動作する。
導体装置の動作と同様であり、3ボートを有するトラン
スとして動作する。
ここで、上記第4図及び第5図に示す第1及び第2の実
施例と同様の目的により多層構造のトランスに磁性材料
を使用したものとして従来から第21図に示すものがあ
る。即ち、第21図は特開昭61−294850号に示
された従来の多層構造トランスの断面図であり、第10
図と同一符号は同一部分を示す。本構成は半導体基板1
上に1層目配線2.絶縁j14.強磁性体層3.絶縁層
4゜及び2層目配線12を順次積層した構造を有してお
り、強磁性体層3の上下の配線は強磁性体層を間にして
トランス結合となる位置関係となっている。しかしなが
ら、このような従来例では第1層配線2と第2Ni配線
12との間の層に強磁性体層を有する構成となっている
ので、本発明の第4図及び第5図に示すように磁性体3
が積層した複数のスパイラルインダクタ配線を貫通する
ような構戒に比較して磁界の集中度が弱く、もれ磁束が
多くなり、大きな相互インダクタンスを得ることは難し
い。
施例と同様の目的により多層構造のトランスに磁性材料
を使用したものとして従来から第21図に示すものがあ
る。即ち、第21図は特開昭61−294850号に示
された従来の多層構造トランスの断面図であり、第10
図と同一符号は同一部分を示す。本構成は半導体基板1
上に1層目配線2.絶縁j14.強磁性体層3.絶縁層
4゜及び2層目配線12を順次積層した構造を有してお
り、強磁性体層3の上下の配線は強磁性体層を間にして
トランス結合となる位置関係となっている。しかしなが
ら、このような従来例では第1層配線2と第2Ni配線
12との間の層に強磁性体層を有する構成となっている
ので、本発明の第4図及び第5図に示すように磁性体3
が積層した複数のスパイラルインダクタ配線を貫通する
ような構戒に比較して磁界の集中度が弱く、もれ磁束が
多くなり、大きな相互インダクタンスを得ることは難し
い。
また、第4図及び第5図に示す上記実施例では基vi1
上にスパイラルインダクタ配線を多層に設け、基板表面
と垂直な方向に相互に結合を持つトランスを実現するよ
うにしたが、以下、多層インダクタ配線により基板表面
と平行に磁界が発生する方向に相互に結合を持つトラン
スを実現した例を以下に示す、即ち、第6図は特許請求
の範囲(5)記載の半導体装置の一実施例を示す図であ
り、第6図(a)はその斜視図、第6図(ロ)、(C)
はそ゛れぞれ同図(a)の構造を■b方向、及びVIc
方向から見た側面図である。これらの図において、同一
符号は同一のものを示し、12はインダクタ線路2上に
層間絶縁膜14を介して配線したインダクタ線路(以下
、第2Jl!インダクタ線路と称す)を指し、13は裏
面線路11の下に、層間絶縁膜14を介して配線したイ
ンダクタ線路(以下、第2層裏面線路と称す)を示す。
上にスパイラルインダクタ配線を多層に設け、基板表面
と垂直な方向に相互に結合を持つトランスを実現するよ
うにしたが、以下、多層インダクタ配線により基板表面
と平行に磁界が発生する方向に相互に結合を持つトラン
スを実現した例を以下に示す、即ち、第6図は特許請求
の範囲(5)記載の半導体装置の一実施例を示す図であ
り、第6図(a)はその斜視図、第6図(ロ)、(C)
はそ゛れぞれ同図(a)の構造を■b方向、及びVIc
方向から見た側面図である。これらの図において、同一
符号は同一のものを示し、12はインダクタ線路2上に
層間絶縁膜14を介して配線したインダクタ線路(以下
、第2Jl!インダクタ線路と称す)を指し、13は裏
面線路11の下に、層間絶縁膜14を介して配線したイ
ンダクタ線路(以下、第2層裏面線路と称す)を示す。
次にインダクタの形成方法を示す。
インダクタ線路2を半導体基板又は層間絶縁膜1の上に
形成したのち、層関絶ml!$14を形成して、その上
に第2層インダクタ線路12をインダクタ線路2を囲む
ように形成する0次に非等方性エツチング、例えばイオ
ン箋リング等の方法により半導体基板又は層間絶縁膜1
内にバイアホール5をあけ、バイアホール5中に導体線
路を形成したのち裏面線路11を形成する。そしてその
下に層間絶縁膜14を形成して、バイアホール5を層間
絶縁膜14へあけたのち、第2層裏面線路13を裏面線
路11を囲むようにして形成する。
形成したのち、層関絶ml!$14を形成して、その上
に第2層インダクタ線路12をインダクタ線路2を囲む
ように形成する0次に非等方性エツチング、例えばイオ
ン箋リング等の方法により半導体基板又は層間絶縁膜1
内にバイアホール5をあけ、バイアホール5中に導体線
路を形成したのち裏面線路11を形成する。そしてその
下に層間絶縁膜14を形成して、バイアホール5を層間
絶縁膜14へあけたのち、第2層裏面線路13を裏面線
路11を囲むようにして形成する。
このような構成においては、図に示すように、インダク
タ線路2、バイアホール5、裏面線路11で形成される
スパイラルインダクタを囲むように、第2層インダクタ
線路12、バイアホール5、第2層裏面線路13で形成
されるスパイラルインダクタを形成するようにしたので
、基板表面と平行に磁界が発生する方向に相互に結合を
もつトランスを少ない面積で形成できるという利点があ
る。
タ線路2、バイアホール5、裏面線路11で形成される
スパイラルインダクタを囲むように、第2層インダクタ
線路12、バイアホール5、第2層裏面線路13で形成
されるスパイラルインダクタを形成するようにしたので
、基板表面と平行に磁界が発生する方向に相互に結合を
もつトランスを少ない面積で形成できるという利点があ
る。
なお、第6図(イ)に同図(a)中の第2インダクタ線
路12.バイアホール5.及び第2層裏面線路13で形
成されるスパイラルインダクタを、第6図(e)にイン
ダクタ線路2.バイアホール5.及び裏面線路11で形
成されるスパイラルインダクタを示す。
路12.バイアホール5.及び第2層裏面線路13で形
成されるスパイラルインダクタを、第6図(e)にイン
ダクタ線路2.バイアホール5.及び裏面線路11で形
成されるスパイラルインダクタを示す。
なお上記実施例では、半導体基板又は層間絶縁膜1の上
にインダクタ線路21層間絶縁膜14゜第2層インダク
タ線路12を形成したのちに、バイアホール5をあけ、
裏面線路11、層間絶縁膜14、第2層裏面線路13を
形成したが、基板と垂直な方向に巻くインダクタの外側
に、同じく基板と垂直に巻くインダクタを持つトランス
を形成できるならば、バイアホールを介さないで電気的
に接続したり、あるいは絶縁膜の代わりに空気層を設け
て層間の絶縁を行なう等、他のどの樺な方法を用いても
かまわない。
にインダクタ線路21層間絶縁膜14゜第2層インダク
タ線路12を形成したのちに、バイアホール5をあけ、
裏面線路11、層間絶縁膜14、第2層裏面線路13を
形成したが、基板と垂直な方向に巻くインダクタの外側
に、同じく基板と垂直に巻くインダクタを持つトランス
を形成できるならば、バイアホールを介さないで電気的
に接続したり、あるいは絶縁膜の代わりに空気層を設け
て層間の絶縁を行なう等、他のどの樺な方法を用いても
かまわない。
また上記トランスの相互結合を増すなどの目的で、イン
ダクタ2.バイアホール5.裏面線路llで構成される
スパイラルインダクタの中央部に、例えばフェライトな
どのように透磁率が半導体基板または層間絶縁膜の透磁
率よりも大きい磁性体材料を挿入してもよく、この場合
の一例を第7図(a)、 (b)に示す0両図はそれぞ
れ上記第6図中)、及び(C)に相当するものであり、
同図において、第6図と同一符号は同一部分を示し、3
はフェライト等の磁性材料である。第7図(a)、 (
b)に示す構造では、インダクタ配線2,12によって
囲まれる領域に磁性材料3を配設しているので、より大
きな相互インダクタンスの値を実現することができ、素
子の集積化が可能となる。
ダクタ2.バイアホール5.裏面線路llで構成される
スパイラルインダクタの中央部に、例えばフェライトな
どのように透磁率が半導体基板または層間絶縁膜の透磁
率よりも大きい磁性体材料を挿入してもよく、この場合
の一例を第7図(a)、 (b)に示す0両図はそれぞ
れ上記第6図中)、及び(C)に相当するものであり、
同図において、第6図と同一符号は同一部分を示し、3
はフェライト等の磁性材料である。第7図(a)、 (
b)に示す構造では、インダクタ配線2,12によって
囲まれる領域に磁性材料3を配設しているので、より大
きな相互インダクタンスの値を実現することができ、素
子の集積化が可能となる。
なお、前記実施例では磁性材料としてフェライトを用い
る場合について述べたが、例えば鉄、ケイ素鉄、あるい
は鉄・ニッケル合金などその他の磁性材料を用いるよう
にしてもよい。
る場合について述べたが、例えば鉄、ケイ素鉄、あるい
は鉄・ニッケル合金などその他の磁性材料を用いるよう
にしてもよい。
また前記実施例においては、GaAs基板1を用いる場
合について述べたが、必ずしもこれに限定されるもので
はなく、インジウム、リン(InP)など、その他の半
導体基板を用いる場合にも適用できることは言うまでも
ない。
合について述べたが、必ずしもこれに限定されるもので
はなく、インジウム、リン(InP)など、その他の半
導体基板を用いる場合にも適用できることは言うまでも
ない。
また、第9図(a)は特許請求の範囲(7)の半導体装
置の第1の実施例によるインダクタの構造を示す図であ
り、図において、7は半導体基板1の裏面に形成された
接地導体、2は主線路となるスパイラルインダクタ線路
、4はスパイラルインダクタを多層化するために設けた
層間絶縁膜、8は入力端子、9は出力端子、6はスパイ
ラルインダクタ配!2から出力端子9への引き出し線路
、15は多層化したスパイラルインダクタ配線、16は
スパイラルインダクタ15の入力端子8と出力端子9と
の間に設けた信号源である。
置の第1の実施例によるインダクタの構造を示す図であ
り、図において、7は半導体基板1の裏面に形成された
接地導体、2は主線路となるスパイラルインダクタ線路
、4はスパイラルインダクタを多層化するために設けた
層間絶縁膜、8は入力端子、9は出力端子、6はスパイ
ラルインダクタ配!2から出力端子9への引き出し線路
、15は多層化したスパイラルインダクタ配線、16は
スパイラルインダクタ15の入力端子8と出力端子9と
の間に設けた信号源である。
また、第9図(1))は同図(a)の等価回路を示す図
であり、主線路となるスパイラルインダクタ2に印加さ
れる信号の電流成分を11.多層化されたスパイラルイ
ンダクタ15の入出力端子間に接続された信号源のイン
ピーダンスをZo、電流成分をI2とし、主線絡となる
スパイラルインダクタ2のインダクタ成分をLl、入出
力端子間の電圧を■1 とする。多層化されたインダク
タ15に関しても同様にインダクタ成分をLz、入出力
端子間電圧を■2とする。また、相互インダクタンスを
Mとすると、V、、V、は次の(3)〜(5)式で表わ
される。
であり、主線路となるスパイラルインダクタ2に印加さ
れる信号の電流成分を11.多層化されたスパイラルイ
ンダクタ15の入出力端子間に接続された信号源のイン
ピーダンスをZo、電流成分をI2とし、主線絡となる
スパイラルインダクタ2のインダクタ成分をLl、入出
力端子間の電圧を■1 とする。多層化されたインダク
タ15に関しても同様にインダクタ成分をLz、入出力
端子間電圧を■2とする。また、相互インダクタンスを
Mとすると、V、、V、は次の(3)〜(5)式で表わ
される。
V+ −jωL+ 11 +jωMIz
−(3)Vz=jωLzrz+jωM!、 ・・
・(4)Vt −Zolg ・
・・(5)よって、主線路のスパイラルインダクタ2の
入出力端子間のインピーダンスZlは上記(3)式より
、I Z、 − i 上記(6)式において、各スパイラルインダクタのイン
ダクタ成分り、、Lと信号源インピーダンスZ0は定数
であるから、Z、はi、、1.の関数であることがわか
る。従って、I2を制御すれば、ZIを変化させること
ができる。
−(3)Vz=jωLzrz+jωM!、 ・・
・(4)Vt −Zolg ・
・・(5)よって、主線路のスパイラルインダクタ2の
入出力端子間のインピーダンスZlは上記(3)式より
、I Z、 − i 上記(6)式において、各スパイラルインダクタのイン
ダクタ成分り、、Lと信号源インピーダンスZ0は定数
であるから、Z、はi、、1.の関数であることがわか
る。従って、I2を制御すれば、ZIを変化させること
ができる。
このような本実施例においては、主線路2と多層化した
スパイラルインダクタ15に流れる電流成分を同相とす
ると主線路のインダクタ成分を増加させる方向に制御で
き、また、電流成分を逆相にすると主線路のインダクタ
成分を減少させる方向で制御が可能となる。
スパイラルインダクタ15に流れる電流成分を同相とす
ると主線路のインダクタ成分を増加させる方向に制御で
き、また、電流成分を逆相にすると主線路のインダクタ
成分を減少させる方向で制御が可能となる。
なお、上記実施例においては、多層化したスパイラルイ
ンダクタ15の入出力端子間に信号源を接続しているが
、これは例えば、何も接続せずに入出力端子間をショー
ト状態にしてもよい、但し、この場合には、信号源イン
ピーダンス2.=0より、上記(7)式から、 30M−−jωL2 これを上記の(3)式に代入すると、 1 V+ =jωL、 rl jωL+l 従って、 V。
ンダクタ15の入出力端子間に信号源を接続しているが
、これは例えば、何も接続せずに入出力端子間をショー
ト状態にしてもよい、但し、この場合には、信号源イン
ピーダンス2.=0より、上記(7)式から、 30M−−jωL2 これを上記の(3)式に代入すると、 1 V+ =jωL、 rl jωL+l 従って、 V。
Zl =
I。
となり、主線路2のインダクタ成分は上式のように制御
されることとなる。
されることとなる。
また、第10図(a)は特許請求の範囲(7)の半導体
装置の第2の実施例によるインダクタの構成を示す図で
あり、図において、第9図と同一符号は同一部分を示し
、17は電流量を減衰あるいは増幅する電流量可変回路
、18は終端抵抗、19は接地導体7へのスルーホール
である。
装置の第2の実施例によるインダクタの構成を示す図で
あり、図において、第9図と同一符号は同一部分を示し
、17は電流量を減衰あるいは増幅する電流量可変回路
、18は終端抵抗、19は接地導体7へのスルーホール
である。
また、第1O図の)は同図(a)の等価回路を示す図で
あり、このインダクタは2個のスパイラルインダクタを
多層化し、スパイラルインダクタ1個を主線路2とし、
他のスパイラルインダクタ15と電流量可変回路17を
主線路2の入力端子8に接続し、電流量可変回路17に
より主線路2とスパイラルインダクタ15に流れる電流
成分の比(It/l■)を制御することにより、主線路
2のインダクタ成分Z1を変化させるようにしたもので
あり、Z、を表す式は上記の(6)式と開式となる。
あり、このインダクタは2個のスパイラルインダクタを
多層化し、スパイラルインダクタ1個を主線路2とし、
他のスパイラルインダクタ15と電流量可変回路17を
主線路2の入力端子8に接続し、電流量可変回路17に
より主線路2とスパイラルインダクタ15に流れる電流
成分の比(It/l■)を制御することにより、主線路
2のインダクタ成分Z1を変化させるようにしたもので
あり、Z、を表す式は上記の(6)式と開式となる。
このような実施例においては、主線路2と多層化したス
パイラルインダクタ15とに流れる電流成分は同相とな
るので主線路2のインダクタ成分を増加させる方向で制
御可能となる。また、主線路2のインダクタ成分を減少
させる方向に制御可能とするには、スパイラルインダク
タ15の巻き方向を逆にし、主線路2とスパイラルイン
ダクタ15の電流成分を逆相とすれば良い。
パイラルインダクタ15とに流れる電流成分は同相とな
るので主線路2のインダクタ成分を増加させる方向で制
御可能となる。また、主線路2のインダクタ成分を減少
させる方向に制御可能とするには、スパイラルインダク
タ15の巻き方向を逆にし、主線路2とスパイラルイン
ダクタ15の電流成分を逆相とすれば良い。
なお、上記実施例においは、スパイラルインダクタ15
の電流量可変回路17を主線路のスパイラルインダクタ
2の入力端子8に接続するようにしたが、これは出力端
子9に接続するようにしてもよく、この場合の等価回路
図を第11図に示す。
の電流量可変回路17を主線路のスパイラルインダクタ
2の入力端子8に接続するようにしたが、これは出力端
子9に接続するようにしてもよく、この場合の等価回路
図を第11図に示す。
この場合においても、上記実施例と同様に、主線路2と
多層化したスパイラルインダクタ15に流れる電流成分
をコイルの巻き方により同相あるいは逆相にすることが
でき、主線路のインダクタ成分を目的に応じて容易に制
御可能となる。
多層化したスパイラルインダクタ15に流れる電流成分
をコイルの巻き方により同相あるいは逆相にすることが
でき、主線路のインダクタ成分を目的に応じて容易に制
御可能となる。
なお、上記実施例においては、2個のスパイラルインダ
クタを多相化して主線路2のインダクタ成分を制御する
ようにしたが、これは2個以上のスパイラルインダクタ
を多層化して主線路2に多層化したスパイラルインダク
タを複数個接続するようにしてもよく、この場合におい
ては、上記第2、及び第3の実施例の場合に比較して大
きな力で制御することができるので、主線路2のインダ
クタ成分の可変領域幅を大きくすることができる。
クタを多相化して主線路2のインダクタ成分を制御する
ようにしたが、これは2個以上のスパイラルインダクタ
を多層化して主線路2に多層化したスパイラルインダク
タを複数個接続するようにしてもよく、この場合におい
ては、上記第2、及び第3の実施例の場合に比較して大
きな力で制御することができるので、主線路2のインダ
クタ成分の可変領域幅を大きくすることができる。
以上のように、上記実施例によれば、主線路となるスパ
イラルインダクタ2のインダクタ成分を形状を変えずに
制御するような構成としたので、主線路のインダクタ成
分に対して設計の変更の必要が生じた場合においても、
試作をしなおさなくてよく、装置が安価にでき、また、
複雑な電磁界結合の影響により設計と誤差が生じた場合
においても簡単に調整することができる。
イラルインダクタ2のインダクタ成分を形状を変えずに
制御するような構成としたので、主線路のインダクタ成
分に対して設計の変更の必要が生じた場合においても、
試作をしなおさなくてよく、装置が安価にでき、また、
複雑な電磁界結合の影響により設計と誤差が生じた場合
においても簡単に調整することができる。
以下、上記実施例の応用例について説明する。
一般に数G)(zまで使用可能な広帯域アンプを設計す
る際には第12図に示すようなピーキング回路を使用す
る。使用周波数帯域はこのピーキング回路で決定される
が、現在ピーキング回路に使用するインダクタの精度の
よいシミュレーションは困難とされている。そこでこの
ピーキング回路に上記実施例を適用し、第13図のよう
な構成でピーキング回路のインダクタ成分を調整するよ
うにすると、第14図に示すように使用周波数帯域を可
変にでき、使用周波数帯域毎にアンプを設けなくても容
易に所望の周波数帯域に正確に合わせ込むことができる
。
る際には第12図に示すようなピーキング回路を使用す
る。使用周波数帯域はこのピーキング回路で決定される
が、現在ピーキング回路に使用するインダクタの精度の
よいシミュレーションは困難とされている。そこでこの
ピーキング回路に上記実施例を適用し、第13図のよう
な構成でピーキング回路のインダクタ成分を調整するよ
うにすると、第14図に示すように使用周波数帯域を可
変にでき、使用周波数帯域毎にアンプを設けなくても容
易に所望の周波数帯域に正確に合わせ込むことができる
。
以上のように、この発明によれば、スパイラルインダク
タの中心部からの引き出し線路を基板の裏面に設けた裏
面線路としたので、引き出し線路とインダクタ線路との
間の距離を十分に広く形成することができ、引き出し線
路とインダクタ線路間の寄生容量を大幅に低減できる効
果がある。また、多層構造のスパイラルインダクタ配線
を平面からみて各層の配線が互いに重ならないように交
互に配置するようにしたので、上下層の配線間の距離を
大きくとることができ、多層にインダクタ配線を形成し
た場合に上下配線間の容量結合により生じる寄生容量を
低減できる効果がある。また、同一平面上に形成したイ
ンダクタ線路に金属等の導体からなる脚部を設け、しか
も隣接2線路の脚部を線路に平行な方向に結ぶとジグザ
グ状となるよう交互に設けるようにしたので、隣接する
インダクタ線路間の寄生容量を少なくできる効果がある
。また、このように種々の線路間の寄生容量の低減を実
現可能とすることにより、より高周波帯までインダクタ
として使用可能となる効果がある。
タの中心部からの引き出し線路を基板の裏面に設けた裏
面線路としたので、引き出し線路とインダクタ線路との
間の距離を十分に広く形成することができ、引き出し線
路とインダクタ線路間の寄生容量を大幅に低減できる効
果がある。また、多層構造のスパイラルインダクタ配線
を平面からみて各層の配線が互いに重ならないように交
互に配置するようにしたので、上下層の配線間の距離を
大きくとることができ、多層にインダクタ配線を形成し
た場合に上下配線間の容量結合により生じる寄生容量を
低減できる効果がある。また、同一平面上に形成したイ
ンダクタ線路に金属等の導体からなる脚部を設け、しか
も隣接2線路の脚部を線路に平行な方向に結ぶとジグザ
グ状となるよう交互に設けるようにしたので、隣接する
インダクタ線路間の寄生容量を少なくできる効果がある
。また、このように種々の線路間の寄生容量の低減を実
現可能とすることにより、より高周波帯までインダクタ
として使用可能となる効果がある。
また、半導体基板の表面上にインダクタ配線と絶縁層を
交互に積層して形成した多層構造のインダクタにおいて
、インダクタ配線に囲まれ、絶縁層を貫通するように磁
性体材料を設けるようにした構造においては、インダク
タ配線パターンの巻線数が少なくても、あるいはインダ
クタ配線パターンの面積が小さくても大きな値の相互イ
ンダクタンスを得ることができ、集積化の点で有利であ
リ、さらにはインダクタ配線と引き出し線路等の配線金
属との交差がないので、製造工程も大幅に簡略化するこ
とができる効果がある。また、さらにはこのような構成
においては、従来実現し得なかった3ボ一ト以上のトラ
ンスをモノリシック化半導体集積回路上で容易に実現で
きる効果がある。
交互に積層して形成した多層構造のインダクタにおいて
、インダクタ配線に囲まれ、絶縁層を貫通するように磁
性体材料を設けるようにした構造においては、インダク
タ配線パターンの巻線数が少なくても、あるいはインダ
クタ配線パターンの面積が小さくても大きな値の相互イ
ンダクタンスを得ることができ、集積化の点で有利であ
リ、さらにはインダクタ配線と引き出し線路等の配線金
属との交差がないので、製造工程も大幅に簡略化するこ
とができる効果がある。また、さらにはこのような構成
においては、従来実現し得なかった3ボ一ト以上のトラ
ンスをモノリシック化半導体集積回路上で容易に実現で
きる効果がある。
また、基板あるいは層間絶縁膜又はその両方に貫通孔を
あけ、その両面に線路をつけ”ζ、基板(絶縁膜)と垂
直方向に線路を巻くインダクタ線路の表裏両面の線路の
上へ、さらに層間絶縁膜をかぶせ、このインダクタ線路
と同一方向に巻く線路を設けるようにした構成において
は、基板表面と平行に磁界が発虫する方向に相互に結合
を持つトランスを実現でき、また、さらにこれに磁性体
材料を設けた構造では、少ない基板面積でさらに大きな
相互コンダクタンスを実現できるトランスが得られる効
果がある。
あけ、その両面に線路をつけ”ζ、基板(絶縁膜)と垂
直方向に線路を巻くインダクタ線路の表裏両面の線路の
上へ、さらに層間絶縁膜をかぶせ、このインダクタ線路
と同一方向に巻く線路を設けるようにした構成において
は、基板表面と平行に磁界が発虫する方向に相互に結合
を持つトランスを実現でき、また、さらにこれに磁性体
材料を設けた構造では、少ない基板面積でさらに大きな
相互コンダクタンスを実現できるトランスが得られる効
果がある。
また、さらにスパイラルインダクタを多層化し、各スパ
イラルインダクタへ流れる電流を変化させることにより
、相互インダクタンスを変化させて主線路のインダクタ
ンス成分を可変とした構成においては、複雑な電磁界結
合の影響により設計と誤差が生じた場合には容易にイン
ダクタ成分を調整することができるようになり、インダ
クタ成分に対して設計の変更が必要な場合でも試作をし
なおす必要がなく装置を安価にできる効果がある。
イラルインダクタへ流れる電流を変化させることにより
、相互インダクタンスを変化させて主線路のインダクタ
ンス成分を可変とした構成においては、複雑な電磁界結
合の影響により設計と誤差が生じた場合には容易にイン
ダクタ成分を調整することができるようになり、インダ
クタ成分に対して設計の変更が必要な場合でも試作をし
なおす必要がなく装置を安価にできる効果がある。
第1図は特許請求の範囲(1)の発明の一実施例による
半導体装置のインダクタの構成を示す斜視図、第2図(
a)〜(C)は特許請求の範囲(2)の発明の一実施例
による半導体装置のインダクタの構成を示す図、第3図
は特許請求の範囲(3)の発明の一実施例による半導体
装置のインダクタを示す上面図、第4図(a)〜(C)
は特許請求の範囲(4)の発明の半導体装置の第1の実
施例によるトランスの構成を示す図、第5図(a)〜(
C)は特許請求の範囲(4)の発明の半導体装置の第2
の実施例によるトランスの構成を示す図、第6図(a)
〜(e)は特許請求の範囲(5)の発明の半導体装置の
一実施例によるトランスの構成を示す図、第7図(at
(b)は特許請求の範囲(6)の発明の半導体装置の
一実施例によるトランスの構成を示す図、第8図はイン
ダクタの動作を示す概念図、第9図(a)、 (b)は
特許請求の範囲(7)の発明の半導体装置の第1の実施
例によるインダクタの構成を示す図、第10図(a)、
(b)は特許請求の範囲(7)の発明の半導体装置の
第2の実施例によるインダクタの構成を示す図、第11
図は特許請求の範囲(7)の発明の第2の実施例による
インダクタの応用例としての等価回路を示す図、第12
図1第13図、及び第14図は特許請求の範囲(7)の
発明の一実施例による半導体装置のインダクタの応用例
を説明するための図、第15図は従来のスパイラルイン
ダクタの構成を示す斜視図、第16図(a)、 (b)
は第15図のスパイラルインダクタの部分拡大図、第】
7図は従来のトランスの構成を示す平面図、第18図(
a)〜(C)は従来の多層構造のインダクタの構成を示
す図、第19図は従来の多層構造のトランスの構成を示
す図、第20図(a)、 (t))は第3図のインダク
タの従来例を示す図、第21図は従来の多層構造のトラ
ンスの改良例を示す図である。 図において、1は半導体基板または層間絶縁膜、2はイ
ンダクタ線路、3は磁性体材料、4は絶縁層、5はバイ
アホール、6は配線金属(取り出し線路)、7は接地導
体、8は入力端子、9は出力端子、10は第1層絶縁膜
、11は裏面線路、12は第2層インダクタ配線、13
は第2層迄面線路、14は層間絶縁膜、15は多層化し
たスパイラルインダクタ、16は信号源、17は可変減
衰器または可変増幅器、18は終端抵抗、19はスルー
ホール、20は第2層絶縁膜、21は脚部、22は第3
層インダクタ配線、3oは第3層絶縁膜である。 なお図中同一符号は同−又は相当部分を示す。
半導体装置のインダクタの構成を示す斜視図、第2図(
a)〜(C)は特許請求の範囲(2)の発明の一実施例
による半導体装置のインダクタの構成を示す図、第3図
は特許請求の範囲(3)の発明の一実施例による半導体
装置のインダクタを示す上面図、第4図(a)〜(C)
は特許請求の範囲(4)の発明の半導体装置の第1の実
施例によるトランスの構成を示す図、第5図(a)〜(
C)は特許請求の範囲(4)の発明の半導体装置の第2
の実施例によるトランスの構成を示す図、第6図(a)
〜(e)は特許請求の範囲(5)の発明の半導体装置の
一実施例によるトランスの構成を示す図、第7図(at
(b)は特許請求の範囲(6)の発明の半導体装置の
一実施例によるトランスの構成を示す図、第8図はイン
ダクタの動作を示す概念図、第9図(a)、 (b)は
特許請求の範囲(7)の発明の半導体装置の第1の実施
例によるインダクタの構成を示す図、第10図(a)、
(b)は特許請求の範囲(7)の発明の半導体装置の
第2の実施例によるインダクタの構成を示す図、第11
図は特許請求の範囲(7)の発明の第2の実施例による
インダクタの応用例としての等価回路を示す図、第12
図1第13図、及び第14図は特許請求の範囲(7)の
発明の一実施例による半導体装置のインダクタの応用例
を説明するための図、第15図は従来のスパイラルイン
ダクタの構成を示す斜視図、第16図(a)、 (b)
は第15図のスパイラルインダクタの部分拡大図、第】
7図は従来のトランスの構成を示す平面図、第18図(
a)〜(C)は従来の多層構造のインダクタの構成を示
す図、第19図は従来の多層構造のトランスの構成を示
す図、第20図(a)、 (t))は第3図のインダク
タの従来例を示す図、第21図は従来の多層構造のトラ
ンスの改良例を示す図である。 図において、1は半導体基板または層間絶縁膜、2はイ
ンダクタ線路、3は磁性体材料、4は絶縁層、5はバイ
アホール、6は配線金属(取り出し線路)、7は接地導
体、8は入力端子、9は出力端子、10は第1層絶縁膜
、11は裏面線路、12は第2層インダクタ配線、13
は第2層迄面線路、14は層間絶縁膜、15は多層化し
たスパイラルインダクタ、16は信号源、17は可変減
衰器または可変増幅器、18は終端抵抗、19はスルー
ホール、20は第2層絶縁膜、21は脚部、22は第3
層インダクタ配線、3oは第3層絶縁膜である。 なお図中同一符号は同−又は相当部分を示す。
Claims (7)
- (1)半導体基板又は層間絶縁膜上の同一平面上にらせ
ん状の導体を用いて構成したインダクタ(以下、スパイ
ラルインダクタと称す)を有する半導体装置において、 上記スパイラルインダクタの中心部、及び該スパイラル
インダクタの外側に設置された電極の下部に存在する半
導体基板又は層間絶縁膜あるいはその両方に貫通孔が設
けられ、 上記半導体基板又は層間絶縁膜あるいはその両方の下層
面において、上記貫通孔の2点間が引き出し線路により
接続され、 上記スパイラルインダクタと上記電極とが電気的に接続
されていることを特徴とする半導体装置。 - (2)半導体基板又は層間絶縁膜上の同一平面上にスパ
イラルインダクタを少なくとも2層以上の多層に有する
半導体装置において、 隣接する上下2層のスパイラルインダクタはその線路同
志を平面から見て互いに重ならないように互い違いに配
置されていることを特徴とする半導体装置。 - (3)半導体基板又は層間絶縁膜上の同一平面上にスパ
イラルインダクタを有する半導体装置において、 上記スパイラルインダクタの下部には金属よりなる複数
の脚部が設けられて上記スパイラルインダクタの大部分
は基板面より離して形成され、上記スパイラルインダク
タの隣接する2線路の上記複数の脚部は、該脚部を該線
路に平行な方向に順次に結ぶとジグザグ状となるよう交
互に配置されていることを特徴とする半導体装置。 - (4)半導体基板又は層間絶縁膜上の一表面上に、金属
薄膜によりなるインダクタ配線と絶縁層とを交互に積層
させて構成した多層のインダクタ配線を有する半導体装
置において、 上記インダクタ配線により囲まれた領域内で、かつ、上
記絶縁層の少なくとも一部を貫通するように磁性体材料
が設けられていることを特徴とする半導体装置。 - (5)半導体基板又は層間絶縁膜あるいはその両方に複
数の貫通孔を形成し、該貫通孔に通した金属配線により
上記半導体基板あるいは層間絶縁膜の両面に設けた線路
を相互に接続して該基板または絶縁膜の表面と垂直方向
に線を巻くように形成された第1のスパイラルインダク
タと、 上記第1のスパイラルインダクタの上記半導体基板ある
いは層間絶縁膜の表裏両面に形成された部分の上へそれ
ぞれさらに層間絶縁膜をかぶせ、その所要部分に貫通孔
を設け、上記第1のスパイラルインダクタ線路の外周に
、上記第1のスパイラルインダクタ線路と相互インダク
タンスを持つように形成された第2のスパイラルインダ
クタとを備えたことを特徴とする半導体装置。 - (6)半導体基板又は層間絶縁膜あるいはその両方に複
数の貫通孔を形成し、該貫通孔に通した金属配線により
上記半導体基板あるいは層間絶縁膜の両面に設けた線路
を相互に接続して該基板または絶縁膜の表面と垂直方向
に線を巻くように形成された第1のスパイラルインダク
タと、 上記第1のスパイラルインダクタの上記半導体基板ある
いは層間絶縁膜の表裏両面に形成された部分の上へそれ
ぞれさらに層間絶縁膜をかぶせ、その所要部分に貫通孔
を設け、上記第1のスパイラルインダクタ線路の外周に
上記第1のスパイラルインダクタ線路と相互インダクタ
ンスを持つように形成された第2のスパイラルインダク
タと、上記第1のスパイラルインダクタ線路によって囲
まれる領域内の上記半導体基板あるいは層間絶縁膜の少
なくとも一部を貫通するよう設けられた磁性体材料とを
備えたことを特徴とする半導体装置。 - (7)半導体基板又は層間絶縁膜上に層間絶縁膜を介し
て複数のスパイラルインダクタを多層化して構成したイ
ンダクタを有する半導体装置において、 上記複数のスパイラルインダクタのうちの1個のスパイ
ラルインダクタのインダクタンス成分を、他のスパイラ
ルインダクタに流れる電流量を可変とすることにより、
制御するようにしたことを特徴とする半導体装置。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213839A JPH0377360A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置 |
| US07/567,170 US5095357A (en) | 1989-08-18 | 1990-08-14 | Inductive structures for semiconductor integrated circuits |
| DE69026164T DE69026164T2 (de) | 1989-08-18 | 1990-08-17 | Halbleitende integrierte Schaltung |
| DE69030738T DE69030738T2 (de) | 1989-08-18 | 1990-08-17 | Induktive Strukturen für halbleitende integrierte Schaltungen |
| EP94116852A EP0643403B1 (en) | 1989-08-18 | 1990-08-17 | Inductive structures for semiconductor integrated circuits |
| EP95100214A EP0649152B1 (en) | 1989-08-18 | 1990-08-17 | Transformer integrable with a semiconductor integrated circuit and method for producing thereof |
| DE69030011T DE69030011T2 (de) | 1989-08-18 | 1990-08-17 | Induktive Strukturen für halbleitende integrierte Schaltungen |
| EP90115799A EP0413348B1 (en) | 1989-08-18 | 1990-08-17 | Semiconductor integrated circuit |
| EP94116851A EP0643402B1 (en) | 1989-08-18 | 1990-08-17 | Inductive structures for semiconductor integrated circuits |
| EP94116854A EP0643404B1 (en) | 1989-08-18 | 1990-08-17 | Inductive structures for semiconductor integrated circuits |
| DE69030123T DE69030123T2 (de) | 1989-08-18 | 1990-08-17 | Induktive Strukturen für halbleitende integrierte Schaltungen |
| DE69032792T DE69032792T2 (de) | 1989-08-18 | 1990-08-17 | Transformator integrierbar mit integriertem halbleitendem Kreis und sein Herstellungsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213839A JPH0377360A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377360A true JPH0377360A (ja) | 1991-04-02 |
Family
ID=16645882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213839A Pending JPH0377360A (ja) | 1989-08-18 | 1989-08-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5095357A (ja) |
| EP (5) | EP0643403B1 (ja) |
| JP (1) | JPH0377360A (ja) |
| DE (5) | DE69026164T2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330366A (ja) * | 1998-03-06 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 電子発振器のための改善されたインダクタを生成する方法及び装置 |
| JP2003133429A (ja) * | 2001-10-05 | 2003-05-09 | Agere Systems Inc | 半導体基板中に形成された薄膜多層高qトランスフォーマ |
| US6657530B2 (en) | 2001-12-14 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered inductance element |
| KR100466542B1 (ko) * | 2002-11-13 | 2005-01-15 | 한국전자통신연구원 | 적층형 가변 인덕터 |
| JP2005236482A (ja) * | 2004-02-18 | 2005-09-02 | Fujitsu Ltd | Lc発振器 |
| JP2006245273A (ja) * | 2005-03-03 | 2006-09-14 | Nippon Telegr & Teleph Corp <Ntt> | インダクタ |
| JP2007325015A (ja) * | 2006-06-01 | 2007-12-13 | Alps Electric Co Ltd | 近接非接触通信機器 |
| JP2008117851A (ja) * | 2006-11-01 | 2008-05-22 | Tdk Corp | コイル部品 |
| US7511351B2 (en) | 2003-05-26 | 2009-03-31 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2009283946A (ja) * | 2003-02-12 | 2009-12-03 | Moog Inc | トルク・モータ |
| JP2010011469A (ja) * | 2000-10-10 | 2010-01-14 | California Inst Of Technology | 分布型環状電力増幅器の構造 |
| JP2010118916A (ja) * | 2008-11-13 | 2010-05-27 | Renesas Technology Corp | Rf電力増幅器 |
| JP2011217321A (ja) * | 2010-04-02 | 2011-10-27 | Hitachi Ltd | ピーキング回路及びピーキング調整方法並びにピーキング回路を備えた差動増幅器及びレーザダイオード駆動回路及び情報処理装置 |
| JP2012134354A (ja) * | 2010-12-22 | 2012-07-12 | Asahi Kasei Electronics Co Ltd | 変成器 |
| JP2016067006A (ja) * | 2014-02-14 | 2016-04-28 | 株式会社村田製作所 | アンテナ装置および無線通信装置 |
| WO2017010010A1 (ja) * | 2015-07-16 | 2017-01-19 | ウルトラメモリ株式会社 | 半導体素子 |
| WO2017188077A1 (ja) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | インダクタ部品 |
| JP2019212924A (ja) * | 2013-02-19 | 2019-12-12 | 株式会社村田製作所 | インダクタブリッジおよび電子機器 |
| JP2022519968A (ja) * | 2018-10-30 | 2022-03-28 | 北京航空航天大学 | Memsソレノイドトランス及びその製造方法 |
| JP2023009618A (ja) * | 2021-07-07 | 2023-01-20 | 富士電機メーター株式会社 | 電流センサ及び電力量計 |
| JP2023010033A (ja) * | 2021-07-08 | 2023-01-20 | 富士電機メーター株式会社 | 電流センサ及び電力量計 |
Families Citing this family (206)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2941484B2 (ja) * | 1991-05-31 | 1999-08-25 | 株式会社東芝 | 平面トランス |
| CA2072277A1 (en) * | 1991-07-03 | 1993-01-04 | Nobuo Shiga | Inductance element |
| US5336921A (en) * | 1992-01-27 | 1994-08-09 | Motorola, Inc. | Vertical trench inductor |
| JP3141562B2 (ja) * | 1992-05-27 | 2001-03-05 | 富士電機株式会社 | 薄膜トランス装置 |
| EP0588503B1 (en) * | 1992-09-10 | 1998-10-07 | National Semiconductor Corporation | Integrated circuit magnetic memory element and method of making same |
| DE69316967T2 (de) * | 1992-11-30 | 1998-07-30 | Koninkl Philips Electronics Nv | Farbbildröhre mit Konvergenzkorrekturanordnung |
| WO1994017558A1 (en) * | 1993-01-29 | 1994-08-04 | The Regents Of The University Of California | Monolithic passive component |
| TW275152B (ja) * | 1993-11-01 | 1996-05-01 | Ikeda Takeshi | |
| US5497028A (en) * | 1993-11-10 | 1996-03-05 | Ikeda; Takeshi | LC element and semiconductor device having a signal transmission line and LC element manufacturing method |
| JP3463759B2 (ja) * | 1993-12-29 | 2003-11-05 | ソニー株式会社 | 磁気ヘッド及びその製造方法 |
| US5478773A (en) * | 1994-04-28 | 1995-12-26 | Motorola, Inc. | Method of making an electronic device having an integrated inductor |
| US5610433A (en) * | 1995-03-13 | 1997-03-11 | National Semiconductor Corporation | Multi-turn, multi-level IC inductor with crossovers |
| US6911887B1 (en) | 1994-09-12 | 2005-06-28 | Matsushita Electric Industrial Co., Ltd. | Inductor and method for producing the same |
| KR100231356B1 (ko) | 1994-09-12 | 1999-11-15 | 모리시타요이찌 | 적층형 세라믹칩 인덕터 및 그 제조방법 |
| US5446311A (en) * | 1994-09-16 | 1995-08-29 | International Business Machines Corporation | High-Q inductors in silicon technology without expensive metalization |
| US5647966A (en) * | 1994-10-04 | 1997-07-15 | Matsushita Electric Industrial Co., Ltd. | Method for producing a conductive pattern and method for producing a greensheet lamination body including the same |
| DE4437721A1 (de) * | 1994-10-21 | 1996-04-25 | Giesecke & Devrient Gmbh | Kontaktloses elektronisches Modul |
| US5545916A (en) * | 1994-12-06 | 1996-08-13 | At&T Corp. | High Q integrated inductor |
| US5635892A (en) * | 1994-12-06 | 1997-06-03 | Lucent Technologies Inc. | High Q integrated inductor |
| US5716713A (en) * | 1994-12-16 | 1998-02-10 | Ceramic Packaging, Inc. | Stacked planar transformer |
| US6033764A (en) * | 1994-12-16 | 2000-03-07 | Zecal Corp. | Bumped substrate assembly |
| JP3487461B2 (ja) * | 1994-12-17 | 2004-01-19 | ソニー株式会社 | 変成器及び増幅器 |
| KR100396630B1 (ko) * | 1995-01-12 | 2003-12-01 | 타케시 이케다 | 동조회로 |
| DE69620579D1 (de) * | 1995-01-12 | 2002-05-16 | Takeshi Ikeda | Abstimmschaltung |
| EP0725407A1 (en) * | 1995-02-03 | 1996-08-07 | International Business Machines Corporation | Three-dimensional integrated circuit inductor |
| CA2176625C (en) * | 1995-05-19 | 2008-07-15 | Donald Harold Fergusen | Radio frequency identification tag |
| US6496382B1 (en) | 1995-05-19 | 2002-12-17 | Kasten Chase Applied Research Limited | Radio frequency identification tag |
| DE19522043A1 (de) * | 1995-06-17 | 1996-12-19 | Bosch Gmbh Robert | Induktives Bauelement |
| DE19523521A1 (de) * | 1995-06-30 | 1997-01-02 | Licentia Gmbh | Transponder-Drahtspule |
| US5742091A (en) * | 1995-07-12 | 1998-04-21 | National Semiconductor Corporation | Semiconductor device having a passive device formed over one or more deep trenches |
| US5656849A (en) * | 1995-09-22 | 1997-08-12 | International Business Machines Corporation | Two-level spiral inductor structure having a high inductance to area ratio |
| EP0778593B1 (en) * | 1995-12-07 | 2000-11-22 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Method for realizing magnetic circuits in an integrated circuit |
| US5760456A (en) * | 1995-12-21 | 1998-06-02 | Grzegorek; Andrew Z. | Integrated circuit compatible planar inductors with increased Q |
| JP2765547B2 (ja) * | 1995-12-27 | 1998-06-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2904086B2 (ja) * | 1995-12-27 | 1999-06-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5610569A (en) * | 1996-01-31 | 1997-03-11 | Hughes Electronics | Staggered horizontal inductor for use with multilayer substrate |
| SE510443C2 (sv) * | 1996-05-31 | 1999-05-25 | Ericsson Telefon Ab L M | Induktorer för integrerade kretsar |
| US6492705B1 (en) * | 1996-06-04 | 2002-12-10 | Intersil Corporation | Integrated circuit air bridge structures and methods of fabricating same |
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| US5831331A (en) * | 1996-11-22 | 1998-11-03 | Philips Electronics North America Corporation | Self-shielding inductor for multi-layer semiconductor integrated circuits |
| WO1998029881A1 (en) * | 1996-12-30 | 1998-07-09 | Koninklijke Philips Electronics N.V. | Device comprising an integrated coil |
| US5892425A (en) * | 1997-04-10 | 1999-04-06 | Virginia Tech Intellectual Properties, Inc. | Interwound center-tapped spiral inductor |
| KR100233237B1 (ko) | 1997-09-10 | 1999-12-01 | 정선종 | 삼차원 코일 구조 미세 인덕터 및 그 형성 방법 |
| DE19739962C2 (de) * | 1997-09-11 | 2000-05-18 | Siemens Ag | Planare, gekoppelte Spulenanordnung |
| ES2259819T3 (es) | 1997-10-22 | 2006-10-16 | Bae Systems Bofors Ab | Circuito electronico integrado que comprende un oscilador y elementos de circuito pasivos. |
| EP0915513A1 (en) | 1997-10-23 | 1999-05-12 | STMicroelectronics S.r.l. | High quality factor, integrated inductor and production method thereof |
| US20030042571A1 (en) * | 1997-10-23 | 2003-03-06 | Baoxing Chen | Chip-scale coils and isolators based thereon |
| US5929729A (en) * | 1997-10-24 | 1999-07-27 | Com Dev Limited | Printed lumped element stripline circuit ground-signal-ground structure |
| FR2771843B1 (fr) * | 1997-11-28 | 2000-02-11 | Sgs Thomson Microelectronics | Transformateur en circuit integre |
| KR100279753B1 (ko) * | 1997-12-03 | 2001-03-02 | 정선종 | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 |
| US6169320B1 (en) * | 1998-01-22 | 2001-01-02 | Raytheon Company | Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal |
| SE512699C2 (sv) * | 1998-03-24 | 2000-05-02 | Ericsson Telefon Ab L M | En induktansanordning |
| JPH11273949A (ja) * | 1998-03-24 | 1999-10-08 | Tif:Kk | インダクタ素子 |
| US6008102A (en) * | 1998-04-09 | 1999-12-28 | Motorola, Inc. | Method of forming a three-dimensional integrated inductor |
| JPH11317621A (ja) | 1998-05-07 | 1999-11-16 | Tif:Kk | Lc発振器 |
| US6426267B2 (en) * | 1998-06-19 | 2002-07-30 | Winbond Electronics Corp. | Method for fabricating high-Q inductance device in monolithic technology |
| US6472285B1 (en) * | 1999-04-30 | 2002-10-29 | Winbond Electronics Corporation | Method for fabricating high-Q inductance device in monolithic technology |
| EP0969512B1 (fr) * | 1998-06-30 | 2009-05-13 | Asulab S.A. | Capteur inductif |
| EP0991123A1 (fr) * | 1998-10-01 | 2000-04-05 | EM Microelectronic-Marin SA | Microstructure munie d'une antenne magnétique ou d'un organe de détection magnétique |
| US6201287B1 (en) | 1998-10-26 | 2001-03-13 | Micron Technology, Inc. | Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods |
| US6249191B1 (en) | 1998-11-23 | 2001-06-19 | Micron Technology, Inc. | Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods |
| US7531417B2 (en) * | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
| US8178435B2 (en) * | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| FR2790328B1 (fr) | 1999-02-26 | 2001-04-20 | Memscap | Composant inductif, transformateur integre, notamment destines a etre incorpores dans un circuit radiofrequence,et circuit integre associe avec un tel composant inductif ou transformateur integre |
| US6566731B2 (en) | 1999-02-26 | 2003-05-20 | Micron Technology, Inc. | Open pattern inductor |
| US6239664B1 (en) | 1999-03-05 | 2001-05-29 | Rf Monolithics, Inc. | Low phase noise, wide tuning range oscillator utilizing a one port saw resonator and method of operation |
| US6218729B1 (en) * | 1999-03-11 | 2001-04-17 | Atmel Corporation | Apparatus and method for an integrated circuit having high Q reactive components |
| US6037649A (en) * | 1999-04-01 | 2000-03-14 | Winbond Electronics Corp. | Three-dimension inductor structure in integrated circuit technology |
| US6180995B1 (en) * | 1999-05-06 | 2001-01-30 | Spectrian Corporation | Integrated passive devices with reduced parasitic substrate capacitance |
| DE69939278D1 (de) * | 1999-05-18 | 2008-09-18 | Niigata Seimitsu Co Ltd | Induktorelement |
| US6380608B1 (en) | 1999-06-01 | 2002-04-30 | Alcatel Usa Sourcing L.P. | Multiple level spiral inductors used to form a filter in a printed circuit board |
| JP2001023821A (ja) * | 1999-07-07 | 2001-01-26 | Tif:Kk | インダクタ素子 |
| AU5711000A (en) * | 1999-07-08 | 2001-01-30 | Korea Advanced Institute Of Science And Technology | Method for manufacturing a semiconductor device having a metal layer floating over a substrate |
| US6240622B1 (en) * | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
| JP2001044754A (ja) * | 1999-07-26 | 2001-02-16 | Niigata Seimitsu Kk | Lc発振器 |
| JP2001052928A (ja) * | 1999-08-17 | 2001-02-23 | Tif:Kk | インダクタ素子 |
| US6501363B1 (en) * | 1999-11-03 | 2002-12-31 | Innosys, Inc. | Vertical transformer |
| US6476704B2 (en) | 1999-11-18 | 2002-11-05 | The Raytheon Company | MMIC airbridge balun transformer |
| US6870456B2 (en) | 1999-11-23 | 2005-03-22 | Intel Corporation | Integrated transformer |
| US6452247B1 (en) * | 1999-11-23 | 2002-09-17 | Intel Corporation | Inductor for integrated circuit |
| US6815220B2 (en) * | 1999-11-23 | 2004-11-09 | Intel Corporation | Magnetic layer processing |
| US6891461B2 (en) | 1999-11-23 | 2005-05-10 | Intel Corporation | Integrated transformer |
| US6856228B2 (en) * | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| DE10029630C2 (de) * | 2000-06-15 | 2002-04-18 | Bosch Gmbh Robert | Vorrichtung zum Schutz von elektronischen Baugruppen gegen Zerstörung durch elektrostatische Entladung |
| US6549071B1 (en) | 2000-09-12 | 2003-04-15 | Silicon Laboratories, Inc. | Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices |
| US6917245B2 (en) | 2000-09-12 | 2005-07-12 | Silicon Laboratories, Inc. | Absolute power detector |
| US6437653B1 (en) * | 2000-09-28 | 2002-08-20 | Sun Microsystems, Inc. | Method and apparatus for providing a variable inductor on a semiconductor chip |
| US6890829B2 (en) * | 2000-10-24 | 2005-05-10 | Intel Corporation | Fabrication of on-package and on-chip structure using build-up layer process |
| US6714113B1 (en) * | 2000-11-14 | 2004-03-30 | International Business Machines Corporation | Inductor for integrated circuits |
| US6458611B1 (en) | 2001-03-07 | 2002-10-01 | Intel Corporation | Integrated circuit device characterization |
| US6639298B2 (en) | 2001-06-28 | 2003-10-28 | Agere Systems Inc. | Multi-layer inductor formed in a semiconductor substrate |
| US6759275B1 (en) * | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US20030112110A1 (en) * | 2001-09-19 | 2003-06-19 | Mark Pavier | Embedded inductor for semiconductor device circuit |
| FR2830126B1 (fr) * | 2001-09-26 | 2004-10-01 | St Microelectronics Sa | Inductance de circuit monolithique |
| US6635948B2 (en) * | 2001-12-05 | 2003-10-21 | Micron Technology, Inc. | Semiconductor device with electrically coupled spiral inductors |
| US6614093B2 (en) * | 2001-12-11 | 2003-09-02 | Lsi Logic Corporation | Integrated inductor in semiconductor manufacturing |
| DE10217387B4 (de) * | 2002-04-18 | 2018-04-12 | Snaptrack, Inc. | Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung |
| WO2004010444A1 (en) * | 2002-07-23 | 2004-01-29 | Koninklijke Philips Electronics N.V. | Multi-tap coil |
| DE10243197B4 (de) | 2002-09-18 | 2011-05-05 | Infineon Technologies Ag | Digitales Signalübertragungsverfahren |
| US6894565B1 (en) | 2002-12-03 | 2005-05-17 | Silicon Laboratories, Inc. | Fast settling power amplifier regulator |
| US6897730B2 (en) | 2003-03-04 | 2005-05-24 | Silicon Laboratories Inc. | Method and apparatus for controlling the output power of a power amplifier |
| JP2004319763A (ja) * | 2003-04-16 | 2004-11-11 | Shinko Electric Ind Co Ltd | インダクタ素子及び電子回路装置 |
| WO2004100473A2 (en) * | 2003-04-30 | 2004-11-18 | Analog Devices, Inc. | Signal isolators using micro-transformers |
| US7852185B2 (en) * | 2003-05-05 | 2010-12-14 | Intel Corporation | On-die micro-transformer structures with magnetic materials |
| TWI236763B (en) * | 2003-05-27 | 2005-07-21 | Megic Corp | High performance system-on-chip inductor using post passivation process |
| DE10329143B4 (de) * | 2003-06-27 | 2005-09-01 | Infineon Technologies Ag | Elektronisches Modul und Verfahren zur Herstellung desselben |
| DE102004022176B4 (de) | 2004-05-05 | 2009-07-23 | Atmel Germany Gmbh | Verfahren zur Herstellung von passiven Bauelementen auf einem Substrat |
| CN1251255C (zh) * | 2004-05-10 | 2006-04-12 | 阎跃军 | 可调电感器 |
| US7738568B2 (en) * | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
| US8441325B2 (en) * | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
| US7447492B2 (en) * | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
| US7902627B2 (en) * | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
| US7460604B2 (en) * | 2004-06-03 | 2008-12-02 | Silicon Laboratories Inc. | RF isolator for isolating voltage sensing and gate drivers |
| US7821428B2 (en) | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
| US7376212B2 (en) * | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
| US8169108B2 (en) | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
| US7577223B2 (en) * | 2004-06-03 | 2009-08-18 | Silicon Laboratories Inc. | Multiplexed RF isolator circuit |
| US7302247B2 (en) * | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
| US8198951B2 (en) * | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
| US7737871B2 (en) * | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
| US7421028B2 (en) * | 2004-06-03 | 2008-09-02 | Silicon Laboratories Inc. | Transformer isolator for digital power supply |
| KR100548388B1 (ko) * | 2004-07-20 | 2006-02-02 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
| US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
| US7355282B2 (en) * | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
| US20060077029A1 (en) * | 2004-10-07 | 2006-04-13 | Freescale Semiconductor, Inc. | Apparatus and method for constructions of stacked inductive components |
| US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
| US7750434B2 (en) * | 2005-01-31 | 2010-07-06 | Sanyo Electric Co., Ltd. | Circuit substrate structure and circuit apparatus |
| US7262681B2 (en) | 2005-02-11 | 2007-08-28 | Semiconductor Components Industries, L.L.C. | Integrated semiconductor inductor and method therefor |
| US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| US7499124B2 (en) * | 2005-05-05 | 2009-03-03 | Industrial Technology Research Institute | Polymer dispersed liquid crystal device conditioned with a predetermined anchoring energy, a predetermined polymer concentration by weight percent and a predetermined cell gap to enhance phase separation and to make smaller and more uniform liquid crystal droplets |
| US7257882B2 (en) * | 2005-05-19 | 2007-08-21 | International Business Machines Corporation | Multilayer coil assembly and method of production |
| US8134548B2 (en) | 2005-06-30 | 2012-03-13 | Micron Technology, Inc. | DC-DC converter switching transistor current measurement technique |
| US7443362B2 (en) | 2005-07-19 | 2008-10-28 | 3M Innovative Properties Company | Solenoid antenna |
| CN1901162B (zh) * | 2005-07-22 | 2011-04-20 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
| US7511356B2 (en) * | 2005-08-31 | 2009-03-31 | Micron Technology, Inc. | Voltage-controlled semiconductor inductor and method |
| TW200735138A (en) * | 2005-10-05 | 2007-09-16 | Koninkl Philips Electronics Nv | Multi-layer inductive element for integrated circuit |
| US7719305B2 (en) * | 2006-07-06 | 2010-05-18 | Analog Devices, Inc. | Signal isolator using micro-transformers |
| US7999383B2 (en) * | 2006-07-21 | 2011-08-16 | Bae Systems Information And Electronic Systems Integration Inc. | High speed, high density, low power die interconnect system |
| US7498908B2 (en) * | 2006-08-04 | 2009-03-03 | Advanced Energy Industries, Inc | High-power PIN diode switch |
| JP4722795B2 (ja) * | 2006-08-31 | 2011-07-13 | 富士通株式会社 | 配線基板および電子部品モジュール |
| US7952460B2 (en) | 2006-11-14 | 2011-05-31 | Nxp B.V. | Manufacturing of an electronic circuit having an inductance |
| US8749021B2 (en) * | 2006-12-26 | 2014-06-10 | Megit Acquisition Corp. | Voltage regulator integrated with semiconductor chip |
| US8234103B2 (en) | 2007-04-05 | 2012-07-31 | D-Wave Systems Inc. | Physical realizations of a universal adiabatic quantum computer |
| DE102007019811B4 (de) * | 2007-04-26 | 2014-11-27 | Infineon Technologies Ag | Schaltung, auf einem Chip aufgebrachte Filterschaltung und System |
| US7570144B2 (en) | 2007-05-18 | 2009-08-04 | Chartered Semiconductor Manufacturing, Ltd. | Integrated transformer and method of fabrication thereof |
| US8242872B2 (en) | 2007-05-18 | 2012-08-14 | Globalfoundries Singapore Pte. Ltd. | Transformer with effective high turn ratio |
| FR2916570A1 (fr) | 2007-05-23 | 2008-11-28 | St Microelectronics Sa | Structure inductive plane |
| US7652355B2 (en) | 2007-08-01 | 2010-01-26 | Chartered Semiconductor Manufacturing, Ltd. | Integrated circuit shield structure |
| US7956713B2 (en) * | 2007-09-25 | 2011-06-07 | Intel Corporation | Forming a helical inductor |
| US20090140383A1 (en) * | 2007-11-29 | 2009-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of creating spiral inductor having high q value |
| US9269485B2 (en) * | 2007-11-29 | 2016-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of creating spiral inductor having high Q value |
| TWI371766B (en) * | 2007-12-26 | 2012-09-01 | Via Tech Inc | Inductor structure |
| US8138876B2 (en) * | 2008-01-29 | 2012-03-20 | International Business Machines Corporation | On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors |
| US7710215B2 (en) * | 2008-02-04 | 2010-05-04 | Infineon Technologies Austria Ag | Semiconductor configuration having an integrated coupler and method for manufacturing such a semiconductor configuration |
| WO2009153956A1 (ja) * | 2008-06-17 | 2009-12-23 | パナソニック株式会社 | バランを有する半導体装置 |
| SE534510C2 (sv) * | 2008-11-19 | 2011-09-13 | Silex Microsystems Ab | Funktionell inkapsling |
| WO2010075447A1 (en) | 2008-12-26 | 2010-07-01 | Megica Corporation | Chip packages with power management integrated circuits and related techniques |
| EP2382661B1 (en) * | 2008-12-30 | 2021-08-11 | STMicroelectronics Srl | Integrated electronic device with transceiving antenna and magnetic interconnection |
| US8738105B2 (en) | 2010-01-15 | 2014-05-27 | D-Wave Systems Inc. | Systems and methods for superconducting integrated circuts |
| US8093982B2 (en) * | 2010-03-25 | 2012-01-10 | Qualcomm Incorporated | Three dimensional inductor and transformer design methodology of glass technology |
| US9287344B2 (en) * | 2010-08-23 | 2016-03-15 | The Hong Kong University Of Science And Technology | Monolithic magnetic induction device |
| US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
| TWM411643U (en) * | 2011-01-17 | 2011-09-11 | Yujing Technology Co Ltd | Ultra-high power transformer |
| US8558344B2 (en) | 2011-09-06 | 2013-10-15 | Analog Devices, Inc. | Small size and fully integrated power converter with magnetics on chip |
| US20130214890A1 (en) | 2012-02-20 | 2013-08-22 | Futurewei Technologies, Inc. | High Current, Low Equivalent Series Resistance Printed Circuit Board Coil for Power Transfer Application |
| US8803648B2 (en) | 2012-05-03 | 2014-08-12 | Qualcomm Mems Technologies, Inc. | Three-dimensional multilayer solenoid transformer |
| US9111933B2 (en) | 2012-05-17 | 2015-08-18 | International Business Machines Corporation | Stacked through-silicon via (TSV) transformer structure |
| US8742539B2 (en) | 2012-07-27 | 2014-06-03 | Infineon Technologies Austria Ag | Semiconductor component and method for producing a semiconductor component |
| US9431473B2 (en) * | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US20140152410A1 (en) * | 2012-12-03 | 2014-06-05 | Arizona Board of Regents, a body corporate of the State of Arizona Acting for and on behalf of Arizo | Integrated tunable inductors |
| US8786393B1 (en) | 2013-02-05 | 2014-07-22 | Analog Devices, Inc. | Step up or step down micro-transformer with tight magnetic coupling |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9293997B2 (en) | 2013-03-14 | 2016-03-22 | Analog Devices Global | Isolated error amplifier for isolated power supplies |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| JP6221736B2 (ja) * | 2013-12-25 | 2017-11-01 | 三菱電機株式会社 | 半導体装置 |
| US10002107B2 (en) | 2014-03-12 | 2018-06-19 | D-Wave Systems Inc. | Systems and methods for removing unwanted interactions in quantum devices |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
| US10536309B2 (en) | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US9660848B2 (en) | 2014-09-15 | 2017-05-23 | Analog Devices Global | Methods and structures to generate on/off keyed carrier signals for signal isolators |
| US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US9998301B2 (en) | 2014-11-03 | 2018-06-12 | Analog Devices, Inc. | Signal isolator system with protection for common mode transients |
| FR3038121B1 (fr) * | 2015-06-25 | 2017-08-18 | Thales Sa | Transformateur ameliore pour un circuit en technologie mmic |
| US10720788B2 (en) | 2015-10-09 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wireless charging devices having wireless charging coils and methods of manufacture thereof |
| US10636560B2 (en) * | 2016-03-11 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Induction based current sensing |
| US10164614B2 (en) | 2016-03-31 | 2018-12-25 | Analog Devices Global Unlimited Company | Tank circuit and frequency hopping for isolators |
| EP3293888B1 (en) | 2016-09-13 | 2020-08-26 | Allegro MicroSystems, LLC | Signal isolator having bidirectional communication between die |
| DE102017102219B4 (de) | 2017-02-06 | 2025-12-31 | Sonova Consumer Hearing Gmbh | Planardynamischer Wandler |
| US10121739B1 (en) | 2017-05-02 | 2018-11-06 | Micron Technology, Inc. | Multi-die inductors with coupled through-substrate via cores |
| US10134671B1 (en) | 2017-05-02 | 2018-11-20 | Micron Technology, Inc. | 3D interconnect multi-die inductors with through-substrate via cores |
| US20180323369A1 (en) | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Inductors with through-substrate via cores |
| US10872843B2 (en) * | 2017-05-02 | 2020-12-22 | Micron Technology, Inc. | Semiconductor devices with back-side coils for wireless signal and power coupling |
| CN107731793B (zh) * | 2017-09-14 | 2019-12-17 | 建荣半导体(深圳)有限公司 | 一种半导体片上集成的8字形电感结构及半导体结构 |
| CN111788588B (zh) | 2017-12-20 | 2024-08-02 | D-波系统公司 | 量子处理器中耦合量子位的系统和方法 |
| FR3082046A1 (fr) | 2018-05-30 | 2019-12-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit integre comportant une inductance |
| US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
| US11139552B1 (en) | 2020-05-05 | 2021-10-05 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device |
| EP4172883A4 (en) | 2020-06-30 | 2024-08-14 | D-Wave Systems Inc. | Systems and methods for coupling between qubits |
| US12501840B2 (en) | 2020-11-24 | 2025-12-16 | D-Wave Systems | Systems, articles, and methods for a tunable capacitor |
| WO2022124063A1 (ja) * | 2020-12-07 | 2022-06-16 | 株式会社村田製作所 | インダクタ装置 |
| KR20220169152A (ko) | 2021-06-18 | 2022-12-27 | 삼성전자주식회사 | 반도체 장치 |
| TWI839620B (zh) | 2021-06-30 | 2024-04-21 | 立積電子股份有限公司 | 半導體裝置及形成半導體裝置之方法 |
| US12027476B2 (en) * | 2022-01-13 | 2024-07-02 | Qualcomm Incorporated | Package comprising substrate with coupling element for integrated devices |
| KR20240012140A (ko) * | 2022-07-20 | 2024-01-29 | 삼성전자주식회사 | 인덕터 구조체를 포함하는 반도체 장치 |
| TWI830411B (zh) | 2022-09-29 | 2024-01-21 | 立積電子股份有限公司 | 半導體裝置及形成半導體裝置之方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5091289A (ja) * | 1973-12-12 | 1975-07-21 | ||
| JPS61201509A (ja) * | 1985-03-05 | 1986-09-06 | Tdk Corp | Lc型可変周波フイルタ |
| JPS61265857A (ja) * | 1985-05-20 | 1986-11-25 | Matsushita Electronics Corp | 半導体装置 |
| JPS6367264B2 (ja) * | 1980-07-23 | 1988-12-23 | Mitsubishi Electric Corp |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3504276A (en) * | 1967-04-19 | 1970-03-31 | American Mach & Foundry | Printed circuit coils for use in magnetic flux leakage flow detection |
| US3881244A (en) * | 1972-06-02 | 1975-05-06 | Texas Instruments Inc | Method of making a solid state inductor |
| US4071378A (en) * | 1975-02-27 | 1978-01-31 | General Electric Company | Process of making a deep diode solid state transformer |
| US4080585A (en) * | 1977-04-11 | 1978-03-21 | Cubic Corporation | Flat coil transformer for electronic circuit boards |
| JPS59114807A (ja) * | 1982-12-21 | 1984-07-03 | Matsushita Electric Ind Co Ltd | プリント多層コイル |
| JPS60136156A (ja) * | 1983-12-26 | 1985-07-19 | Toshiba Corp | レ−ザ−トリガ−ドキセノンフラツシユランプ |
| US4833513A (en) * | 1985-01-20 | 1989-05-23 | Tdk Corporation | MOS FET semiconductor device having a cell pattern arrangement for optimizing channel width |
| GB2173956B (en) * | 1985-03-29 | 1989-01-05 | Plessey Co Plc | Improvements relating to electric transformers |
| JPS61248545A (ja) * | 1985-04-26 | 1986-11-05 | Fujitsu Ltd | インダクタを具備する集積回路 |
| JPS61294850A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | 半導体集積回路装置 |
| EP0233903A1 (de) * | 1985-09-02 | 1987-09-02 | Ascom Hasler AG | Induktives, elektrisch steuerbares bauelement |
| JPS62244160A (ja) * | 1986-04-17 | 1987-10-24 | Mitsubishi Electric Corp | 半導体装置 |
| US4785345A (en) * | 1986-05-08 | 1988-11-15 | American Telephone And Telegraph Co., At&T Bell Labs. | Integrated transformer structure with primary winding in substrate |
| JPS63140560A (ja) * | 1986-12-02 | 1988-06-13 | Mitsubishi Electric Corp | 半導体モノリシツクバイアス給電回路 |
| JPS63250165A (ja) * | 1987-04-06 | 1988-10-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63299394A (ja) * | 1987-05-29 | 1988-12-06 | Matsushita Electric Ind Co Ltd | 印刷配線板 |
| JPH0267752A (ja) * | 1988-09-01 | 1990-03-07 | Nec Corp | 半導体装置 |
| JP3123441B2 (ja) * | 1996-08-23 | 2001-01-09 | 鹿島建設株式会社 | 実験用土槽 |
-
1989
- 1989-08-18 JP JP1213839A patent/JPH0377360A/ja active Pending
-
1990
- 1990-08-14 US US07/567,170 patent/US5095357A/en not_active Expired - Fee Related
- 1990-08-17 EP EP94116852A patent/EP0643403B1/en not_active Expired - Lifetime
- 1990-08-17 DE DE69026164T patent/DE69026164T2/de not_active Expired - Fee Related
- 1990-08-17 EP EP95100214A patent/EP0649152B1/en not_active Expired - Lifetime
- 1990-08-17 EP EP94116851A patent/EP0643402B1/en not_active Expired - Lifetime
- 1990-08-17 DE DE69030738T patent/DE69030738T2/de not_active Expired - Fee Related
- 1990-08-17 DE DE69032792T patent/DE69032792T2/de not_active Expired - Fee Related
- 1990-08-17 DE DE69030123T patent/DE69030123T2/de not_active Expired - Fee Related
- 1990-08-17 EP EP90115799A patent/EP0413348B1/en not_active Expired - Lifetime
- 1990-08-17 EP EP94116854A patent/EP0643404B1/en not_active Expired - Lifetime
- 1990-08-17 DE DE69030011T patent/DE69030011T2/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5091289A (ja) * | 1973-12-12 | 1975-07-21 | ||
| JPS6367264B2 (ja) * | 1980-07-23 | 1988-12-23 | Mitsubishi Electric Corp | |
| JPS61201509A (ja) * | 1985-03-05 | 1986-09-06 | Tdk Corp | Lc型可変周波フイルタ |
| JPS61265857A (ja) * | 1985-05-20 | 1986-11-25 | Matsushita Electronics Corp | 半導体装置 |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330366A (ja) * | 1998-03-06 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 電子発振器のための改善されたインダクタを生成する方法及び装置 |
| JP2010011469A (ja) * | 2000-10-10 | 2010-01-14 | California Inst Of Technology | 分布型環状電力増幅器の構造 |
| JP2003133429A (ja) * | 2001-10-05 | 2003-05-09 | Agere Systems Inc | 半導体基板中に形成された薄膜多層高qトランスフォーマ |
| US6657530B2 (en) | 2001-12-14 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered inductance element |
| KR100466542B1 (ko) * | 2002-11-13 | 2005-01-15 | 한국전자통신연구원 | 적층형 가변 인덕터 |
| JP2009283946A (ja) * | 2003-02-12 | 2009-12-03 | Moog Inc | トルク・モータ |
| US7511351B2 (en) | 2003-05-26 | 2009-03-31 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2005236482A (ja) * | 2004-02-18 | 2005-09-02 | Fujitsu Ltd | Lc発振器 |
| JP2006245273A (ja) * | 2005-03-03 | 2006-09-14 | Nippon Telegr & Teleph Corp <Ntt> | インダクタ |
| JP2007325015A (ja) * | 2006-06-01 | 2007-12-13 | Alps Electric Co Ltd | 近接非接触通信機器 |
| JP2008117851A (ja) * | 2006-11-01 | 2008-05-22 | Tdk Corp | コイル部品 |
| US8330545B2 (en) | 2008-11-13 | 2012-12-11 | Renesas Electronics Corporation | RF power amplifier |
| JP2010118916A (ja) * | 2008-11-13 | 2010-05-27 | Renesas Technology Corp | Rf電力増幅器 |
| US8514022B2 (en) | 2008-11-13 | 2013-08-20 | Renesas Electronics Corporation | RF power amplifier |
| US8698562B2 (en) | 2008-11-13 | 2014-04-15 | Renesas Electronics Corporation | RF power amplifier |
| JP2011217321A (ja) * | 2010-04-02 | 2011-10-27 | Hitachi Ltd | ピーキング回路及びピーキング調整方法並びにピーキング回路を備えた差動増幅器及びレーザダイオード駆動回路及び情報処理装置 |
| JP2012134354A (ja) * | 2010-12-22 | 2012-07-12 | Asahi Kasei Electronics Co Ltd | 変成器 |
| JP2020202382A (ja) * | 2013-02-19 | 2020-12-17 | 株式会社村田製作所 | インダクタブリッジおよび電子機器 |
| JP2019212924A (ja) * | 2013-02-19 | 2019-12-12 | 株式会社村田製作所 | インダクタブリッジおよび電子機器 |
| JP2016067006A (ja) * | 2014-02-14 | 2016-04-28 | 株式会社村田製作所 | アンテナ装置および無線通信装置 |
| WO2017010010A1 (ja) * | 2015-07-16 | 2017-01-19 | ウルトラメモリ株式会社 | 半導体素子 |
| JPWO2017010010A1 (ja) * | 2015-07-16 | 2018-03-01 | ウルトラメモリ株式会社 | 半導体素子 |
| US10269734B2 (en) | 2015-07-16 | 2019-04-23 | Ultramemory Inc. | Semiconductor element |
| WO2017188077A1 (ja) * | 2016-04-25 | 2017-11-02 | 株式会社村田製作所 | インダクタ部品 |
| JPWO2017188077A1 (ja) * | 2016-04-25 | 2019-02-28 | 株式会社村田製作所 | インダクタ部品 |
| JP2022519968A (ja) * | 2018-10-30 | 2022-03-28 | 北京航空航天大学 | Memsソレノイドトランス及びその製造方法 |
| JP2023009618A (ja) * | 2021-07-07 | 2023-01-20 | 富士電機メーター株式会社 | 電流センサ及び電力量計 |
| JP2023010033A (ja) * | 2021-07-08 | 2023-01-20 | 富士電機メーター株式会社 | 電流センサ及び電力量計 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0649152A2 (en) | 1995-04-19 |
| EP0643402A3 (en) | 1995-10-25 |
| EP0643403A3 (en) | 1995-10-25 |
| EP0413348A2 (en) | 1991-02-20 |
| EP0643404A2 (en) | 1995-03-15 |
| EP0643402A2 (en) | 1995-03-15 |
| DE69030123D1 (de) | 1997-04-10 |
| US5095357A (en) | 1992-03-10 |
| EP0643403A2 (en) | 1995-03-15 |
| EP0643404B1 (en) | 1997-05-14 |
| DE69032792D1 (de) | 1999-01-07 |
| EP0649152A3 (en) | 1995-10-25 |
| DE69030738T2 (de) | 1997-12-18 |
| DE69030123T2 (de) | 1997-09-18 |
| EP0649152B1 (en) | 1998-11-25 |
| DE69030011D1 (de) | 1997-04-03 |
| DE69026164T2 (de) | 1996-10-31 |
| EP0643404A3 (en) | 1995-11-08 |
| EP0643403B1 (en) | 1997-03-05 |
| EP0413348B1 (en) | 1996-03-27 |
| EP0413348A3 (en) | 1993-03-24 |
| DE69030738D1 (de) | 1997-06-19 |
| DE69032792T2 (de) | 1999-07-01 |
| EP0643402B1 (en) | 1997-02-26 |
| DE69030011T2 (de) | 1997-09-04 |
| DE69026164D1 (de) | 1996-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0377360A (ja) | 半導体装置 | |
| JP3141562B2 (ja) | 薄膜トランス装置 | |
| US8054155B2 (en) | Two layer transformer | |
| US6356181B1 (en) | Laminated common-mode choke coil | |
| JP2008198929A (ja) | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 | |
| KR19990087995A (ko) | 적층인덕터및그제조방법 | |
| JP2004221475A (ja) | 誘導素子 | |
| KR101408505B1 (ko) | 커먼 모드 필터 및 그 제조방법 | |
| JPH0319358A (ja) | 半導体集積回路 | |
| JP4367487B2 (ja) | コイル部品 | |
| CN109036798A (zh) | 用于磁芯的通孔以及相关系统和方法 | |
| JPH09330816A (ja) | インダクタ素子、トランス素子およびバラン素子 | |
| JP2000277354A (ja) | 積層型コモンモードチョークコイル | |
| JP2007005498A (ja) | 可変インダクタおよびその製造方法 | |
| JPH0389548A (ja) | 半導体集積回路 | |
| JP2006066769A (ja) | インダクタ及びその製造方法 | |
| JP2009266908A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JPH0950916A (ja) | 薄膜形磁気素子 | |
| JP3114392B2 (ja) | 薄膜形磁気誘導素子 | |
| JP4736902B2 (ja) | 薄膜デバイス | |
| JPH04101403A (ja) | 電子部品及びその製造方法 | |
| US20250218637A1 (en) | Inductors Including Magnetic Films with Trenches | |
| US20230170126A1 (en) | Transformer | |
| JP2007189396A (ja) | バラン | |
| JPH0513235A (ja) | インダクタンス素子 |